JPH03201425A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH03201425A JPH03201425A JP33858289A JP33858289A JPH03201425A JP H03201425 A JPH03201425 A JP H03201425A JP 33858289 A JP33858289 A JP 33858289A JP 33858289 A JP33858289 A JP 33858289A JP H03201425 A JPH03201425 A JP H03201425A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gallium arsenide
- gallium
- buffer layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔概要〕
半導体装置の改良、特に、シリコン基板上にヘテロエピ
タキシャル成長されたガリウムヒ素層に形成されてなる
半導体装置の改良に関し、シリコン基板上に形成された
ガリウムヒ素層に形成されてなる半導体装置、さらに具
体的には、転位等の欠陥が減少して欠陥密度が大幅に低
減され、また、表面モホロジーが良好である良質のガリ
ウムヒ素単結晶層をシリコン基板上に形成する方法を提
供することを目的とし、
この目的は、下記いずれの手段をもっても達成される。[Detailed Description of the Invention] [Summary] Regarding the improvement of semiconductor devices, particularly the improvement of semiconductor devices formed on a gallium arsenide layer grown heteroepitaxially on a silicon substrate, the present invention relates to the improvement of semiconductor devices formed on a gallium arsenide layer formed on a silicon substrate. The semiconductor device that is formed, more specifically, the formation of a high-quality gallium arsenide single crystal layer on a silicon substrate, which has significantly reduced defect density due to fewer defects such as dislocations, and has good surface morphology. The purpose is to provide a method to do this, and this purpose can be achieved by any of the following means.
第1の手段は、シリコン基板と、このシリコン基板上に
設けられたガリウムヒ素層と、前記のシリコン基板と前
記のガリウムヒ素層との間に設けられたガリウムリンを
含むバッファ層とを備えている半導体基板に形成された
半導体装置である。A first means includes a silicon substrate, a gallium arsenide layer provided on the silicon substrate, and a buffer layer containing gallium phosphide provided between the silicon substrate and the gallium arsenide layer. This is a semiconductor device formed on a semiconductor substrate.
第2の手段は、前記のバッファ層を単層のガリウムリン
層とした請求項[1]記載の半導体装置である。A second means is the semiconductor device according to claim 1, wherein the buffer layer is a single layer of gallium phosphide.
第3の手段は、前記のバッファ層を、ガリウムリン層と
ガリウムヒ素層とが積層された超格子体とした請求項[
1]記載の半導体装置である。A third means is characterized in that the buffer layer is a superlattice structure in which a gallium phosphide layer and a gallium arsenide layer are laminated.
1] is the semiconductor device described.
第4の手段は、前記の超格子体よりなるバッファ層を、
下層のシリコン基板の側でガリウムリンが多い組成とし
、上層のガリウムヒ素層の側に向かって、順次ガリウム
ヒ素が多い組成とされている請求項[3]記載の半導体
装置である。A fourth means includes a buffer layer made of the superlattice,
4. The semiconductor device according to claim 3, wherein the composition is such that gallium phosphide is abundant on the side of the lower silicon substrate, and the composition is successively rich in gallium arsenide toward the side of the upper gallium arsenide layer.
第5の手段は、前記の超格子体よりなるバッファ層の下
部にガリウムリンよりなる第2のバッファ層が設けられ
ている請求項[3]記載の半導体装置である。A fifth means is the semiconductor device according to claim 3, wherein a second buffer layer made of gallium phosphide is provided below the buffer layer made of the superlattice.
第6の手段は、前記の超格子体よりなるバッファ層を、
下層のガリウムリン層の側でガリウムリンが多い&[l
戒とし、上層のガリウムヒ素層の側に向かって、順次ガ
リウムヒ素が多い組成とされている請求項[5]記載の
半導体装置である。A sixth means includes a buffer layer made of the superlattice,
There is a lot of gallium phosphide on the side of the lower gallium phosphide layer.
6. The semiconductor device according to claim 5, wherein gallium arsenide is gradually increased in composition toward the upper gallium arsenide layer.
第7の手段は、前記の超格子体よりなるバッファ層とシ
リコン基板との間にアルミニウムヒ素よりなる第2のバ
ッファ層が設けられている請求項[3]記載の半導体装
置である。A seventh means is the semiconductor device according to claim 3, wherein a second buffer layer made of aluminum arsenic is provided between the buffer layer made of the superlattice and the silicon substrate.
第8の手段は、前記の超格子体よりなるバッファ層とシ
リコン基板との間にガリウムヒ素よりなる第2のバッフ
ァ層が設けられている請求項[3]記載の半導体装置で
ある。An eighth means is the semiconductor device according to claim 3, wherein a second buffer layer made of gallium arsenide is provided between the buffer layer made of the superlattice and the silicon substrate.
第9の手段は、前記の第2のバッファ層とシリコン基板
との間にアルミニウムヒ素あるいはガリウムリンよりな
る第3のバッファ層が設けられている請求項[8]記載
の半導体装置である。A ninth means is the semiconductor device according to claim 8, wherein a third buffer layer made of aluminum arsenide or gallium phosphide is provided between the second buffer layer and the silicon substrate.
本発明は、半導体装置の改良に関する。特に、ガリウム
ヒ素を活性層として使用してなる半導体装置の改良に関
する。さらに具体的には、シリコン基板上にヘテロエピ
タキシャル成長したガリウムヒ素層を活性層として形成
されてなる半導体装置の改良に関する。The present invention relates to improvements in semiconductor devices. In particular, the present invention relates to improvements in semiconductor devices using gallium arsenide as an active layer. More specifically, the present invention relates to an improvement in a semiconductor device in which a gallium arsenide layer heteroepitaxially grown on a silicon substrate is formed as an active layer.
従来、ガリウムヒ素を活性層として使用してなる半導体
装置は、ガリウムヒ素基板上にホモエピタキシャル成長
したガリウムヒ素層に形成されていたが、ガリウムヒ素
を使用してなる半導体装置の製造コストを低減するため
に、シリコン基板上にガリウムヒ素層をヘテロエピタキ
シャル成長する研究開発がなされている。その理由は、
シリコン基板が安価であり、大口径の基板が入手可能で
あり、しかも、強度が強いためガリウムヒ素・インジュ
ウムリンリン等の化合物半導体基板に比べて取り扱いが
容易であるという利点があるからである。Conventionally, semiconductor devices using gallium arsenide as an active layer were formed using a gallium arsenide layer homoepitaxially grown on a gallium arsenide substrate, but in order to reduce the manufacturing cost of semiconductor devices using gallium arsenide, Recently, research and development has been carried out on the heteroepitaxial growth of gallium arsenide layers on silicon substrates. The reason is,
This is because silicon substrates are inexpensive, large-diameter substrates are available, and because they are strong, they are easier to handle than compound semiconductor substrates such as gallium arsenide and indium phosphorus.
シリコンとガリウムヒ素との間には格子定数の差が4%
あり、また、熱膨張係数の差が230%あるほか、シリ
コン結晶には極性が存在しないにもか\わらず、ガリウ
ムヒ素結晶には極性が存在するという相違があるため、
通常のホモエピタキシャル成長法を使用しては、シリコ
ン基板上に無欠陥のガリウムヒ素単結晶層を成長するこ
とは容易ではない。There is a 4% difference in lattice constant between silicon and gallium arsenide.
In addition to the difference in thermal expansion coefficient of 230%, there is a difference in that although silicon crystals do not have polarity, gallium arsenide crystals do have polarity.
It is not easy to grow a defect-free gallium arsenide single crystal layer on a silicon substrate using conventional homoepitaxial growth methods.
そのため、まず、低温においてシリコン基板上にアモル
ファスガリウムヒ素薄層を形成し、これを加熱して結晶
化し、その上にガリウムヒ素層を成長する二段階成長法
や、格子定数の異なる例えばインジュウムヒ素層とガリ
ウムヒ素層とからなる歪超格子体を介してガリウムヒ素
層を成長する方法等が使用されている。For this purpose, two-step growth methods are employed, in which a thin amorphous gallium arsenide layer is first formed on a silicon substrate at low temperatures, this is heated to crystallize, and a gallium arsenide layer is grown on top of that, or an indium arsenide layer with a different lattice constant, for example. A method is used in which a gallium arsenide layer is grown through a strained superlattice consisting of a gallium arsenide layer and a gallium arsenide layer.
〔発明が解決しようとする課題]
シリコン基板上にガリウムヒ素層を成長する従来技術に
係る方法は、上記したように極めて複雑であり、また、
成長条件の精密な制御が必要であるにもか\わらず、必
ずしも良質のガリウムヒ素結晶が得られていない、特に
、結晶中に生ずる転位密度等の欠陥密度が高いこと狐表
面モホロジーが悪いこと覧のため、このガリウムヒ素層
に半導体装置を形成する上での障害になっている。[Problems to be Solved by the Invention] The conventional method of growing a gallium arsenide layer on a silicon substrate is extremely complicated as described above, and
Despite the need for precise control of growth conditions, it is not always possible to obtain high-quality gallium arsenide crystals. In particular, the density of defects such as dislocation density occurring in the crystal is high. The surface morphology is poor. This is an obstacle to forming semiconductor devices on this gallium arsenide layer.
本発明の目的は、これらの欠点を解消することにあり、
シリコン基板上に形成されたガリウムヒ素層に形成され
てなる半導体装置を提供することにある。さらに具体的
には、転位等の欠陥が吸収されて欠陥密度が大幅に低減
されており、また、表面モホロジーが良好である、良質
のガリウムヒ素単結晶層を、シリコン基板上に形成する
方法を提供して、上記の目的を遠戚することにある。The purpose of the present invention is to eliminate these drawbacks,
An object of the present invention is to provide a semiconductor device formed on a gallium arsenide layer formed on a silicon substrate. More specifically, we developed a method for forming a high-quality gallium arsenide single crystal layer on a silicon substrate, in which defects such as dislocations are absorbed, the defect density is significantly reduced, and the surface morphology is good. The purpose is to provide distant relatives with the above purpose.
上記の目的は、下記いづれの手段によっても遠戚される
。The above purpose can be distantly related to any of the following means.
第1の手段(請求項[1]に対応)は、シリコン基板(
11)と、このシリコン基板(11)上に設けられたガ
リウムヒ素層(12)と、前記のシリコン基板(11)
と前記のガリウムヒ素層(12)との間に設けられたガ
リウムリンを含むバッファ層とを備えている半導体装置
である。The first means (corresponding to claim [1]) is a silicon substrate (
11), a gallium arsenide layer (12) provided on this silicon substrate (11), and the aforementioned silicon substrate (11).
and a buffer layer containing gallium phosphide provided between the gallium arsenide layer (12) and the gallium arsenide layer (12).
第2の手段(請求項[2]に対応)は、前記のバッファ
層が単層のガリウムリン層(13)である請求項[1]
記載の半導体装置である。A second means (corresponding to claim [2]) is the claim [1], wherein the buffer layer is a single gallium phosphide layer (13).
This is the semiconductor device described.
第3の手段(請求項[3]に対応)は、前記のバッファ
層が、ガリウムリン層とガリウムヒ素層とが積層されて
形成されている超格子体(15)である請求項[1コ記
載の半導体装置である。A third means (corresponding to claim [3]) is characterized in that the buffer layer is a superlattice (15) formed by laminating a gallium phosphide layer and a gallium arsenide layer. This is the semiconductor device described.
第4の手段(請求項[4]に対応)は、前記の超格子体
(15)よりなるバッファ層が、下層のシリコン基板(
11)の側でガリウムリンが多い組成とされ、上層のガ
リウムヒ素層(12)の側に向かって、順次ガリウムヒ
素が多い&11戒とされている請求項[3コ記載の半導
体装置である。A fourth means (corresponding to claim [4]) provides that the buffer layer made of the superlattice (15) is formed on the underlying silicon substrate (
11) The semiconductor device according to claim 3, wherein the composition is rich in gallium phosphide, and the composition is sequentially rich in gallium arsenide toward the upper gallium arsenide layer (12).
第5の手段(請求項[5]に対応)は、前記の超格子体
(15)よりなるバッファ層の下部にガリウムリンより
なる第2のバッファ層(18)が設けられている請求項
[3]記載の半導体装置である。A fifth means (corresponding to claim [5]) is characterized in that a second buffer layer (18) made of gallium phosphide is provided under the buffer layer made of the superlattice (15). 3] is the semiconductor device described.
第6の手段(請求項[6コに対応)は、前記の超格子体
(15)よりなるバッファ層が、下層のガリウムリン層
(16)の側でガリウムリンが多い組成とされ、上層の
ガリウムヒ素N (12)の側に向かって、順次ガリウ
ムヒ素が多い組成とされている請求項[5]記載の半導
体装置である。A sixth means (corresponding to claim 6) is that the buffer layer made of the superlattice (15) has a composition with a large amount of gallium phosphide on the side of the lower gallium phosphide layer (16), and 6. The semiconductor device according to claim 5, wherein the composition gradually increases in gallium arsenide toward the gallium arsenide N (12) side.
第7の手段(請求項[7コに対応)は、前記の超格子体
(15)よりなるバッファ層とシリコン基板(11)と
の間にアル旦ニウムヒ素よりなる第2のバッファ層(1
7)が設けられている請求項[3]記載の半導体装置で
ある。A seventh means (corresponding to claim [7]) provides a second buffer layer (1) made of aluminum arsenide between the buffer layer made of the superlattice (15) and the silicon substrate (11).
7) is provided, the semiconductor device according to claim [3].
第8の手段(請求項[8]に対応)は、前記の超格子体
(15)よりなるバッファ層とシリコン基板(11)と
の間にガリウムヒ素よりなる第2のバッファlli (
14)が設けられている請求項[3]記載の半導体装置
である。An eighth means (corresponding to claim [8]) provides a second buffer lli (
14) is provided, the semiconductor device according to claim [3].
第9の手段(請求項[9]に対応)は、前記の第2のバ
ッファ層(I4)とシリコン基板(11)との間にアル
ごニウムヒ素あるいはガリウムリンよりなる第3のバッ
ファ層(16)が設けられている請求項[8]記載の半
導体装置である。A ninth means (corresponding to claim [9]) is a third buffer layer (corresponding to claim [9]) made of argonium arsenide or gallium phosphide between the second buffer layer (I4) and the silicon substrate (11). 16) is provided, the semiconductor device according to claim [8].
本発明に係る半導体装置(請求項[1] [2]に対
応ンがその中に形成されるガリウムヒ素層の形成方法に
おいては、シリコン基板11とガリウムヒ素層12との
間に、バッファ層としてガリウムリンを含むN13を介
在させること\されている。こうすると、ガリウムリン
結晶はシリコン結晶とは寥等しい格子定数を有するので
、シリコン基板11上に形成されるガリウムリン層13
には、欠陥が発生しにく\、また、ガリウムリン結晶は
ガリウムヒ素結晶と同様に極性を有しているので、シリ
コン基板11上にガリウムヒ素層を直接成長する方法に
比べて島状成長が発生しにく\なり、表面モホロジーの
良好なガリウムヒ素Ji12を成長することができる。In the method for forming a gallium arsenide layer in which a semiconductor device (corresponding to claims [1] and [2]) according to the present invention is formed, a buffer layer is formed between the silicon substrate 11 and the gallium arsenide layer 12. N13 containing gallium phosphide is interposed. In this way, since the gallium phosphide crystal has the same lattice constant as that of the silicon crystal, the gallium phosphide layer 13 formed on the silicon substrate 11
In addition, since gallium phosphide crystals have polarity like gallium arsenide crystals, it is easier to grow island-like layers compared to the method of directly growing a gallium arsenide layer on the silicon substrate 11. This makes it possible to grow gallium arsenide Ji12 with good surface morphology.
また、本発明に係る半導体装置(請求項[3〕[4]
[5] [6] [7コ [8] [9]に対
応)がその中に形成されるガリウムヒ素層の形成方法に
おいては、シリコン基板11とガリウムヒ素層12との
中間に、(GaAs)、1 (cap)sの超格子体1
5よりなるバッファ層を介在させること覧されている。Further, the semiconductor device according to the present invention (claims [3] and [4]
[5] [6] [7 Corresponding to [8] [9]) In the method for forming a gallium arsenide layer, (GaAs) is formed between the silicon substrate 11 and the gallium arsenide layer 12. , 1 (cap)s superlattice 1
It has been shown that a buffer layer consisting of 5 layers is interposed.
そして、この(GaAs)ll (GaP)、の超格子
体15の格子定数をガリウムリンとガリウムヒ素との中
間の格子定数にするか、または、ガリウムリンの格子定
数からガリウムヒ素の格子定数まで次第に変化させるこ
とによって、歪超格子の効果により転位等の欠陥を吸収
し、欠陥密度を大幅に低減すること覧されている。こ覧
で、(C;aAs)、(GaP)、の超格子体とは、ガ
リウムヒ素のn原子層とガリウムリンのm原子層との組
が複数組積層されてなる超格子体であり、このn原子層
・m原子層のそれぞれの原子層数を表す数は固定である
必要はなく、任意の数を選択しうる。つまり、シリコン
基板11に近い領域においてはmを太きくLnを小さく
して、ガリウムヒ素のn原子層とガリウムリンのm原子
層との組の特性をガリウムリンに近くし、ガリウムヒ素
1112に近い領域においてはnを太きくLmを小さく
して、ガリウムヒ素のn原子層とガリウムリンのm原子
層との組の特性をガリウムヒ素に近くすることができ、
また、これは、本発明の目的を遠戚するために有効であ
る。Then, the lattice constant of the (GaAs)ll (GaP) superlattice 15 is set to be an intermediate lattice constant between gallium phosphide and gallium arsenide, or the lattice constant is gradually changed from the lattice constant of gallium phosphide to that of gallium arsenide. It has been shown that by changing the structure, defects such as dislocations can be absorbed by the strained superlattice effect, and the defect density can be significantly reduced. Here, the superlattice of (C; aAs) and (GaP) is a superlattice formed by stacking multiple sets of n atomic layers of gallium arsenide and m atomic layers of gallium phosphide, The numbers representing the number of atomic layers in each of the n atomic layers and m atomic layers do not need to be fixed, and can be selected as desired. That is, in the region close to the silicon substrate 11, m is made thicker and Ln is made smaller, so that the characteristics of the set of n atomic layer of gallium arsenide and m atomic layer of gallium phosphide are made closer to those of gallium phosphide, and closer to those of gallium arsenide 1112. In the region, by increasing n and decreasing Lm, the characteristics of the set of n atomic layer of gallium arsenide and m atomic layer of gallium phosphide can be made close to that of gallium arsenide,
This is also effective for distantly achieving the object of the present invention.
なお、ガリウムリンを含むバッファ層13や(GaAs
)、(GaP)、の超格子体15とシリコン基板11と
の間に介在させるガリウムリンよりなる第2のバッファ
層18・アルミニウムヒ素よりなる第2のバッファ層1
7・ガリウムヒ素よりなる第2のバッファ層14は、欠
陥をブロックしまたは吸収する性質を有し、また、第2
のバッファ層18・17・14とシリコン基板11との
間に介在させる第3のバッファ層として使用するアルミ
ニウムヒ素層はシリコンとの結合力が強く、しかも、極
性を有しているので、ガリウムリンを含むバッファ層と
同様に表面モホロジーの改善に有効に作用する。Note that the buffer layer 13 containing gallium phosphide and (GaAs
), (GaP), a second buffer layer 18 made of gallium phosphide interposed between the superlattice 15 and the silicon substrate 11, and a second buffer layer 1 made of aluminum arsenide.
7. The second buffer layer 14 made of gallium arsenide has the property of blocking or absorbing defects, and also has the property of blocking or absorbing defects.
The aluminum arsenide layer used as the third buffer layer interposed between the buffer layers 18, 17, 14 and the silicon substrate 11 has a strong bond with silicon and has polarity, so gallium phosphorus It works effectively to improve surface morphology in the same way as a buffer layer containing .
以下、図面を参照して、本発明に係る半導体装置を製造
するために使用されるガリウムヒ素層を形成する方法の
六つの実施例について説明する。Hereinafter, six embodiments of a method for forming a gallium arsenide layer used for manufacturing a semiconductor device according to the present invention will be described with reference to the drawings.
第2図参照
第2図は、本発明に係る半導体装置を製造するために使
用されるガリウムヒ素層を形成する方法に使用される気
相成長装置の構成図である。図において、1は反応室で
あり、2は排気口であり、3は反応室の圧力を制御する
圧力コントローラであり、4は供給ガス切り換えバルブ
であり、5は加熱用高周波コイルであり、6はシリコン
基板Ifを支持するサセプタである。See FIG. 2 FIG. 2 is a configuration diagram of a vapor phase growth apparatus used in a method for forming a gallium arsenide layer used to manufacture a semiconductor device according to the present invention. In the figure, 1 is a reaction chamber, 2 is an exhaust port, 3 is a pressure controller that controls the pressure in the reaction chamber, 4 is a supply gas switching valve, 5 is a heating high-frequency coil, and 6 is a susceptor that supports the silicon substrate If.
1 2に
第1(a)図・第3図・第4図参照
第3図は、気相戒長時におけるシリコン基板11の温度
の経時的変化を示す成長温度プロファイルである。第4
図は、気相戒長時に反応室1内に供給される各種原料ガ
ス量の経時的変化を示す原料ガス供給パルスシーケンス
である。12, see FIG. 1(a), FIG. 3, and FIG. 4. FIG. 3 is a growth temperature profile showing the change over time in the temperature of the silicon substrate 11 during vapor phase growth. Fourth
The figure is a raw material gas supply pulse sequence showing changes over time in the amounts of various raw material gases supplied into the reaction chamber 1 during vapor phase conditioning.
第2図に示す気相成長装置のサセプタ6にシリコン基板
11を載置し、第4図に示す原料ガス供給パルスシーケ
ンスにしたがって、水素をキャリヤガスとして使用して
原料ガス(トリメチルアルミニウム・トリメチルガリウ
ム・ホスフィン・アルシン)をガス切り換えバルブ4を
介して反応室1内に供給し、第1 (a)図に示すよう
に、シリコン基板ll上に、まずシリコンとの結合性が
強いアルミニウムの単原子層(図示せず)を形威し、次
いで、ガリウムリン層13を約300大要に原子層エピ
タキシャル成長(以下、ALE戒長成長う)し、さらに
、ガリウムヒ素層12を約3n厚に有機金属気相成長(
以下、MOCVD戒長と云成長する、このときのシリコ
ン基板11の温度は、高周波コイル5を使用して、第3
図に示すように、各成長工程に対応して制御する。バブ
ラーの温度は、トリメチルガリウムに対しては一3°C
とし、トリメチルアルミニウムに対しては一22°Cと
すればよい。The silicon substrate 11 is placed on the susceptor 6 of the vapor phase growth apparatus shown in FIG. 2, and the source gas (trimethylaluminum, trimethylgallium・Phosphine, arsine) is supplied into the reaction chamber 1 through the gas switching valve 4, and as shown in FIG. Next, the gallium phosphide layer 13 is grown by atomic layer epitaxial growth (hereinafter referred to as ALE epitaxial growth) to a thickness of about 30 nm, and the gallium arsenide layer 12 is grown by organic metal to a thickness of about 3 nm. Vapor phase growth (
Hereinafter, the temperature of the silicon substrate 11 at this time, which is referred to as MOCVD growth, is controlled by using the high frequency coil 5.
As shown in the figure, each growth step is controlled accordingly. The temperature of the bubbler is -3°C for trimethyl gallium.
For trimethylaluminum, the temperature may be -22°C.
ガリウムリン層をALE戒長成長時のガス供給量と1回
のパルスのガス供給時間との組み合わせは、トリメチル
ガリウムに対しては403CCMと4秒とし、ホスフィ
ン(20%、H2ベース)に対しては4803CCMと
20秒とする。The combination of gas supply amount and gas supply time of one pulse during ALE growth of the gallium phosphide layer is 403 CCM and 4 seconds for trimethyl gallium, and 4 seconds for phosphine (20%, H2 base). is 4803 CCM and 20 seconds.
なお、反応室1に供給する原料ガスを切り換えるときに
は、水素を約3秒間供給してパージをするとよい。Note that when switching the raw material gas to be supplied to the reaction chamber 1, it is preferable to supply hydrogen for about 3 seconds to perform purging.
ガリウムヒ素層をMOCVD成長するときには、トリメ
チルガリウム23CCMとアルシン(10%、H,ベー
ス)403CCMとを供給して成長速度を2.In/h
とする。When growing a gallium arsenide layer by MOCVD, 23 CCM of trimethyl gallium and 403 CCM of arsine (10%, H, base) are supplied to increase the growth rate to 2. In/h
shall be.
なお、上記せるアルミニウム単原子層(図示せず)に代
えてヒ素単原子層を形成しても同様の効果が得られる。Note that the same effect can be obtained by forming an arsenic monoatomic layer in place of the aluminum monoatomic layer (not shown) described above.
以上の工程をもって製造したガリウムヒ素層12は欠陥
の少ない層となる。作用の項に述べたとおり、バッファ
層13としてのガリウムリンとシリコンとがお覧むね同
一の格子定数を有しており、また、バッファ層13とし
てのガリウムリンもガリウムヒ素も極性を有しているか
らである。The gallium arsenide layer 12 manufactured through the above steps has fewer defects. As described in the section of the function, gallium phosphide and silicon as the buffer layer 13 have roughly the same lattice constant, and gallium phosphide and gallium arsenide as the buffer layer 13 also have polarity. Because there is.
ガリウムリンの単原子層の積層数を多くしガリウムヒ素
の単原子層の積層数を少なくしてガリウムリンが多い組
成とし、ガリウムヒ素7112に近い部分においてはガ
リウムヒ素の単原子層の積層数を多くしガリウムリンの
単原子層の積層数を少なくしてガリウムヒ素が多い組成
とするとさらに好適である。The number of stacked monoatomic layers of gallium phosphide is increased and the number of stacked monoatomic layers of gallium arsenide is decreased to obtain a composition with a large amount of gallium phosphide. It is more preferable to increase the number of stacked monoatomic layers of gallium phosphide to obtain a composition with a large amount of gallium arsenide.
2 34に
第1(b)図参照
上記のガリウムリン層13を、第1(b)図に示すよう
に、ガリウムリン層とガリウムヒ素層との積層体よりな
る超格子体15としてもよい。この場合、シリコン基板
11と直接接触する層はガリウムリン層であることが望
ましい。ガリウムリンの格子定数はシリコンの格子定数
とはメ゛等しいからである。一方、ガリウムヒ素層12
と直接接触する層はガリウムヒ素層であることが望まし
い、同一の化合物だからである。2 34, see FIG. 1(b) The above gallium phosphide layer 13 may be replaced by a superlattice body 15 made of a laminate of a gallium phosphide layer and a gallium arsenide layer, as shown in FIG. 1(b). In this case, it is desirable that the layer in direct contact with the silicon substrate 11 be a gallium phosphide layer. This is because the lattice constant of gallium phosphide is substantially equal to that of silicon. On the other hand, the gallium arsenide layer 12
The layer in direct contact with the gallium arsenide layer is preferably a gallium arsenide layer, since they are the same compound.
こ\で、シリコン基板11に近い部分においては、3
56に
第1(c)図参照
第2例(請求項[3] [4]に対応)において、バ
ッファ層をなす超格子体15の下に、ガリウムリンより
なる第2のバッファ111Bを設けると、上記と同様の
理由により、ガリウムヒ素層12の結晶状態はさらに良
好になる。Here, in the part near the silicon substrate 11, 3
56, in the second example (corresponding to claims [3] and [4]), see FIG. , for the same reason as above, the crystal state of the gallium arsenide layer 12 becomes even better.
この例においてもシリコン基板11に近い部分において
ガリウムリンの単原子層の積層数を多くしガリウムヒ素
の単原子層の積層数を少なくしてガリウムリンが多い組
成とし、ガリウムヒ素層12ニ近い部分においてガリウ
ムヒ素の単原子層の積層数を多くしガリウムリンの単原
子層の積層数を少なくしてガリウムヒ素が多い組成とす
るとさらに好適であることは、第2例の場合と同一であ
る。In this example as well, the number of stacked monoatomic layers of gallium phosphide is increased in the portion close to the silicon substrate 11, and the number of stacked monoatomic layers of gallium arsenide is decreased to obtain a composition with a large amount of gallium phosphide, and the portion close to the gallium arsenide layer 12 is As in the case of the second example, it is more preferable to increase the number of stacked monoatomic layers of gallium arsenide and decrease the number of stacked monoatomic layers of gallium phosphide to obtain a composition with a large amount of gallium arsenide.
がその上N(本例においては超格子体15)に到達しな
い性質があるので、ガリウムヒ素層12の結晶状態はさ
らに良好になる。Moreover, since the gallium arsenide layer 12 has the property of not reaching N (the superlattice 15 in this example), the crystal state of the gallium arsenide layer 12 becomes even better.
4 7に
第1(d)図参照
第2例(請求項[3] [4]に対応)において、バ
ッファ層をなす超格子体15の下に、アルミニウムヒ素
よりなる第2のバッファ層17を設けると、アルミニウ
ムヒ素は欠陥を吸収する性質があり、欠陥がその上層(
本例においては超格子体15)に到達しない性質がある
ので、ガリウムヒ素層12の結晶状態はさらに良好にな
る。4. In the second example (corresponding to claims [3] and [4]), see FIG. When provided, aluminum arsenic has the property of absorbing defects, and the defects are absorbed by the upper layer (
In this example, since it has the property of not reaching the superlattice 15), the crystal state of the gallium arsenide layer 12 becomes even better.
5 日に
第1 (e)図参照
第2例(請求項[3] [4]に対応)において、バ
ッファ層をなす超格子体15の下に、ガリウムヒ素より
なる第2のバッファ層14を設けると、ガリウムヒ素は
欠陥をブロックする性質があり、欠陥第6例(9に
第1(f)図・第5図・第6図参照
第5図は、気相威長時におけるシリコン基板11の温度
の経時的変化を示す成長温度プロファイルである。第6
図は、気相戒長時に供給される各種原料ガス量の経時的
変化を示す原料ガス供給パルスシーケンスである。In the second example (corresponding to claims [3] and [4]) shown in FIG. When provided, gallium arsenide has the property of blocking defects. FIG. 6 is a growth temperature profile showing changes in temperature over time.
The figure is a raw material gas supply pulse sequence showing changes over time in the amounts of various raw material gases supplied during vapor phase lengthening.
第2図に示す気相成長装置のサセプタ6にシリコン基板
11を載置し、第6図に示す原料ガス供給パルスシーケ
ンスにしたがって、水素をキャリヤガスとして使用して
原料ガスをガス切り換えパルプ4を介して反応室1内に
供給し、第1 (f)図に示すように、シリコン基板1
1上に、まず、第3のバッファ層16としてアルミニウ
ムヒ素層を約300大要にALE戒長成長次いで、第2
のバッファ層としてガリウムヒ素層14をMOCVD成
長した後、ガリウムヒ素層とガリウムリン層とからなり
、ガリウムヒ素とガリウムリンとの中間の格子定数を有
する(GaAs)、(GaP)、超格子体(ガリウムヒ
素の単原子層とガリウムリンの単原子層との組の積層体
)15をALE戒長成長その上に、活性層として使用さ
れる約3n厚のガリウムヒ素層12をMOCVD威長す
る成長のときのシリコン基板11の温度は、高周波コイ
ル5を使用して、第6図に示すように、各成長上程に対
応して制御する。ガリウムの原料としてはトリメチルガ
リウムを、アルミニウムの原料としてはトリメチルアル
ミニウムを、ヒ素の原料としてはアルシンを、リンの原
料としてはホスフィンをそれぞれ使用し、バブラーの温
度は、トリメチルガリウムに対しては一3°Cとし、ト
リメチルアルミニウムに対しては一22°Cとする。The silicon substrate 11 is placed on the susceptor 6 of the vapor phase growth apparatus shown in FIG. 2, and the raw material gas is switched to pulp 4 using hydrogen as a carrier gas according to the raw material gas supply pulse sequence shown in FIG. The silicon substrate 1 is supplied into the reaction chamber 1 through the silicon substrate 1 as shown in FIG.
1, first, an aluminum arsenic layer is grown on the third buffer layer 16 to a thickness of about 300 nm, and then the second
After growing the gallium arsenide layer 14 as a buffer layer by MOCVD, the gallium arsenide layer 14 is made of a gallium arsenide layer and a gallium phosphide layer, and has a lattice constant between gallium arsenide and gallium phosphide (GaAs), (GaP), and a superlattice ( A layered stack of a monoatomic layer of gallium arsenide and a monoatomic layer of gallium phosphide) 15 is grown by ALE, and on top of that, a gallium arsenide layer 12 with a thickness of about 3n, which is used as an active layer, is grown by MOCVD. The temperature of the silicon substrate 11 at this time is controlled using the high frequency coil 5 in accordance with each growth process, as shown in FIG. Trimethylgallium is used as a raw material for gallium, trimethylaluminum is used as a raw material for aluminum, arsine is used as a raw material for arsenic, and phosphine is used as a raw material for phosphorus. °C and -22 °C for trimethylaluminum.
第3のバッファ層としてのアルミニウムヒ素層16及び
バッファ層としての(GaAs)、(GaP)1超格子
体15をALE戒長成長ときの原料ガス供給量と1回の
パルスのガス供給時間との組み合わせは、トリメチルガ
リウムに対しては403CCMと4秒との組とし、トリ
メチルアルミニウムに対しては20SCCMと7.5秒
との組とし、アルシン(10%)に対しては4803C
CMと10秒との組とし、ホスフィン(20%)に対し
ては4803CCMと20秒との組とする。The aluminum arsenic layer 16 as the third buffer layer and the (GaAs), (GaP) 1 superlattice 15 as the buffer layer are The combinations are 403CCM and 4 seconds for trimethylgallium, 20SCCM and 7.5 seconds for trimethylaluminum, and 4803C for arsine (10%).
A combination of CM and 10 seconds is used, and a combination of 4803CCM and 20 seconds is used for phosphine (20%).
反応室1に供給する原料ガスを切り換えるときには、水
素を3秒間供給してパージをする。When switching the raw material gas supplied to the reaction chamber 1, hydrogen is supplied for 3 seconds for purging.
第2のバッファ層14としてのガリウムヒ素層と活性層
としてのガリウムヒ素層12とをMOCVD戒長する成
長には、トリメチルガリウム43CCMとアルシン11
005CCとを供給し、成長速度を2.1u/hとする
。For MOCVD growth of the gallium arsenide layer as the second buffer layer 14 and the gallium arsenide layer 12 as the active layer, trimethylgallium 43CCM and arsine 11
005CC and the growth rate is set to 2.1 u/h.
なお、第3のバッファ層16としてアルミニウムヒ素層
に代えてガリウムリン層を形成してもよい。Note that a gallium phosphide layer may be formed as the third buffer layer 16 instead of the aluminum arsenide layer.
このようにして製造したガリウムヒ素層12の結晶状態
は極めて良好になり、欠陥が少ない。上記各実施例に特
有の効果のすべてが相剰的に機能するからである。The gallium arsenide layer 12 manufactured in this manner has an extremely good crystalline state and has few defects. This is because all of the effects specific to each of the embodiments described above function additively.
以上説明せるとおり、本発明に係る半導体装置を製造す
るために使用されるガリウムヒ素層を形成する方法にお
いては、シリコン基板上にガリウムヒ素層を成長するに
先立ち、格子定数がシリコンとは父′等しく、しかも、
ガリウムヒ素と同様に極性を有するガリウムリンよりな
るバッファ層を介在させるか、または、格子定数がシリ
コンとガリウムヒ素との中間の値を有する超格子体より
なるバッファ層を介在させるか、または、シリコンの格
子定数からガリウムヒ素の格子定数まで次第に変化する
超格子体よりなるバッファ層を介在させるかしているた
め、表面モホロジーが良好であり、転位等の欠陥が吸収
されて欠陥密度が大幅に低減されている良質のガリウム
ヒ素単結晶層がシリコン基板上に形成される。このよう
にして、シリコン基板を基材として使用して形成された
欠陥密度が小さく表面モホロジーが良好なガリウムヒ素
単結晶層に形成される半導体装置の特性は極めて良好で
ある。As explained above, in the method for forming a gallium arsenide layer used for manufacturing a semiconductor device according to the present invention, prior to growing a gallium arsenide layer on a silicon substrate, the lattice constant is different from that of silicon. Equally, and
A buffer layer made of gallium phosphide having polarity similar to gallium arsenide is interposed, or a buffer layer made of a superlattice whose lattice constant has an intermediate value between silicon and gallium arsenide, or silicon Because a buffer layer consisting of a superlattice whose lattice constant gradually changes from that of gallium arsenide to that of gallium arsenide is interposed, the surface morphology is good and defects such as dislocations are absorbed, greatly reducing the defect density. A high quality gallium arsenide single crystal layer is formed on a silicon substrate. In this way, a semiconductor device formed in a gallium arsenide single crystal layer with a low defect density and good surface morphology using a silicon substrate as a base material has extremely good characteristics.
第1(a)図・第1(b)図・第1(c)図・第1(d
)図・第1(e)図・第1(f)図は、それぞれ、本発
明の第1実施例(請求項[2]に対応)・第2実施例(
請求項[3] [4]に対応)・第3実施例(請求項
[5] [6]に対応)・第4実施例(請求項[7]
に対応)・第5実施例(請求項[8]に対応)・第6実
施例(請求項[9]に対応)に係る半導体装置に使用さ
れる半導体基板の断面図である。
第2図は、本発明に係る半導体装置を製造するために使
用されるガリウムヒ素層を形成する方法に使用される装
置の構成図である。
第3図は、本発明の第1の実施例に係る半導体装置を製
造するために使用されるガリウムヒ素層を形成する方法
の成長温度プロファイルである。
第4図は、本発明の第1の実施例に係る半導体装置を製
造するために使用されるガリウムヒ素層を形成する方法
の原料ガス供給パルスシーケンスである。
第5図は、本発明の第6の実施例に係る半導体装置を製
造するために使用されるガリウムヒ素層を形成する方法
の成長温度プロファイルである。
第6図は、本発明の第6の実施例に係る半導体装置を製
造するために使用されるガリウムヒ素層を形成する方法
の原料ガス供給パルスシーケンスである。
16・・・第3のバッファN(アル旦ニウムヒ素または
ガリウムリン層)、
17・・・第2のバッファ層(アルミニウムヒ素N)、
18・・・第2のバッファ層(ガリウムリン層)。Figure 1(a), Figure 1(b), Figure 1(c), Figure 1(d)
), FIG. 1(e), and FIG. 1(f) illustrate the first embodiment (corresponding to claim [2]) and the second embodiment (corresponding to claim [2]) of the present invention, respectively.
(corresponding to claims [3] [4]), third embodiment (corresponding to claims [5] [6]), and fourth embodiment (corresponding to claims [7]
FIG. 4 is a cross-sectional view of a semiconductor substrate used in a semiconductor device according to a fifth embodiment (corresponding to claim [8]), a sixth embodiment (corresponding to claim [9]), and a sixth embodiment (corresponding to claim [9]). FIG. 2 is a block diagram of an apparatus used in a method for forming a gallium arsenide layer used to manufacture a semiconductor device according to the present invention. FIG. 3 is a growth temperature profile of a method for forming a gallium arsenide layer used to manufacture a semiconductor device according to a first embodiment of the present invention. FIG. 4 is a raw material gas supply pulse sequence of a method for forming a gallium arsenide layer used to manufacture a semiconductor device according to the first embodiment of the present invention. FIG. 5 is a growth temperature profile of a method for forming a gallium arsenide layer used to manufacture a semiconductor device according to a sixth embodiment of the present invention. FIG. 6 is a source gas supply pulse sequence of a method for forming a gallium arsenide layer used to manufacture a semiconductor device according to a sixth embodiment of the present invention. 16... Third buffer N (aluminum arsenide or gallium phosphide layer), 17... Second buffer layer (aluminum arsenide N),
18... Second buffer layer (gallium phosphide layer).
Claims (1)
(12)と、 前記シリコン基板(11)と前記ガリウムヒ素層(12
)との間に設けられたガリウムリンを含むバッファ層と
を備えてなる ことを特徴とする半導体装置。 [2]前記バッファ層は、単層のガリウムリン層(13
)よりなる ことを特徴とする請求項[1]記載の半導体装置。 [3]前記バッファ層は、ガリウムリン層とガリウムヒ
素層とが積層されてなる超格子体(15)である ことを特徴とする請求項[1]記載の半導体装置。 [4]前記超格子体(15)よりなるバッファ層は、下
層のシリコン基板(11)の側でガリウムリンが多い組
成であり、上層のガリウムヒ素層(12)の側に向かっ
て、順次ガリウムヒ素が多い組成に変化する ことを特徴とする請求項[3]記載の半導体装置。 [5]前記超格子体(15)よりなるバッファ層の下部
にガリウムリンよりなる第2のバッファ層(18)が設
けられてなる ことを特徴とする請求項[3]記載の半導体装置。 [6]前記超格子体(15)よりなるバッファ層は、下
層のガリウムリン層(16)の側でガリウムリンが多い
組成であり、上層のガリウムヒ素層(12)の側に向か
って、順次ガリウムヒ素が多い組成に変化する ことを特徴とする請求項[5]記載の半導体装置。 [7]前記超格子体(15)よりなるバッファ層とシリ
コン基板(11)との間に、アルミニウムヒ素よりなる
第2のバッファ層(17)が設けられてなる ことを特徴とする請求項[3]記載の半導体装置。 [8]前記超格子体(15)よりなるバッファ層とシリ
コン基板(11)との間に、ガリウムヒ素よりなる第2
のバッファ層(14)が設けられてなることを特徴とす
る請求項[3]記載の半導体装置。 [9]前記第2のバッファ層(14)とシリコン基板(
11)との間に、アルミニウムヒ素またはガリウムリン
よりなる第3のバッファ層(16)が設けられてなる ことを特徴とする請求項[8]記載の半導体装置。[Claims] [1] A silicon substrate (11), a gallium arsenide layer (12) provided on the silicon substrate (11), and a combination of the silicon substrate (11) and the gallium arsenide layer (12).
) and a buffer layer containing gallium phosphide. [2] The buffer layer is a single-layer gallium phosphide layer (13
) The semiconductor device according to claim 1, characterized in that the semiconductor device comprises: [3] The semiconductor device according to claim 1, wherein the buffer layer is a superlattice (15) formed by laminating a gallium phosphide layer and a gallium arsenide layer. [4] The buffer layer made of the superlattice (15) has a composition in which gallium phosphide is abundant on the lower layer silicon substrate (11) side, and gallium phosphorus is gradually added toward the upper layer gallium arsenide layer (12) side. 4. The semiconductor device according to claim 3, wherein the composition changes to a composition containing a large amount of arsenic. [5] The semiconductor device according to claim 3, wherein a second buffer layer (18) made of gallium phosphide is provided below the buffer layer made of the superlattice (15). [6] The buffer layer made of the superlattice (15) has a composition in which gallium phosphide is rich on the side of the lower gallium phosphide layer (16), and the composition is sequentially increased toward the side of the upper gallium arsenide layer (12). 6. The semiconductor device according to claim 5, wherein the composition changes to include a large amount of gallium arsenide. [7] A second buffer layer (17) made of aluminum arsenic is provided between the buffer layer made of the superlattice (15) and the silicon substrate (11). 3]. The semiconductor device described in [3]. [8] A second layer made of gallium arsenide is provided between the buffer layer made of the superlattice (15) and the silicon substrate (11).
4. The semiconductor device according to claim 3, further comprising a buffer layer (14). [9] The second buffer layer (14) and the silicon substrate (
11). The semiconductor device according to claim 8, further comprising a third buffer layer (16) made of aluminum arsenide or gallium phosphide.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33858289A JPH03201425A (en) | 1989-12-28 | 1989-12-28 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33858289A JPH03201425A (en) | 1989-12-28 | 1989-12-28 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03201425A true JPH03201425A (en) | 1991-09-03 |
Family
ID=18319533
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33858289A Pending JPH03201425A (en) | 1989-12-28 | 1989-12-28 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03201425A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03284834A (en) * | 1990-03-30 | 1991-12-16 | Mitsubishi Electric Corp | Semiconductor device |
US6036771A (en) * | 1997-09-30 | 2000-03-14 | Nec Corporation | Method of manufacturing optical semiconductor device |
JP2008240158A (en) * | 2000-12-12 | 2008-10-09 | Tokyo Electron Ltd | Thin film forming method |
-
1989
- 1989-12-28 JP JP33858289A patent/JPH03201425A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03284834A (en) * | 1990-03-30 | 1991-12-16 | Mitsubishi Electric Corp | Semiconductor device |
US6036771A (en) * | 1997-09-30 | 2000-03-14 | Nec Corporation | Method of manufacturing optical semiconductor device |
JP2008240158A (en) * | 2000-12-12 | 2008-10-09 | Tokyo Electron Ltd | Thin film forming method |
US7482283B2 (en) | 2000-12-12 | 2009-01-27 | Tokyo Electron Limited | Thin film forming method and thin film forming device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20080150086A1 (en) | Nitride based semiconductor device and process for preparing the same | |
JP2008531458A (en) | Single-step high-temperature nucleation method for lattice-mismatched substrates | |
JP3137767B2 (en) | Method for manufacturing semiconductor device | |
JPH07118450B2 (en) | Method for growing a compound semiconductor layer on a single-component semiconductor substrate and such semiconductor structure | |
JPH01290221A (en) | Semiconductor vapor phase growth method | |
JPS60210831A (en) | Manufacture of compound semiconductor crystal substrate | |
JPH03201425A (en) | Semiconductor device | |
TW201925516A (en) | Fabrication method of InGaP epi-layer grown by MOCVD | |
JPH01315127A (en) | Formation of gallium arsenide layer | |
JP3946805B2 (en) | Crystal growth method of gallium nitride compound semiconductor | |
JP3909690B2 (en) | Method for producing SiC film by epitaxial growth | |
KR20150035413A (en) | Epitaxial growth of compound semiconductors using lattice-tuned domain-matching epitaxy | |
JPH02221196A (en) | Formation of thin film of iii-v compound semiconductor | |
US20080113202A1 (en) | Process for manufacturing quartz crystal element | |
JPH03290925A (en) | Compound semiconductor device and its manufacture | |
JPS6143413A (en) | Method for forming compound semiconductor single crystal thin film | |
JP2668236B2 (en) | Semiconductor element manufacturing method | |
JP2736417B2 (en) | Semiconductor element manufacturing method | |
JPH0519518B2 (en) | ||
JPH047819A (en) | Gaas thin film | |
JPH01249695A (en) | Vapor growth method of iii-v compound semiconductor | |
JPH02178915A (en) | Manufacture of semiconductor element | |
JPH0216722A (en) | Manufacture of compound semiconductor substrate | |
JPH02263427A (en) | Compound semiconductor substrate and method for manufacturing the same | |
JPH02178916A (en) | Method for manufacturing semiconductor devices |