JPH03198030A - 薄膜トランジスタパネル及び液晶表示装置 - Google Patents
薄膜トランジスタパネル及び液晶表示装置Info
- Publication number
- JPH03198030A JPH03198030A JP1339171A JP33917189A JPH03198030A JP H03198030 A JPH03198030 A JP H03198030A JP 1339171 A JP1339171 A JP 1339171A JP 33917189 A JP33917189 A JP 33917189A JP H03198030 A JPH03198030 A JP H03198030A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- panel
- film transistor
- light
- transistor panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えば液晶テレビ等に組み込まれるアクティ
ブマトリクス型の液晶表示装置、及びこの液晶表示装置
に使用される薄膜トランジスタパネルに関する。
ブマトリクス型の液晶表示装置、及びこの液晶表示装置
に使用される薄膜トランジスタパネルに関する。
第6図は、従来のアクティブマトリクス型液晶表示装置
の一部断面斜視図である。
の一部断面斜視図である。
この液晶表示装置は、同図に示されるように、薄膜トラ
ンジスタパネルlと、これに対向して配置された対向パ
ネル2と、これら2つのパネル間に封入された液晶3と
から構成されている。
ンジスタパネルlと、これに対向して配置された対向パ
ネル2と、これら2つのパネル間に封入された液晶3と
から構成されている。
上記薄膜トランジスタパネル1は、ガラス等でできた透
明な絶縁基板11上に、透明な画素電極12及びこの画
素電極I2に接続されたスイッチング素子としての薄膜
トランジスタ13をマトリクス状に複数配設すると共に
、複数の画素電極12の間を縫って縦横にゲートライン
14及びドレインライン15を配設した構成となってい
る。
明な絶縁基板11上に、透明な画素電極12及びこの画
素電極I2に接続されたスイッチング素子としての薄膜
トランジスタ13をマトリクス状に複数配設すると共に
、複数の画素電極12の間を縫って縦横にゲートライン
14及びドレインライン15を配設した構成となってい
る。
また、上記対向パネル2は、ガラス等でできた透明な絶
縁基Fi、21上の全面に透明な共通電極22を配設し
、更にその上の、上記薄膜トランジスタパネルlの全領
域のうち画素電極12を除いた領域とほぼ対向する箇所
に、いわゆるブラックマトリクスと称される遮光膜23
を配設した構成となっている。なお、カラー表示を行う
ものにおいては、対向パネル2における各画素電極12
と対向する領域に、例えば赤色、緑色、青色等のカラー
フィルタが配設されている。
縁基Fi、21上の全面に透明な共通電極22を配設し
、更にその上の、上記薄膜トランジスタパネルlの全領
域のうち画素電極12を除いた領域とほぼ対向する箇所
に、いわゆるブラックマトリクスと称される遮光膜23
を配設した構成となっている。なお、カラー表示を行う
ものにおいては、対向パネル2における各画素電極12
と対向する領域に、例えば赤色、緑色、青色等のカラー
フィルタが配設されている。
上記遮光膜23は、次のような問題を解消するために設
けられている。すなわち、上記構成からなる液晶表示装
置をアクティブマトリクス駆動するには、複数のゲート
ライン14に順次電圧を印加して、各ゲートライン14
に接続されている薄膜トランジスタI3を順次オン状態
にしていくが、その際にゲートライン14と共通電極2
2との間にも電圧が加わるため、そのゲートライン14
の周辺領域の透過率が変動して透明状態となり、この透
明領域を介して光が漏れてしまうという問題が生じる。
けられている。すなわち、上記構成からなる液晶表示装
置をアクティブマトリクス駆動するには、複数のゲート
ライン14に順次電圧を印加して、各ゲートライン14
に接続されている薄膜トランジスタI3を順次オン状態
にしていくが、その際にゲートライン14と共通電極2
2との間にも電圧が加わるため、そのゲートライン14
の周辺領域の透過率が変動して透明状態となり、この透
明領域を介して光が漏れてしまうという問題が生じる。
また、上記ゲートライン14に電圧を印加することによ
って選択された成る画素を透明状態にするために、その
画素の画素電極12と共通電極22間にドレインライン
15を介して電圧を印加した場合、そのドレインライン
15と共通電極22との間にも電圧が加わるため、画素
電極12の存在する領域だけでなく、ドレインライン1
5の周辺領域も透過率が変動して透明状態となり、この
透明領域を介して光が漏れてしまうという問題も生じる
。そこで、上述したように画素電極12を除いた領域と
対向する箇所に遮光膜23を配設し、この遮光膜23で
上記ゲートライン14及びドレインライン15の周辺領
域からの漏れ光を遮断することで、上記の問題を解消す
ることができる。
って選択された成る画素を透明状態にするために、その
画素の画素電極12と共通電極22間にドレインライン
15を介して電圧を印加した場合、そのドレインライン
15と共通電極22との間にも電圧が加わるため、画素
電極12の存在する領域だけでなく、ドレインライン1
5の周辺領域も透過率が変動して透明状態となり、この
透明領域を介して光が漏れてしまうという問題も生じる
。そこで、上述したように画素電極12を除いた領域と
対向する箇所に遮光膜23を配設し、この遮光膜23で
上記ゲートライン14及びドレインライン15の周辺領
域からの漏れ光を遮断することで、上記の問題を解消す
ることができる。
ところが、上記構成の液晶表示装置を得るには、2枚の
別々のパネル(薄膜トランジスタパネル1と対向パネル
2)を機械的に位置合わせして固定するしかないので、
上記遮光膜23によって確実に漏れ光を防止するために
は、上記遮光膜23が画素電極12と成る程度オーバラ
ップするようにして、いわゆる合わせ余裕度を持たせる
必要がある。この合わせ余裕度は、上記2つのパネルの
位置合わせ精度等によって決定されるが、従来の場合は
、画素電極12にオーバラップしている遮光膜23の端
部からドレインライン15の端部までの平面路@LDと
して約12μmも必要であり、また画素電極12にオー
バラップしている遮光膜23の端部からゲートライン1
4の端部までの平面距離LGとして約7μmも必要であ
った。
別々のパネル(薄膜トランジスタパネル1と対向パネル
2)を機械的に位置合わせして固定するしかないので、
上記遮光膜23によって確実に漏れ光を防止するために
は、上記遮光膜23が画素電極12と成る程度オーバラ
ップするようにして、いわゆる合わせ余裕度を持たせる
必要がある。この合わせ余裕度は、上記2つのパネルの
位置合わせ精度等によって決定されるが、従来の場合は
、画素電極12にオーバラップしている遮光膜23の端
部からドレインライン15の端部までの平面路@LDと
して約12μmも必要であり、また画素電極12にオー
バラップしている遮光膜23の端部からゲートライン1
4の端部までの平面距離LGとして約7μmも必要であ
った。
このように、従来の液晶表示装置では遮光1lU23と
画素電極12との合わせ余裕度を大きくとる必要があっ
たため、そのオーバラップしている分だけ、表示画面全
体に対する有効画素領域の割合である開口率が大幅に低
下して、画質が劣化してしまうという問題があった。
画素電極12との合わせ余裕度を大きくとる必要があっ
たため、そのオーバラップしている分だけ、表示画面全
体に対する有効画素領域の割合である開口率が大幅に低
下して、画質が劣化してしまうという問題があった。
本発明は、上記従来の問題点に鑑みてなされたものであ
り、その目的は、開口率を大きく改善して画質の向上を
図ることのできる薄膜トランジスタパネル及び液晶表示
装置を提供することにある。
り、その目的は、開口率を大きく改善して画質の向上を
図ることのできる薄膜トランジスタパネル及び液晶表示
装置を提供することにある。
本発明の薄膜トランジスタパネルは、絶縁基板上に、透
明な画素電極及び該画素電極に接続された薄膜トランジ
スタをマトリクス状に複数配設すると共に、該薄膜トラ
ンジスタから延びるゲートライン及びドレインラインを
前記複数の画素電極の間を縫って縦横に配設してなる薄
膜トランジスタパネルにおいて、前記ゲートライン及び
ドレインラインと前記画素電極との間隙部上及びその近
傍を絶縁膜を介して遮光膜で覆ったことを特徴とするも
のである。
明な画素電極及び該画素電極に接続された薄膜トランジ
スタをマトリクス状に複数配設すると共に、該薄膜トラ
ンジスタから延びるゲートライン及びドレインラインを
前記複数の画素電極の間を縫って縦横に配設してなる薄
膜トランジスタパネルにおいて、前記ゲートライン及び
ドレインラインと前記画素電極との間隙部上及びその近
傍を絶縁膜を介して遮光膜で覆ったことを特徴とするも
のである。
また、本発明の液晶表示装置は、絶縁基板上に、透明な
画素電極及び該画素電極に接続された薄膜トランジスタ
をマトリクス状に複数配設すると共に、該薄膜トランジ
スタから延びるゲートライン及びドレインラインを前記
複数の画素電極の間を縫って縦横に配設してなる薄膜ト
ランジスタパネルと、該薄膜トランジスタパネルと対向
して配置され、全面に透明な共通電極を配設してなる対
向パネルと、該薄膜トランジスタパネルと該対向パネル
との間に封入された液晶とを備えた液晶表示装置におい
て、前記TR膜トランジスタパネルの前記ゲートライン
及びドレインラインと前記画素電極との間隙部上及びそ
の近傍を絶縁膜を介して導電性の遮光膜で覆うと共に、
該遮光膜を全て導電性物質で結線し、かつ前記対向パネ
ルの前記共通電極に接続したことを特徴とするものであ
る。
画素電極及び該画素電極に接続された薄膜トランジスタ
をマトリクス状に複数配設すると共に、該薄膜トランジ
スタから延びるゲートライン及びドレインラインを前記
複数の画素電極の間を縫って縦横に配設してなる薄膜ト
ランジスタパネルと、該薄膜トランジスタパネルと対向
して配置され、全面に透明な共通電極を配設してなる対
向パネルと、該薄膜トランジスタパネルと該対向パネル
との間に封入された液晶とを備えた液晶表示装置におい
て、前記TR膜トランジスタパネルの前記ゲートライン
及びドレインラインと前記画素電極との間隙部上及びそ
の近傍を絶縁膜を介して導電性の遮光膜で覆うと共に、
該遮光膜を全て導電性物質で結線し、かつ前記対向パネ
ルの前記共通電極に接続したことを特徴とするものであ
る。
上記のように薄膜トランジスタパネルにおける各ライン
と画素電極との間隙部上及びその近傍が遮光膜で覆われ
ているので、各ラインの周辺領域から漏れようとする光
は上記遮光膜によって遮断される。よって、従来のよう
に対向パネル側に遮光膜を設ける必要がなくなる。この
ように薄膜トランジスタパネル側に遮光膜を形成する場
合、上記漏れ光を確実に遮断するのに必要な遮光膜と画
素電極との合わせ余裕度は、従来のような2つのパネル
の機械的な位置合わせの精度に基づいて決定されるので
はなく、通常の半導体装置の製造に使用される微細加工
工程であるパターニングの精度等に基づいて決定される
ため、従来と比べて極めて小さな余裕度で済むようにな
る。よって、開口率の大幅な向上が可能になる。
と画素電極との間隙部上及びその近傍が遮光膜で覆われ
ているので、各ラインの周辺領域から漏れようとする光
は上記遮光膜によって遮断される。よって、従来のよう
に対向パネル側に遮光膜を設ける必要がなくなる。この
ように薄膜トランジスタパネル側に遮光膜を形成する場
合、上記漏れ光を確実に遮断するのに必要な遮光膜と画
素電極との合わせ余裕度は、従来のような2つのパネル
の機械的な位置合わせの精度に基づいて決定されるので
はなく、通常の半導体装置の製造に使用される微細加工
工程であるパターニングの精度等に基づいて決定される
ため、従来と比べて極めて小さな余裕度で済むようにな
る。よって、開口率の大幅な向上が可能になる。
また、各画素毎に存在する上記の遮光膜を金属のような
導電性物質で形成し、これらの全てを同様な導電性物質
で結線して、かつ対向パネル側の共通電極に接続した場
合は、全ての遮光膜が常に共通電極と同電位に保たれる
。従って、ドレインライン及びゲートラインに電圧が印
加された場合であっても、遮光膜と共通電極との間の液
晶には電圧がかからず、よってその領域での透過率は常
に一定に保たれるので、従来のようなライン周辺領域で
の透過率変動に伴う漏れ光の発生が防止される。
導電性物質で形成し、これらの全てを同様な導電性物質
で結線して、かつ対向パネル側の共通電極に接続した場
合は、全ての遮光膜が常に共通電極と同電位に保たれる
。従って、ドレインライン及びゲートラインに電圧が印
加された場合であっても、遮光膜と共通電極との間の液
晶には電圧がかからず、よってその領域での透過率は常
に一定に保たれるので、従来のようなライン周辺領域で
の透過率変動に伴う漏れ光の発生が防止される。
以下、本発明の実施例について、図面を参照しながら説
明する。
明する。
第1図は本発明の液晶表示装置の一実施例の平面図であ
り、第2図、第3図及び第4図は第1図におけるA−A
断面図、B−B断面図及びC−C断面図である。なお、
第1図には、対向パネルと液晶を省略して薄膜トランジ
スタパネルのみを示した。
り、第2図、第3図及び第4図は第1図におけるA−A
断面図、B−B断面図及びC−C断面図である。なお、
第1図には、対向パネルと液晶を省略して薄膜トランジ
スタパネルのみを示した。
本実施例の液晶表示装置は、第2図〜第4図に示すよう
に、薄膜トランジスタパネル101、これと対向して配
置された対向パネル102、及びこれら2つのパネル間
に封入された液晶103から構成されている。
に、薄膜トランジスタパネル101、これと対向して配
置された対向パネル102、及びこれら2つのパネル間
に封入された液晶103から構成されている。
薄膜トランジスタパネル101は、第1図及び第2図に
示すように、ガラス等でできた透明な絶縁基板111上
に、ITO膜等からなる透明な画素電極112と、この
画素電極112に接続されたスイッチング素子としての
薄膜トランジスタ113とが、マトリクス状に複数配設
されている。
示すように、ガラス等でできた透明な絶縁基板111上
に、ITO膜等からなる透明な画素電極112と、この
画素電極112に接続されたスイッチング素子としての
薄膜トランジスタ113とが、マトリクス状に複数配設
されている。
また、後述する様に上記複数の薄膜トランジスタ113
のゲート電極201及びドレイン電極206はそれぞれ
クロム等の金属でできたゲートライン114及びドレイ
ンライン115に接続されており、このゲートライン1
14及びドレインライン115は、上記複数の画素電極
112の間を縫って縦横に配設されている。
のゲート電極201及びドレイン電極206はそれぞれ
クロム等の金属でできたゲートライン114及びドレイ
ンライン115に接続されており、このゲートライン1
14及びドレインライン115は、上記複数の画素電極
112の間を縫って縦横に配設されている。
次に、上記薄膜トランジスタ113の具体的な構成を説
明すると、絶縁基板111上の所定箇所に、上記ゲート
ライン114に接続されるゲート電極201がパターン
形成され、その全面が窒化シリコン膜等からなるゲート
絶縁膜202で覆われている。更にその上には、ゲート
電極201とほぼ対向する箇所にa−5i(アモルファ
スシリコン)からなるa−3t半導体層203が形成さ
れ、その上の両側には、n型不純物が高濃度に導入され
たコンタクト用のn”−a−3i半導体層204及びア
ルミニウム等からなるコンタクト用の金属膜205が積
層されている。そして、一方のコンタクト用金属膜20
5上には、ドレインライン115に接続されるクロム等
からなるドレイン電極206が形成され、また、もう一
方のコンタクト用金属膜205上の端部からゲート絶縁
膜202上にかけて上記画素電極112が形成されてい
る。そして、これらの全面が保護絶縁膜116で覆われ
ている。なお、ドレインライン115上も、後述する様
に保護絶縁膜116で覆われ、またゲートライン114
上も、後述する様にゲートtI!!、i!It!202
と保護絶縁膜116とにより2重に覆われている。
明すると、絶縁基板111上の所定箇所に、上記ゲート
ライン114に接続されるゲート電極201がパターン
形成され、その全面が窒化シリコン膜等からなるゲート
絶縁膜202で覆われている。更にその上には、ゲート
電極201とほぼ対向する箇所にa−5i(アモルファ
スシリコン)からなるa−3t半導体層203が形成さ
れ、その上の両側には、n型不純物が高濃度に導入され
たコンタクト用のn”−a−3i半導体層204及びア
ルミニウム等からなるコンタクト用の金属膜205が積
層されている。そして、一方のコンタクト用金属膜20
5上には、ドレインライン115に接続されるクロム等
からなるドレイン電極206が形成され、また、もう一
方のコンタクト用金属膜205上の端部からゲート絶縁
膜202上にかけて上記画素電極112が形成されてい
る。そして、これらの全面が保護絶縁膜116で覆われ
ている。なお、ドレインライン115上も、後述する様
に保護絶縁膜116で覆われ、またゲートライン114
上も、後述する様にゲートtI!!、i!It!202
と保護絶縁膜116とにより2重に覆われている。
更に、第1図〜第4図に明らかなように、薄膜トランジ
スタパネル101の上記保護絶縁膜116上には、ゲー
トライン114(及びゲート電極201)と画素電極1
12との間隙部の上方、及びドレインライン115 (
及びドレイン電極206)と画素電極112との間隙部
の上方、並びにそれらの近傍を覆うように、アルミニウ
ム等の金属でできた遮光膜117が形成されている。な
お、第1図では、この遮光膜117の形成領域を斜線で
示しである。更にまた、各画素領域毎の遮光膜117の
全てが、第1図に示されるようにドレインライン115
の配線方向に沿って、ゲートライン114の上方を横切
るように結線部117aを介して結線され、かつこれら
は第2図〜第4図に示されるように対向パネル102の
共通電極122に基板外で銀ペースト等により接続され
ている。
スタパネル101の上記保護絶縁膜116上には、ゲー
トライン114(及びゲート電極201)と画素電極1
12との間隙部の上方、及びドレインライン115 (
及びドレイン電極206)と画素電極112との間隙部
の上方、並びにそれらの近傍を覆うように、アルミニウ
ム等の金属でできた遮光膜117が形成されている。な
お、第1図では、この遮光膜117の形成領域を斜線で
示しである。更にまた、各画素領域毎の遮光膜117の
全てが、第1図に示されるようにドレインライン115
の配線方向に沿って、ゲートライン114の上方を横切
るように結線部117aを介して結線され、かつこれら
は第2図〜第4図に示されるように対向パネル102の
共通電極122に基板外で銀ペースト等により接続され
ている。
対向パネル102は、ガラス等でできた透明な絶縁基板
121上の全面に、透明な共通電極122を配設した構
造であり、第6図に示したような遮光膜23は形成され
ていない。なお、カラー表示を行う場合には、共通電極
122上における各画素電極112と対向する領域に、
例えば赤色、緑色、青色等のカラーフィルタを配設する
ようにしでもよい。
121上の全面に、透明な共通電極122を配設した構
造であり、第6図に示したような遮光膜23は形成され
ていない。なお、カラー表示を行う場合には、共通電極
122上における各画素電極112と対向する領域に、
例えば赤色、緑色、青色等のカラーフィルタを配設する
ようにしでもよい。
本実施例によれば、第1図に明らかなように薄膜トラン
ジスタパネル101における各ライン114.115と
画素電極112との間隙部上及びその近傍が遮光膜11
7で覆われているので、駆動時に各ライン114.11
5の周辺領域から漏れ光があれば、その漏れ光を上記遮
光膜117によって遮断することができる。よって、従
来のように対向パネル側に遮光膜を設ける必要がなくな
る。
ジスタパネル101における各ライン114.115と
画素電極112との間隙部上及びその近傍が遮光膜11
7で覆われているので、駆動時に各ライン114.11
5の周辺領域から漏れ光があれば、その漏れ光を上記遮
光膜117によって遮断することができる。よって、従
来のように対向パネル側に遮光膜を設ける必要がなくな
る。
このように薄膜トランジスタパネル101側に遮光膜1
17を形成する場合、上記漏れ光を確実に遮断するのに
必要な遮光膜117と画素電極112との合わせ余裕度
は、従来のように2つのパネル101.102の機械的
な位置合わせの精度に基づいて決定されるのではなく、
通常の半導体装置の製造に使用される微細加工工程であ
る、フォトリソグラフィ法等を用いたパターニングの精
度等に基づいて決定されるため、従来よりも極めて小さ
な余裕度を持たせるだけでよい。例えば、第1図〜第4
図に破線で示すように、対向パネル102側に従来と同
様な遮光膜23を形成しようとする場合、画素電極11
2にオーバラップしている遮光膜23の端部からドレイ
ンライン115の端部までの平面距離LDとしては、液
晶103の厚さ約7μmに、2つのパネル101,10
2の合わせ余裕度5μmを加えた、少なくとも12μm
が必要であり、また、画素電極112にオーバラップし
ている遮光膜23の端部からゲートライン114の端部
までの平面距離LGとしては、ゲートライン114と画
素電極112とが重ならないための余裕度2μmに、2
つのパネル101.102の合わせ余裕度5μmを加え
た、少なくとも7μmが必要である。これに対し、本実
施例では、画素電極112にオーバラップしている遮光
膜117の端部からドレインライン115の端部までの
距@L D’ としては、ドレインライン115と画素
電極112の加工精度2μmに、画素電極112と遮光
膜117との合わせ余裕度1μmを加えた、3μm程度
でよく、また、画素電極112にオーバラップしている
遮光膜117の端部からゲートライン114の端部まで
の距離LG′も、上記LD’ と同じく3μm程度でよ
い。
17を形成する場合、上記漏れ光を確実に遮断するのに
必要な遮光膜117と画素電極112との合わせ余裕度
は、従来のように2つのパネル101.102の機械的
な位置合わせの精度に基づいて決定されるのではなく、
通常の半導体装置の製造に使用される微細加工工程であ
る、フォトリソグラフィ法等を用いたパターニングの精
度等に基づいて決定されるため、従来よりも極めて小さ
な余裕度を持たせるだけでよい。例えば、第1図〜第4
図に破線で示すように、対向パネル102側に従来と同
様な遮光膜23を形成しようとする場合、画素電極11
2にオーバラップしている遮光膜23の端部からドレイ
ンライン115の端部までの平面距離LDとしては、液
晶103の厚さ約7μmに、2つのパネル101,10
2の合わせ余裕度5μmを加えた、少なくとも12μm
が必要であり、また、画素電極112にオーバラップし
ている遮光膜23の端部からゲートライン114の端部
までの平面距離LGとしては、ゲートライン114と画
素電極112とが重ならないための余裕度2μmに、2
つのパネル101.102の合わせ余裕度5μmを加え
た、少なくとも7μmが必要である。これに対し、本実
施例では、画素電極112にオーバラップしている遮光
膜117の端部からドレインライン115の端部までの
距@L D’ としては、ドレインライン115と画素
電極112の加工精度2μmに、画素電極112と遮光
膜117との合わせ余裕度1μmを加えた、3μm程度
でよく、また、画素電極112にオーバラップしている
遮光膜117の端部からゲートライン114の端部まで
の距離LG′も、上記LD’ と同じく3μm程度でよ
い。
従って、本実施例によれば、上記の例からも明らかなよ
うに、遮光膜117と画素電極112とのオーバラップ
部分を従来よりも大幅に減少させることができ、これに
伴って開口率が極めて大きくなるので、画質の著しい向
上を図ることができる。
うに、遮光膜117と画素電極112とのオーバラップ
部分を従来よりも大幅に減少させることができ、これに
伴って開口率が極めて大きくなるので、画質の著しい向
上を図ることができる。
また、金属でできた上記遮光膜117を全て結線し、か
つ対向パネル102側の共通電極122に接続したので
、遮光膜117を常に共通電極122と同電位に保つこ
とができる。よって、各ライン114.115に電圧が
印加された場合であっても、遮光膜117と共通電極1
22との間の液晶には電圧がかからず、よってその領域
での透過率を常に一定に保つことができる。従って、従
来のようなライン周辺領域での透過率変動に伴う漏れ光
の発生を防止することができる。
つ対向パネル102側の共通電極122に接続したので
、遮光膜117を常に共通電極122と同電位に保つこ
とができる。よって、各ライン114.115に電圧が
印加された場合であっても、遮光膜117と共通電極1
22との間の液晶には電圧がかからず、よってその領域
での透過率を常に一定に保つことができる。従って、従
来のようなライン周辺領域での透過率変動に伴う漏れ光
の発生を防止することができる。
ところで、本実施例における1つの画素の等価回路は、
第5図のように示すことができる。同図において、Ct
Cは液晶103の持つ容量、C1はゲート電極201と
画素電極112との重なりによって生じる容量、CIは
ドレイン配線115と遮光1111117との重なりに
よって生じる容量、cGmはゲートライン114と遮光
膜117との重なりによって生じる容量である。このよ
うに、遮光膜117の存在によって2種類の容量Cl1
II、CGlが住じるが、これらの容量は液晶の持つ容
量CtCに影響を与えないので、表示特性には何ら影響
がない。
第5図のように示すことができる。同図において、Ct
Cは液晶103の持つ容量、C1はゲート電極201と
画素電極112との重なりによって生じる容量、CIは
ドレイン配線115と遮光1111117との重なりに
よって生じる容量、cGmはゲートライン114と遮光
膜117との重なりによって生じる容量である。このよ
うに、遮光膜117の存在によって2種類の容量Cl1
II、CGlが住じるが、これらの容量は液晶の持つ容
量CtCに影響を与えないので、表示特性には何ら影響
がない。
なお、本発明では、薄膜トランジスタの構造は上記実施
例のものに限定されることはなく、どのようなタイプの
ものであってもよい。
例のものに限定されることはなく、どのようなタイプの
ものであってもよい。
また、遮光膜117と共通電極122とを同電位にする
必要がなければ、遮光膜を各画素毎に分離して形成して
もよく、この場合には、金属のような導電性の物質で遮
光膜を形成する必要もない。
必要がなければ、遮光膜を各画素毎に分離して形成して
もよく、この場合には、金属のような導電性の物質で遮
光膜を形成する必要もない。
全ての遮光膜を結線するようにした場合であっても、遮
光膜の材料として金属を使用する必要はなく、画質に悪
影響を与えず、かつ遮光性の良好な導電性物質であれば
、様々なものを使用できる。
光膜の材料として金属を使用する必要はなく、画質に悪
影響を与えず、かつ遮光性の良好な導電性物質であれば
、様々なものを使用できる。
本発明によれば、薄膜トランジスタパネル側に遮光膜を
形成したので、この遮光膜と画素電極との合わせ余裕度
を従来よりも大幅に小さくでき、よって、開口率を大幅
に改善することができ、画質の著しい向上が可能になる
。
形成したので、この遮光膜と画素電極との合わせ余裕度
を従来よりも大幅に小さくでき、よって、開口率を大幅
に改善することができ、画質の著しい向上が可能になる
。
また、遮光膜を導電性物質で形成し、これらの全てを結
線して、対向パネル側の共通電極に接続した場合は、全
ての遮光膜を常に共通電極と同電位に保つことができる
ので、従来のようなライン周辺での透過率変動に伴う漏
れ光の発生を防止することができる。
線して、対向パネル側の共通電極に接続した場合は、全
ての遮光膜を常に共通電極と同電位に保つことができる
ので、従来のようなライン周辺での透過率変動に伴う漏
れ光の発生を防止することができる。
第1図は本発明の液晶表示装置の一実施例の平面図、
第2図、第3図及び第4図は第1図におけるA−A断面
図、B−B断面図及びC−C断面図、第5図は同実施例
における1つの画素の等価回路を示す回路図、 第6図は従来のアクティブマトリクス型液晶表示装置の
一部断面斜視図である。 101・・・薄膜トランジスタパネル、lll・・・絶
縁基板、 112・・・画素電極、 113・・・薄膜トランジスタ、 114・・・ゲートライン、 115・・・ドレインライン、 116・・・保護絶縁膜、 117・・・遮光膜、 117a・・・結線部、 102・・・対向パネル、 121・・・絶縁基板、 122・・・共通電極、 103・・・液晶。
図、B−B断面図及びC−C断面図、第5図は同実施例
における1つの画素の等価回路を示す回路図、 第6図は従来のアクティブマトリクス型液晶表示装置の
一部断面斜視図である。 101・・・薄膜トランジスタパネル、lll・・・絶
縁基板、 112・・・画素電極、 113・・・薄膜トランジスタ、 114・・・ゲートライン、 115・・・ドレインライン、 116・・・保護絶縁膜、 117・・・遮光膜、 117a・・・結線部、 102・・・対向パネル、 121・・・絶縁基板、 122・・・共通電極、 103・・・液晶。
Claims (2)
- (1)絶縁基板上に、透明な画素電極及び該画素電極に
接続された薄膜トランジスタをマトリクス状に複数配設
すると共に、該薄膜トランジスタから延びるゲートライ
ン及びドレインラインを前記複数の画素電極の間を縫っ
て縦横に配設してなる薄膜トランジスタパネルにおいて
、 前記ゲートライン及びドレインラインと前記画素電極と
の間隙部上及びその近傍を絶縁膜を介して遮光膜で覆っ
たことを特徴とする薄膜トランジスタパネル。 - (2)絶縁基板上に、透明な画素電極及び該画素電極に
接続された薄膜トランジスタをマトリクス状に複数配設
すると共に、該薄膜トランジスタから延びるゲートライ
ン及びドレインラインを前記複数の画素電極の間を縫っ
て縦横に配設してなる薄膜トランジスタパネルと、 該薄膜トランジスタパネルと対向して配置され、全面に
透明な共通電極を配設してなる対向パネルと、 該薄膜トランジスタパネルと該対向パネルとの間に封入
された液晶とを備えた液晶表示装置において、 前記薄膜トランジスタパネルの前記ゲートライン及びド
レインラインと前記画素電極との間隙部上及びその近傍
を絶縁膜を介して導電性の遮光膜で覆うと共に、該遮光
膜を全て導電性物質で結線し、かつ前記対向パネルの前
記共通電極に接続したことを特徴とする液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33917189A JP2870075B2 (ja) | 1989-12-27 | 1989-12-27 | 薄膜トランジスタパネル及び液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33917189A JP2870075B2 (ja) | 1989-12-27 | 1989-12-27 | 薄膜トランジスタパネル及び液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03198030A true JPH03198030A (ja) | 1991-08-29 |
JP2870075B2 JP2870075B2 (ja) | 1999-03-10 |
Family
ID=18324912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33917189A Expired - Lifetime JP2870075B2 (ja) | 1989-12-27 | 1989-12-27 | 薄膜トランジスタパネル及び液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2870075B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04319920A (ja) * | 1991-04-19 | 1992-11-10 | Sharp Corp | アクティブマトリクス液晶表示装置 |
WO1993011455A1 (en) * | 1991-11-29 | 1993-06-10 | Seiko Epson Corporation | Liquid crystal display and method of manufacturing same |
JPH0980476A (ja) * | 1995-09-12 | 1997-03-28 | Nec Corp | アクティブマトリックス基板とその製造方法 |
JP2009163007A (ja) * | 2008-01-07 | 2009-07-23 | Toshiba Mobile Display Co Ltd | 液晶表示装置 |
KR100970669B1 (ko) * | 2006-11-17 | 2010-07-15 | 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | 박막 트랜지스터 액정 디스플레이 어레이 기판 및 그제조방법 |
US7852421B2 (en) * | 1995-10-12 | 2010-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
KR20120089937A (ko) * | 2010-12-28 | 2012-08-16 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 |
US8917365B2 (en) | 2009-02-27 | 2014-12-23 | Beijing Boe Optoelectronics Technology Co., Ltd. | Method of manufacturing TFT-LCD array substrate |
-
1989
- 1989-12-27 JP JP33917189A patent/JP2870075B2/ja not_active Expired - Lifetime
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04319920A (ja) * | 1991-04-19 | 1992-11-10 | Sharp Corp | アクティブマトリクス液晶表示装置 |
WO1993011455A1 (en) * | 1991-11-29 | 1993-06-10 | Seiko Epson Corporation | Liquid crystal display and method of manufacturing same |
US5414547A (en) * | 1991-11-29 | 1995-05-09 | Seiko Epson Corporation | Liquid crystal display device and manufacturing method therefor |
JPH0980476A (ja) * | 1995-09-12 | 1997-03-28 | Nec Corp | アクティブマトリックス基板とその製造方法 |
US7852421B2 (en) * | 1995-10-12 | 2010-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
US8446537B2 (en) | 1995-10-12 | 2013-05-21 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device having resin layer contacts a transparent conductive film |
US8094254B2 (en) | 1995-10-12 | 2012-01-10 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device comprising a light shielding layer surrounding a transparent conductive film and a portion of said light shielding layer extends over and said transparent conductive film |
US7808596B2 (en) | 2006-11-17 | 2010-10-05 | Beijing Boe Optoelectronics Technology Co., Ltd. | TFT LCD array substrate and the manufacturing method thereof |
KR100970669B1 (ko) * | 2006-11-17 | 2010-07-15 | 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | 박막 트랜지스터 액정 디스플레이 어레이 기판 및 그제조방법 |
US8339342B2 (en) | 2008-01-07 | 2012-12-25 | Japan Display Central Inc. | Liquid crystal display device |
JP2009163007A (ja) * | 2008-01-07 | 2009-07-23 | Toshiba Mobile Display Co Ltd | 液晶表示装置 |
US8917365B2 (en) | 2009-02-27 | 2014-12-23 | Beijing Boe Optoelectronics Technology Co., Ltd. | Method of manufacturing TFT-LCD array substrate |
KR20120089937A (ko) * | 2010-12-28 | 2012-08-16 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP2870075B2 (ja) | 1999-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2701698B2 (ja) | 液晶表示装置 | |
KR100250093B1 (ko) | 액티브 매트릭스 기판 및 그 제조 방법 | |
US8400588B2 (en) | Liquid crystal display | |
WO2017140000A1 (zh) | Va型coa液晶显示面板 | |
US6724444B2 (en) | Liquid crystal display device | |
JPH06194687A (ja) | 透過型アクティブマトリクス型液晶素子 | |
CN101539701A (zh) | 液晶显示装置 | |
JP2760462B2 (ja) | アクティブマトリクス基板 | |
JP3006586B2 (ja) | アクティブマトリクス型液晶表示装置 | |
JP2001281682A (ja) | アクティブマトリクス型液晶表示装置 | |
JPH10104664A (ja) | 液晶表示装置 | |
JPH09281497A (ja) | 液晶表示装置 | |
JP4099324B2 (ja) | 液晶表示装置 | |
JPH03198030A (ja) | 薄膜トランジスタパネル及び液晶表示装置 | |
JP2777545B2 (ja) | アクティブマトリクス液晶表示素子 | |
JPH04318522A (ja) | 薄膜トランジスタ型液晶表示装置 | |
JP2870072B2 (ja) | 液晶表示装置 | |
JP2784027B2 (ja) | 液晶表示装置 | |
JP2702319B2 (ja) | アクティブマトリクス基板 | |
JP2852073B2 (ja) | 液晶表示装置 | |
JP3312720B2 (ja) | 液晶表示装置 | |
JP2803677B2 (ja) | 液晶表示装置 | |
JP3282542B2 (ja) | アクティブマトリックス型液晶表示装置 | |
JPH0484125A (ja) | 液晶表示装置 | |
JPH04195022A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090108 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100108 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |