JPH03173467A - 拡散抵抗素子の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体基板の表面に形成される拡散抵抗素子の
製造方法に関する。

〔従来の技術〕

従来、半導体拡散抵抗素子は例えば不純物のイオン注入
により行なわれていた。イオン注入は、不純物原子をイ
オン化し、質量分離した後、さらに質量分離された不純
物イオンを所定のエネルギーに加速し、半導体基板表面
に注入するものである。

〔発明が解決しようとする問題点〕

しかしながら注入される不純物原子は、その加速エネル
ギーによって決まる分散を有する正規分布状にドーピン
グされる為、基板の深さ方向に対して急峻な濃度プロフ
ァイルを形成する事が困難である。従って、不純物拡散
層と半導体基板の界面領域には比較的広範囲の空乏層が
形成される。

この空乏層の存在により、拡散層の抵抗値は電圧依存性
を有し安定した拡散抵抗素子を製造する事が困難である
という問題点があった。

〔問題点を解決する為の手段〕

上述した従来の問題点に鑑み、本発明は基板の深さ方向
に対して急峻な濃度プロファイルを有する拡散抵抗領域
を備えた半導体抵抗素子の製造方法を提供する事を目的
とする。

上記目的を達成する為に、本発明にかかる半導体拡散抵
抗素子の製造方法は、半導体基板の表面に絶縁膜を形成
した後その一部を除去し素子領域を規定する第一工程と
、素子領域表面を清浄化し半導体活性面を露出する第二
工程と、半導体基板に不純物成分を有する気体を供給し
選択的に素子領域に不純物吸着膜を形成する第三工程と
、該不純物吸着膜を拡散源とする不純物の固相拡散及び
活性化を行ない素子領域に拡散抵抗層を形成する第四工
程と、該拡散抵抗層に対して一対の電極を接続する第五
工程とから構成されている。

好ましくは第三工程は、シリコンからなる半導体基板に
対して不純物成分ボロンを含む気体ジボランを供給し素
子領域に不純物ボロンを含む吸着膜を形成する工程であ
り、Ｎ型のシリコン半導体基板上に、Ｐ型の拡散抵抗領
域を形成するものである。

〔作　　用〕

本発明によれば、素子領域に形成された半導体活性面に
対して半導体基板を加熱しながら不純物気体を供給し直
接的に不純物吸着膜を形成している。この吸着膜は活性
面に対して化学的に結合されており強固且つ極めて安定
である。この不純物吸着膜を拡散源として不純物の固）
目拡散及び活性化を行ない素子領域に拡散抵抗層を形成
している。

この拡散抵抗層は基板の深さ方向に対して極めて急峻な
濃度プロファイルを有し、拡散抵抗層と基板の界面に存
在する空乏層の幅が狭く且つ電圧によって容易に変動し
ない。その結果極めて特性の優れた半導体拡散抵抗素子
を得る事ができる。

〔実　施　例〕

以下図面に従って本発明の好適な実施例を詳細に説明す
る。

第１図は本発明にかかる拡散抵抗素子の製造方法の第一
の実施例である。まず第１図（Ａ）に示す工程において
、シリコンからなる半導体基板１の表面に絶縁膜２を形
成する。この絶縁膜２は例えば二酸化シリコンあるいは
窒化シリコンを化学気相成長する事により形成される。

その後絶縁膜２の一部を除去し素子領域３を設ける。素
子領域３の表面は不可避的に自然酸化膜４等の不活性被
膜により覆われている。

第１図（Ｂ）に示す工程において、素子領域３の表面を
清浄化し半導体活性面を露出する。この清浄化処理にお
いては、シリコン半導体基板１はバックグランド圧力が
Ｉ　Ｘ　１Ｏ−４Ｐａ以下の真空チャンバにセットされ
る。そして基板温度を例えば８５０℃に保持して水素ガ
スを、例えばチャンバ内部の圧力が１．３Ｘ１０’Ｐａ
になる様な条件で一定時間導入する。これによりシリコ
ン半導体基板１の表面に形成されていた自然酸化膜４が
除去され、化学的に活性なシリコン表面が露出する。

第１図（Ｃ）に示す工程において、シリコン半導体基板
１に不純物成分ボロンを有する気体ジボランを供給し選
択的に素子領域３にボロンを含む不純物吸着膜５を形成
する。この吸着処理はシリコン表面の清浄化が完了した
後、水素ガスの導入を停止して行なう。半導体基板１の
基板温度を例えばＨ５℃に設定し、その設定温度に到達
し且つ安定した後、シリコン半導体基板１の表面にジボ
ラン（Ｂ２Ｈ６）を窒素ガスで５％に希釈した原料ガス
を、例えば真空チャンバの圧力が１，３×１Ｏ−２Ｐａ
となる様な条件で一定時間導入する。これによりボロン
あるいはボロンを含む化合物の吸着膜５が形成される。

ボロンの吸着量は、導入される気体ジボランの蒸気圧及
び導入時間等を適当に設定する事により調整される。

第１図（Ｄ）に示す工程において、不純物吸着膜５を拡
散源とする不純物の固相拡散及び活性化を行ない素子領
域３に拡散抵抗層６を形成する。この拡散処理は、ジボ
ランの導入を停止した後、基板１を真空中でアニールす
る事により行なわれる。

アニールの為の温度は例えば８２５℃に設定される。

ボロンの吸着量及びアニール条件（即ち温度と時間）を
制御する事によって、所望の不純物濃度及び接合深さを
有する拡散抵抗層６を形成する事ができる。

最後に第１図（Ｅ）に示す工程において、拡散抵抗層６
に対して一対の電極７を接続する事により拡散抵抗素子
を完成させる。電極７は例えば拡散抵抗層６にして一対
のコンタクトホールを形成した後金属を蒸着しパタニン
グする事により形成される。

第２図は第１図に示す一連の工程で得られた拡散抵抗層
のシート抵抗とジボラン導入量との関係を示すグラフで
ある。このグラフにおいて測定されたサンプルは、全て
Ｎ型のシリコン半導体基板上に同じジボラン導入圧力の
元で、ジボラン導入時間のみを変えて作成されたもので
ある。ジボラン導入時及びアニール時の基板温度は全て
共通である。このグラフから明らかな様に、ジボランガ
スの導入時間を調節する事により、拡散抵抗層のシート
抵抗を所望の値に設定する事ができる。

第３図は、第１図に示す一連の工程で得られたサンプル
における、ボロンの深さ方向における濃度プロファイル
である。この濃度プロファイルは二次イオン質量分析計
を用いて得られたものであり、分析精度を高める為に基
板表面に約４５０人のアモルファスシリコン被膜を形成
している。従って、第３図においては元の基板表面は横
軸で約４５ｎｍ付近の位置にある。第３図から明らかな
様に、拡散抵抗層の厚みは約７００人である。又その不
純物濃度プロファイルは極めて急峻となっている事がわ
かる。

第４図は、本発明の要部をなす清浄化工程、吸着工程及
び拡散工程の一連の処理を行なう為の製造装置のブロッ
ク図である。図示する様に、シリコン基板１は石英製の
真空チャンバ１２の内部中央付近に設置される。基板１
の温度は赤外線ランプ加熱方式あるいは抵抗加熱方式を
用いた加熱系１３により所定の温度に設定される。チャ
ンバ１２の内部はターボ分子ポンプを主排気ポンプとし
た複数のポンプから構成される高真空排気系１４を用い
て高真空に排気される。チャンバ１２内部の真空度は圧
力計１５により常時モニタされている。シリコン基板１
の搬送は、チャンバ１２に対してゲートバルブ１６ａを
介して接続されたロード室１７とチャンバ１２との間で
、ゲートバルブ１８ａを開いた状態で搬送機構１８を用
いて行なわれる。なお、ロード室１７は、シリコン基板
１のロード室１７への出入れ時と搬送時を除いて、通常
はゲートバルブ１８ｂを開いた状態でロード室排気系１
９により高真空排気されている。真空チャンバ１２には
ガス導入制御系２０を介してガス供給源２１が接続され
ている。ガス供給源２１は一連の処理に必要な種々のガ
ス例えば水素ガスやジボランガス等を貯蔵している複数
のガスボンベを備えている。ガス供給源２１からチャン
バ１２へ導入されるガスの種類、蒸気圧及び導入時間等
はガス導入制御系２０によりコントロールされる。

この製造装置を用いて、シリコン基板１の清浄化、不純
物吸着膜の形成、不純物拡散の一連の処理が行なわれる
。

第５図は本発明にかかる拡散抵抗素子の製造方法の第二
の実施例を示す製造工程図である。第５図（Ａ）に示す
工程において、シリコン基板５１の表面にまず絶縁膜５
２が形成される。絶縁膜５２をエツチングにより部分的
に除去し素子領域５３を設ける。

続いて、素子領域５３内に下地処理として半導体膜５４
を形成する。この半導体膜５４は例えばシリコンをエピ
タキシャル成長させる事により得られる。本実施例にお
いては、ジクロロシラン（Ｓ　ｉＨ２ＣＤ　２　）を原
料ガスとした分子層エピタキシャル成長法を用いている
。これによって、この実施例では膜厚が１００Å以下の
エビタキシャル成長層からなる半導体膜５４を、基板温
度−８２５℃にて再現性よく設けている。エピタキシャ
ル成長層を形成する方法としては、これ以外に例えば分
子線エピタキシャル成長法や化学気相成長法等を用いて
もよい。

第５図（Ｂ）に示す工程において、シリコン半導体膜５
４の表面を清浄化し、ジボランガスを導入して不純物吸
着膜５５を形成する。これら一連の処理は第１図に示す
製造工程と同様である。

最後に第５図（Ｃ）に示す工程において、基板５１を加
熱し不純物吸着膜５５に含まれる不純物ボロンを下地の
半導体膜５４に拡散させ拡散抵抗層５６を形成する。

第６図は第５図に示す各工程に対応した実際のプロセス
のシーケンスチャートであり、横軸は時間を示し縦軸は
基板温度を示している。第５図に示す一連の工程は第４
図に示す拡散抵抗素子の製造装置を用い第６図に示すプ
ロセスシーケンスチャートに従って行なわれる。第６図
に示す様に、基板を真空チャンバに設置した後基板温度
を８５０℃にまで昇温させ且つ基板温度を設定値に安定
化させる。その後チャンバに水素ガスを導入して清浄化
処理を行ないシリコン基板の活性面を露出させる。次に
基板温度を８５０℃から８２５℃に下げシリコン半導体
膜のエピタキシャル成長を行なう。これはチャンバ内に
ジクロロシランガスを導入して約１５分間行なう。この
結果約１００人のシリコンエピタキシャル成長層が形成
される。次に基板温度を８２５℃に保ったままチャンバ
内にジボランガスを導入し不純物吸着膜を形成する。最
後に基板温度を８２５℃に保った状態で５分間程度アニ
ールを行ない不純物ボロンをエピタキシャル成長層内に
拡散し拡散抵抗層を得る。その後基板温度を常温まで下
げ基板をチャンバから取出す。

第７図は拡散抵抗層のシート抵抗値とアニール時間の関
係を示す図である。第７図において、実線は不純物吸着
膜形成後、その上にシリコンエピタキシャル成長層を形
成した場合を示し、破線はシリコンエピタキシャル成長
層を形成しない場合を示す。図から明らかな様に、不純
物吸着膜形成後、その上にシリコンエピタキシャル成長
層を形成した場合には拡散抵抗層のシート抵抗値はアニ
ール時間に殆んど依存せず一定である事がわかる。これ
に対して不純物吸着膜をシリコン基板の活性面に吸着さ
せただけで、その上にシリコンエピタキシャル成長層は
形成しない場合には、得られた拡散抵抗層のシート抵抗
値はアニール時間に大きく依存する。従って、不純物吸
着膜を形成後、その上にシリコンエピタキシャル成長層
を形成する事により拡散抵抗層のシート抵抗値をより低
く、且つ安定化する事が可能となる。

第８図は本発明にかかる拡散抵抗素子の第三の実施例を
示す製造工程図である。

第８図（Ａ）に示す工程において、シリコン基板８１の
表面に選択的に絶縁膜８２を形成し素子領域を設ける。

この素子領域に対して、シリコンエピタキシャル成長層
８３及びボロン吸着膜８４を交互に堆積させる。

第８図（Ｂ）に示す工程において、基板Ｂ１のアニール
を行ない、吸着膜８４に含まれる不純物ボロンを上下に
介在しているシリコンエピタキシャル成長層８３に拡散
させる。その結果、素子領域内に所定の厚みを有する拡
散抵抗層８５が形成される。

この様に不純物吸着膜及びエピタキシャル成長膜を交互
に重ねて堆積する事により所望の厚みを有する拡散抵抗
層を得る事ができるのである。

以上の実施例においてはシリコン半導体層に対してＰ型
の不純物ボロンを拡散する為にジボランガスを用いた。

しかしながら、Ｐ型の不純物を拡散する為には、ジボラ
ンガス以外に例えばトリメチルガリウム（ＴＭＧ）　、
三塩化ホウ素（ＢＣｌ２）等に代表される■族元素の気
体化合物を用いる事ができる。同様にシリコン半導体層
に対してＮ型の不純物を拡散させる場合には、アルシン
（ＡａＨ）、三塩化リン（Ｐ（Ｊ）３）、五塩化アンチ
モン（Ｓｂ０ｇ５）、ホスフィン（ＰＨ３）等の気体化
合物を利用する事ができる。

上述した実施例においては、典型例として、表面清浄化
処理において基板温度を８５０℃に設定し、不純物吸着
膜形成処理において基板温度を８２５℃に設定し、エピ
タキシャル成長処理において基板温度を８２５℃に設定
した。しかしながら発明者のこれまでの研究において、
表面清浄化処理の為の基板温度としては、バックグラン
ド圧力及び雰囲気ガスとの関連を含めて、８００℃ない
し１２００℃の範囲が好ましい事がわかった。又不純物
吸着膜の形成の為の基板温度としては、４００℃ないし
９５０℃の範囲が好ましい。さらにエピタキシャル成長
処理の為の基板温度としては８００℃ないし１２００℃
の範囲が好ましい。又、不純物吸着膜形成後の不純物の
活性化を、ランプアニール又はラピッド・サーマル・ア
ニールによって行なえば、拡散抵抗層をより薄く形成す
ることができる。

〔発明の効果〕

上述した様に、本発明によれば、半導体基板の表面を清
浄化し活性面を露出させた後、この露出面に対して不純
物吸着膜を形成し、その後アニルを行なう事により所望
の拡散抵抗層を得る様にしている為、拡散された不純物
の深さ方向における濃度プロファイルが極めて急峻であ
り、拡散層と基板の界面に空乏層が形成される事を有効
に抑制し拡散抵抗層の抵抗値の電圧依存性を小さくでき
るという効果がある。又半導体基板の活性面に供給され
る不純物ガスの蒸気圧力や供給時間を制御する事により
所望の量の不純物吸着膜が堆積できその結果拡散抵抗層
のシート抵抗値を自由に設定する事ができるという効果
がある。

【図面の簡単な説明】

第１図は拡散抵抗素子の製造工程図、第２図は拡散抵抗
層のシート抵抗と不純物ガス導入量との関係を示すグラ
フ、第３図は拡散抵抗層の深さ方向における濃度プロフ
ァイル、第４図は拡散抵抗素子の製造装置のブロック図
、第５図は拡散抵抗素子の製造工程図、第６図は拡散抵
抗素子のプロセスシーケンスチャート、第７図は拡散抵
抗層のシート抵抗値とアニール時間との関係を示すグラ
フ、及び第８図は拡散抵抗素子の製造工程図である。 １・・・半導体基板　　　　　２・・・絶縁膜３・・・
素子領域　　　　　　４・・・自然酸化膜５・・・不純
物吸着膜 ７・・・電　極 ６・・・拡散抵抗層

Claims (1)

1. 【特許請求の範囲】 １、半導体基板の表面に絶縁膜を形成した後その一部を
   除去し素子領域を規定する第一工程と、素子領域表面を
   清浄化し半導体活性面を露出する第二工程と、 半導体基板に不純物成分を有する気体を供給し選択的に
   素子領域に不純物吸着膜を形成する第三工程と、 該不純物吸着膜を拡散源とする不純物の固相拡散及び活
   性化を行ない素子領域に拡散抵抗層を形成する第四工程
   と、 該拡散抵抗層に対して一対の電極を接続する第五工程と
   からなる拡散抵抗素子の製造方法。 ２、第三工程は、シリコンからなる半導体基板に対して
   不純物成分ボロンを含む気体ジボランを供給し素子領域
   に不純物ボロンを含む吸着膜を形成する工程である請求
   項１に記載の製造方法。 ３、吸着膜の上面及び下面の一方にシリコン半導体膜を
   配置する追加工程を含む請求項２に記載の製造方法。 ４、第三工程と該追加工程を繰り返し行ない素子領域に
   不純物吸着膜とシリコン半導体膜の積層を形成する請求
   項３に記載の製造方法。 ５、該追加工程は、シリコン半導体膜をエピタキシャル
   成長する工程である請求項３に記載の製造方法。