JPH03171231A - マイクロコンピュータシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） この発明はマイクロコンピュータシステムに関する。

（従来の技術） 近年半導体技術の進歩によりマイクロプロセッサ、メモ
リＬＳ　Ｉ，周辺制御用ＬＳＩが非常に安価に供給され
るようになり、これらを適宜組合わせるだけで比較的高
性能なパーソナルコンピュータが構築できるようになっ
た。また、ソフトウェアの分野においてもこの種パーソ
ナルコンピュータにおいてはシングルタスク、シングル
ユーザのものから、マルチタスク、マルチューザのもの
で標準ＯＳが使用され、ソフトウエア財産のｈ゛効利用
がはかれるようになっている。

このように汎用マイクロプロセッサが開発され、ＯＳの
普及や特定のコンピュータシステムが多数のユーザに支
持されたことにより、そのシステム上で動作するアプリ
ケーションソフトウェアが多数作られるようになり、標
準的なものになってきている。一方、他のメーカーでは
、このソフトウェア資産を有効に活用するため、ハード
ウェアに互換機能を持ったマイクロコンピュータシステ
ムの開発が行われている。

（発明が解決しようとする課題） 上述した背景にあってはプログラムを独自に開発しても
同一のマイクロプロセッサを使用するため、同機能のプ
ログラムを開発した場合、オリジナルと類似したものが
でき、また、一方では第三者によって簡単にプログラム
内容が解読されてしまうといった欠点を有していた。

本発明は上述した事情に鑑みてなされたものであり、マ
イクロプロセッサに複数の命令セットを持たせ、命令フ
ェッチアドレスにより、選択的に違った命令セットを使
うことにより、既存ソフトウエアの互換性と、プログラ
ムの機密保持を行うことのできる、マイクロコンビュー
タシステムを提供することを目的とする。

［発明の構或］ （課題を鯉決するための手段） 本発明は、少なくとも２ｆ４類の命令セットを有し、命
令フェッチ時、有効とすべき命令セットをフラグにより
知り、命令を醒読してプログラムを実行することを特徴
とする。このため、プロセッサの命令を保持するバッフ
ァと、バッファに付加する複数の命令セットの中から１
つを選択するフラグメモリと、フラグにより複数の命令
セットの中から１つを選択し命令を解読する命令デコー
ダと、そのアドレスをデコードし上記フラグを制御する
アドレスデコーダと、命令デコーダにより選択される第
１の命令セットで動作する第１のプログラムメモリと、
命令デコーダにより選択される第２の命令セットで動作
する第２のプログラムメモリが必要とされる。

（作　用） 上述した構或に・て、命令セットを選択するためのフラ
グを持ち、アドレスデコードした領域によりフラグを制
御することにより複数の命令セツトの中から１つの命令
セットを選び解読実行する。

このことにより、既存ソフトウェアとの互換性を保ちつ
つ、プログラムの機密保持と性能の向上を実現する。既
イｊのアプリケーションプログラムとは互換性を保ちつ
つ、ＢＩＯＳ等のプログラムは独自の命令セットを使う
ことにより開発が行え機密保持ができる他、そのシステ
ムに合った効率の良い命令を定義することにより、ＢＩ
ＯＳプログラムの性能を上げることができる等の効果が
得られる。

（実施例） 以下、図面を使用して本発明実施例について詳細に説明
する。第１図は本発明の実施例を示すブロック図である
。図において、符号１はマイクロプロセッサであり、２
種類以上の命令セットを持つ。符号２はデコーダであり
、アドレスをデコードしプログラムの領域を区別する。

符号３はメモリであり、プログラムを格納する。符号４
はアドレス制御部であり、命令フェッチアドレスの生成
と、メモリ領域によって命令セットの選択を行うためフ
ラグ５を制御する。符号５は命令ブリフェッチバッファ
であり、メモリから読んだ命令に命令セットの選択ビッ
トを付加した構造を持つバッファである。符号６は命令
解読部であり、命令セット選択ビット５により、命令デ
コードの方法を切り換える機能を持つ。

以下、本発明実施例の動作について詳細に説明する。ま
ず、プロセッサ１は命令を読み込むために命令ポインタ
によりアドレスを生或する。アドレスデコーダ２は、プ
ロセッサ１のアドレスがどのメモリまたは入出力を選択
しているのかをデコードする。

以後の動作をアプリケーシ日ンの場合とパーソナルコン
ピュータで用いられる基本人出力制御システム（Ｂ　Ｉ
　ＯＳ）を例示して説明する。アプリケーションの命令
フェッチの場合、アドレスデコーダ２は通常ＲＡＭを選
択し、その情報がアドレス制御部４に伝えられる。ＲＡ
Ｍより読み出された命令はブリフェッチバッファ５に保
持され、同時にフラグもその命令に合った汎用的な命令
セヴトが選択するように設定される。命令躬読部６はフ
ラグ５を参照し、汎用的な命令セットにより命令がｊ１
ｑ読される。このようにアプリケーションは既存の汎用
的な命令セットで実行させることができる。

ＢＩＯＳプログラムを実行している場合は、アドレステ
コーダ２はメモリ３を選択し、そのデコード情報はアド
レス制御部４に伝えられる。

ＢＩＯＳメモリの命令は、ブリフェッチバッファ５に保
持され、同時にフラグは独自に開発した別の命令セット
を選択するように設定される。命令解読部６はフラグを
参照し、独自の命令セットによりＢＩＯＳプログラムを
文行する。必要に応じて効率の良い命令を作ることによ
り、ＢＩＯＳの性能を上げることが可能になる。

従来では異なった複数のプロセッサを搭載して実現して
いたマルチパーソナリティシステムにおいても、上記し
たような本発明の実施例に従えば１つのプロセッサで同
機能を実現することができる。

［発明の効果コ 以上説明のように本発明によれば、複数の命令セットを
有し命令フェッチ時有効こすべき命令セットをフラグに
よって知り、命令を鯉読してプログラムを実行すること
により、既存ソフトウエアの互換維持と、機密保１ｊが
可能となる。このように、既存のアプリケーションプロ
グラムとは互換性を持ちつつ、ＢＩＯＳ等のプログラム
は独白の命令セットを使うことにより開発が行え機密保
持ができる他、そのシステムに合った効率の良い命令を
定義することにより、ＢＩＯＳプログラムの性能を上げ
ることができる。

【図面の簡単な説明】

第１図は本発明の火施例を示すブロック図である。 １・・・マイクロプロセッサ、２・・・アドレスデコー
ダ、３・・・メモリ、４・・・アドレス制御部、５・・
・命令ブリフェッチバッファ、６・・・命令解読部。

Claims (2)

【特許請求の範囲】
1. （１）少なくとも２種類の命令セットを有し、命令フェ
   ッチ時、有効とすべき命令セットをフラグにより知り、
   命令を解読してプログラムを実行することを特徴とする
   マイクロコンピュータシステム。
2. （２）プロセッサの命令を保持するバッファと、バッフ
   ァに付加する複数の命令セットの中から１つを選択する
   フラグメモリと、フラグにより複数の命令セットの中か
   ら１つを選択し命令を解読する命令デコーダと、そのア
   ドレスをデコードし上記フラグを制御するアドレスデコ
   ーダと、命令デコーダにより選択される第１の命令セッ
   トで動作する第１のプログラムメモリと、命令デコーダ
   により選択される第２の命令セットで動作する第２のプ
   ログラムメモリとを具備することを特徴とする請求項（
   １）記載のマイクロコンピュータシステム。