JPH03162010A - 静電誘導形トランジスタのゲート駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ａ．産業上の利用分野 本発明は、静電誘導形トランジスタを高速度で駆動する
ためのゲート駆動回路に関する．ｂ．従来の技術 静電誘導形トランジスタは電界効果トランジスタの一種
であり、ソースおよびドレインと呼ばれる電極間に設け
られた半導体層（チャネル）中を流れる多数キャリャの
量、所謂ドレイン電流を、ゲートと呼ばれる第３の電極
に加えられる電圧で制御する半導体素子である。特に、
この種のトランジスタのドレイン電流はドレイン・ソー
ス間電圧に対し非飽和形であり、ゲートからの電圧で駆
動制御すると３極管特性を示す。

従来、この種の静電誘導形トランジスタを高速度で駆動
する方法として、例えば第５図に示すような駆動回路が
あった．（例えば、東北金属工業株式会社発行の「静電
誘導形トランジスタハンドブック」Ｖｏｌ．０５．　Ｐ
３５に掲載）同図において、Ｑ，は静電誘導形トランジ
スタ、Ｅ１はその直流電源、Ｒ．は負荷、ｌは該トラン
ジスタＱ．の駆動回路である。駆動回路ｌのトランジス
タＱ２および抵抗器Ｒ，は、エミ・７タフロワ回路を構
戒するスイッチングトランジスタ（ｈ，Ｑ４を駆動する
ための回路であり、パルス発生器ＰＧからの高速パルス
信号を抵抗器Ｒ．を介して、前記トランジスタＱ２のヘ
ース側に人力している。ここで、＋Ｖ６，−Ｖ，は駆動
回路１の直流ｔ源である。

一般に静電誘導形トランジスタ０１を電力用スイソチン
グ素子として使用する場合、駆動回路ｌと該トランジス
タＱ１とは、第６図のようにケーブル（図では同軸ケー
ブル）２で接続している。

Ｃ．　発明が解決しようとする課題 前記の接続のためのケーブル２は短い方がよいが、静電
誘導形トランジスタＱ１を複数個接続するときや、並列
使用するときなどには、どうしてもある長さのケーブル
２が必要になってくる。

しかしながら、第６図のようにある長さのケーブル２を
使用して、静電誘導形トランジスタＱ，を高速度でスイ
ッチングさせるとき、該トランジスタＱ１のゲート・ソ
ース電圧ＶＣＳは、第７図に示す実線のように変化する
。同図の波形で問題となるのは、パルス発生器ｐｃの出
力パルス信号の立下り時における前記静電誘導形トラン
ジスタＱ，のゲート・ソース電圧ＶＣ，Ｓの変化のうち
■と■に示す部分の変化であり、■の部分の電圧の絶対
値が大きいと、該トランジスタＱ１のゲート・ソース電
圧ＶＣＳの絶対最大定格値を超えてしまい、該トランジ
スタＱ．を破損する。他方、■の部分の電圧が大きくな
ると、該静電誘導形トランジスタＱ，を誤動作させてし
まい、特に該トランジスタ０１を複数使用したブリッジ
型インバータの場合、該トランジスタが同時にＯＮとな
って短絡電流が流れ、焼損してしまうという問題があっ
た。

従って、前記静電誘導形トランジスタを更に高速度に駆
動することは、第３図に示す■の部分の電圧の絶対値を
大きくすると共に、■の部分の電圧を高くしてしまい、
高速度化が困難になるという問題があった。

本発明はかかる点に鑑みなされたもので、その目的は前
記問題点を解消し、高速度で駆動しても、静電Ｓｉ　Ｉ
形トランジスタを破損または焼損することなく、安定に
駆動できる前記トランジスタのゲート駆動回路を提供す
ることにある。

ｄ．課題を解決するための手段 前記目的を達或するための本発明の構戒は、高速度で駆
動される静電誘導形トランジスタのゲート駆動回路にお
いて、次の（１）および（２）のとおりである。

（１）前記静電誘導形トランジスタのゲート側に、ダイ
オードを介して負のバイアス電圧を印加し、駆動信号の
一部をクランプして、該トランジスタの高速度駆動を可
能にしたことを特徴とする。

（２）前記静電誘導形トランジスタのゲート，ソース間
に、ダイオードとコンデンサとの直列回路を挿入し、該
コンデンサの両端に駆動回路の電源を接続することによ
り駆動信号の一部をクランプして、該トランジスタの高
速度駆動を可能にしたことを特徴とする。

ｅ．　作用 前記のように構或された静電誘導形トランジスタのゲー
ト駆動回路は、該トランジスタのゲート側に、ダイオー
ドを介して駆動回路の電源電圧の一部または全部を印加
して、駆動信号の一部をクランプ、すなわち駆動信号の
一部を所定の電圧レベルに保持する。これにより、畠亥
トランジスタのゲート・ソース電圧ＶａＳの変化は第７
図の■の点線で示されるようになって、静電誘導形トラ
ンジスタのゲート・ソース電圧は安定化され、該トラン
ジスタの高速度の駆動が可能になる。

ｆ．実施例 以下、図面に基づいて本発明の好適な実施例を例示的に
詳しく説明する。

第１図は本発明の一実施例を示す静電誘導形トランジス
タのゲート駆動回路の主要回路図である。図において、
静電誘導形トランジスタロ．のゲート，ソース間に、ダ
イオードＤ．とコンデンサＣ１との直列回路（所謂、ク
ランプ回路）を接続すると共に、スイッチングトランジ
スタＱ．，　Ｑ．の接続点と、前記静電誘導形トランジ
スタＱ１のゲートとの間、および駆動回路１の直流電源
−■，の負側と、前記ダイオードＤ，、コンデンサＣ１
の接続点との間を、それぞれ同軸ケーブル２．３を介し
て接続する。なお同図において、？５図と同一の部材に
は同一の符号を付して、その説明を省略する。

ところで、動作の説明に先立って、前記静電誘導形トラ
ンジスタＱ１の入力等価回路を説明する。第２図（Ａ）
は該トランジスタＱ，の記号図、第２図（Ｂ）はその等
価回路であり、Ｇはゲート，Ｓはソース．Ｄはドレイン
，Ｃ，，はゲート・ソース間の静電容量ｃｏはゲート・
ドレイン間の静電容量、ＤＬは該トランジスタＱ１の等
価内蔵ダイオードである．こうすると、該トランジスタ
Ｑ，の人力静電容量Ｃｉｎは、通電時の場合、次式で表
わされる。

Ｃ＋−＝Ｃｃｓ　＋　（　Ｉ　　Ａｖ）ＸＣｃｏここで
、＾９は該静電誘導形トランジスタＱ，の電圧増幅利得
である．上式において、（　１　−ＡＶ）　ＸＣＧＤは
、所謂ミラー効果といわれている成分で相当大きな値と
なる。

そこで、第１図の同軸ケーブル２．３を含めた電気的等
価回路をみると、第３図のようになる。図中、ＳＷＩ　
はスイッチングトランジスタ０■０，のスイノチング素
子、ＬＩ＋　ｔ．，は同輔ケーブル２．３のインダクタ
ンスである。

第３図において、今、スイッチング素子紳．が駆動回路
ｌの直流電源＋ｖＧに接続されると、インダクタンスＬ
１を通して人力静電容ｉｔ　ｃ　．−が正の電圧に充電
され、静電誘導形トランジスタＱ，をＯＮさせる。入力
容ｆＪＣｉ．の電圧が上昇して、内蔵ダイオードＤ，の
順方向動作電圧に達すると、ダイオードＤ，を通して電
流が流れ、人力容量Ｃｉ＋＋の電圧はクランプされる。

次に、スイッチング素子Ｓ−１　が直流電源一ＶＧに接
続されると、人力容量Ｃｉ＋＋に充電された電荷は、イ
ンダクタンスし，を通して放電され、ゲート・ソース電
圧ＶＧＳを負電圧にして、静電誘導形トランジスタｇ１
をＯＦＦさせる。入力容量Ｃｉ＋ｎの電圧が電源一ＶＧ
の電圧まで達すると、ゲート・ソース電圧ＶＧＳはダイ
オードＤ，により同電圧でクランプされ、電Ｒ　　ｖｃ
の電圧以下には下らない。ここで、コンデンサＣＩは常
に電源−Ｖ，の電圧に充電されており、かつゲート・ソ
ース電圧Ｖ。をダイオードＤ，でクランプしたとき、流
れる瞬時電流を流すためのバイパスコンデンサの動作を
行なう。

？来のゲート駆動回路には、ダイオードＤ１とコンデン
サＣＩとからなるクランプ回路がないため、スイッチン
グ素子ＳＷ．が電源一Ｖ，に接続されたとき、入力容３
１ｃｉ，に充電された電荷は、インダクタンスし■入力
容量Ｃｉｎの時定数による振動を起こして流れ、ゲート
・ソース電圧ν，Ｓは電源一ν。の電圧以下になり、と
きには静電誘導形トランジスタロ．のゲート・ソース電
圧ＶＧＳの許容電圧を超えて、遂には該トランジスタＱ
１を破損するに至る。

しかしながら、本実施例の第３図の回路によれば、前記
ゲート・ソース電圧ＶＣＳは電源一ｖ６の電圧以下には
下らない。また、入力容量Ｃｉｎの放電時に振動も発生
しない。コンデンサＣ１は、常に電源−ＶＣの電圧に充
電されているので、スイッチング素子ＳＷ＋が電源−ｖ
６に接続されたとき、インダクタンスＬ２，ダイオード
ＤＩ＋　　インダクタンスＬ＋，　　スイッチング素子
ＳＷ，の回路には電流が流れない。このため、スイッチ
ング素子ＳＷ，には負担をかけることはない。

第４図は本発明の他の実施例を示し、フルブリッジ型高
周波インバータに使用される静電誘導形トランジスタの
ゲート駆動回路の主要回路図である。同図において、Ｑ
．．　Ｑ．，　Ｑ．，　Ｑ．は静電誘導形トランジスタ
で、各トランジスタには同トランジスタＱ６に示される
ように、そのゲート，ソース間にダイオードＤ２とコン
デンサＣｔとからなる同一のクランブ回路がそれぞれ使
用されており、駆動回路１と前記トランジスタＱ＆ｔ　
−・一Ｑ，のゲート間はケーブル４によって接続されて
いる。

本実施例の動作は前記実施例と同様であり、ケーブル接
続を必要とするような本実施例において、下記の利点が
あることがわかった。

（１）ケーブルを使用して高速パルス駆動ができるので
、静電誘導形トランジスタを複数個並列に接続すること
ができる。このため、大容量のインバータを製作するこ
とが可能である。

（２）静電誘導形トランジスタを破損することなく、高
速パルス駆動ができるので、信頼性が向上し、しかもス
イッチング損失を少なくすることができる．このため、
高効率のインバータを製作することができる。

（３）スイッチング速度を早くできるので、より高い周
波数のインバータを製作できる．本出願人において、Ｉ
　ＭＨｚ帯のインバータの製作が可能になった．（４）
駆動回路は、スイッチング時の充放電電流のみを流せば
よいので、該駆動回路の消費電力が少なくて済む。

なお、本発明の技術は前記実施例における技術に限定さ
れるものではなく、同様な機能を果す他の態様の手段に
よってもよく、また本発明の技術は前記構戒の範囲内に
おいて種々の変更、付加が可能である． ｇ．　発明の効果 以上の説明から明らかなように、本発明のゲート駆動回
路によれば、静電誘導形トランジスタのゲート側に、ダ
イオードを介してバイアス電圧を印加し、または、静電
誘導形トランジスタのゲート　ソース間に、ダイオード
とコンデンサとの直列回路を挿入し、該コンデンサの両
端に駆動回路の電源を接続することにより、駆動信号の
一部をクランプしたので、高速度で駆動しても、前記静
１ｔ誘導形トランジスタを破損または焼損させることな
く、安定して駆動することができる。

【図面の簡単な説明】

第１図は本発明の静電誘導形トランジスタのゲート駆動
回路の一実施例を示す主要回路図、第２図（＾〉は同ト
ランジスタの記号図、第２図（Ｂ）は同トランジスタの
等価回路図、第３図は第１図の等価回路図、第４図は本
発明の他の実施例を示すフルブリッジ型高周波インバー
タに使用される静電誘導形トランジスタのゲート駆動回
路の主要回路図、第５図は従来の静電誘導形トランジス
タの駆動回路図、第６図は第５図の従来より実用化され
ている駆動回路図、第７図は、第６図におけるパルス発
生器からのパルス信号に対しての静電誘導形トランジス
タのゲート・ソース電圧波形図である。 １・・・駆動回路、　　　　　Ｃ．，　Ｃ１・・コンデ
ンサ、Ｄ，，　　Ｄ１・・ダイオード、 Ｑ，，　Ｑ．〜Ｑ，・・・静電誘導形トランジスタ、Ｅ
．，　Ｅｔ，　＋Ｖ．　，−ν６・・・直流電源。 Ｍ 図面の浄書 （Ａ） （Ｂ） ０ ｌＫ什の表示 平或ｌ年特許願第３０１４４１号 発明の名称 静電誘導形トランジスタのゲート駆動回路補正をする者 事件との関係 名称　　電気

Claims (1)

1. 【特許請求の範囲】 １）高速度で駆動される静電誘導形トランジスタのゲー
   ト駆動回路において、 前記静電誘導形トランジスタのゲート側に、ダイオード
   を介して負のバイアス電圧を印加し、駆動信号の一部を
   クランプして、該トランジスタの高速度駆動を可能にし
   たことを特徴とする静電誘導形トランジスタのゲート駆
   動回路。 ２）高速度で駆動される静電誘導形トランジスタのゲー
   ト駆動回路において、 前記静電誘導形トランジスタのゲート、ソース間に、ダ
   イオードとコンデンサとの直列回路を挿入し、該コンデ
   ンサの両端に駆動回路の電源を接続することにより駆動
   信号の一部をクランプして、該トランジスタの高速度駆
   動を可能にしたことを特徴とする静電誘導形トランジス
   タのゲート駆動回路。