JPH03161922A - 異種基板上への３―５族化合物半導体のヘテロエピタキシャル成長法 - Google Patents
異種基板上への３―５族化合物半導体のヘテロエピタキシャル成長法Info
- Publication number
- JPH03161922A JPH03161922A JP30270289A JP30270289A JPH03161922A JP H03161922 A JPH03161922 A JP H03161922A JP 30270289 A JP30270289 A JP 30270289A JP 30270289 A JP30270289 A JP 30270289A JP H03161922 A JPH03161922 A JP H03161922A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- compound semiconductor
- dislocation
- growth
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はｌｌ［−Ｖ族化合物半導体のＳｉ基板等の異種
基板上へのへテロエピタキシャル或長法に関する。
基板上へのへテロエピタキシャル或長法に関する。
異柿基板ＬへのＩｎ−Ｖ族化合物半導体の成長は、太陽
電池、光電子集積素子等の応用をめさして広く研究され
ている。その内、基板としてもつとも広く用いられてい
るＳｉ基板と■−■族化合物半導体との間には、例えば
ＧａＡｓにおいては４％、ＩｎＰにおいては８％の格子
不整合が存在する為に直接これらをＳｉ基板上にエビタ
キシャル或長させることは出来ない。また、熱膨張係数
の差により、反りやクラックが入るという問題もある。
電池、光電子集積素子等の応用をめさして広く研究され
ている。その内、基板としてもつとも広く用いられてい
るＳｉ基板と■−■族化合物半導体との間には、例えば
ＧａＡｓにおいては４％、ＩｎＰにおいては８％の格子
不整合が存在する為に直接これらをＳｉ基板上にエビタ
キシャル或長させることは出来ない。また、熱膨張係数
の差により、反りやクラックが入るという問題もある。
これらの問題点を解決するために一般に挿々のバッファ
崩を導入することか行われている。例えＩｆ、ＧａＡｓ
／Ｓｉにおいては、或長温度よりも低温で戒長させたＧ
ａＡｓ （ジャパニーズ ジャーナル オブアプライド
フィジックス ２４巻 ８４３ページ ］− ９ ８
４年〉、歪超格子（アブライド フィジックス レタ
− ４８巻 １２２３ページ１９８６年）等がバッファ
層として用いられている。また、熱ザイクルアニール（
アプライドフイジックス レタ− ５０巻 ３１ページ
１９８７年）による転位低減効果も報告されている。一
方、Ｓｉ上のＧａＡｓ成長に於てＧａＡｓ中に不純物Ｓ
ｉを４ Ｘ ］． Ｏ ”ｃｍ−’ドーピングすること
によりアンドーブＧａＡｓに比べて約１桁転位密度が低
減することが報告されている。これは不純物添加による
転位のピンニングによるものであろうとされている。
崩を導入することか行われている。例えＩｆ、ＧａＡｓ
／Ｓｉにおいては、或長温度よりも低温で戒長させたＧ
ａＡｓ （ジャパニーズ ジャーナル オブアプライド
フィジックス ２４巻 ８４３ページ ］− ９ ８
４年〉、歪超格子（アブライド フィジックス レタ
− ４８巻 １２２３ページ１９８６年）等がバッファ
層として用いられている。また、熱ザイクルアニール（
アプライドフイジックス レタ− ５０巻 ３１ページ
１９８７年）による転位低減効果も報告されている。一
方、Ｓｉ上のＧａＡｓ成長に於てＧａＡｓ中に不純物Ｓ
ｉを４ Ｘ ］． Ｏ ”ｃｍ−’ドーピングすること
によりアンドーブＧａＡｓに比べて約１桁転位密度が低
減することが報告されている。これは不純物添加による
転位のピンニングによるものであろうとされている。
しかしながら、いずれの方法においても依然として■−
Ｖ族化合物半導体戒長層中には１０６ｃ１３を越える毛
密度の残留貫通転位が存在する。
Ｖ族化合物半導体戒長層中には１０６ｃ１３を越える毛
密度の残留貫通転位が存在する。
本発明は異穐基板上に転位に少ないＩ［Ｉ−Ｖ族化合物
半導体をヘテロエビタキシャル或長させる方法を提供す
ることを目的とする。
半導体をヘテロエビタキシャル或長させる方法を提供す
ることを目的とする。
本発明のへテロエビタキシャル戒長法は、■−■族化合
物半導体或長層を当該成長層以外の異種基板上にヘテロ
エビタキシャル戒長させる方法に於で、遷移金属をその
固溶度以上にドーピンクした■一Ｖ族化合物半導体を少
くとも含んでいるバッファ層を形或する工程を少くとも
有ずることを特徴とする構成になっている。
物半導体或長層を当該成長層以外の異種基板上にヘテロ
エビタキシャル戒長させる方法に於で、遷移金属をその
固溶度以上にドーピンクした■一Ｖ族化合物半導体を少
くとも含んでいるバッファ層を形或する工程を少くとも
有ずることを特徴とする構成になっている。
本発明によるヘテロエピタキシャル或長法では、まず遷
移金属を固溶度以上にドーピングした１１１−Ｖ族化合
物半導体バッファ層を基板上に或長させる。ここでは一
例としてクロム（Ｃｒ）を固溶度以上にドーピングした
ＧａＡｓの場合について説明する。この例ではドーパン
トのクロムはＧａサイトに入ったクロヤ原子以外にクロ
ムと砒素の化合物であるＣｒＡｓのプレシビテートとし
てＧａＡｓ中に収り込まれる。このプレシピテートはク
ロムのＧａＡｓへの固溶度以上にクロムをドーピングし
た場合にＧａＡｓ中に導入される。このバッファ層にお
いてＧａＡｓとＳｉ基板との界面で発生した転位はクロ
ム原子によるピンニング効果以外に、プレシピテートの
導入された部分においてもビンニングされる。
移金属を固溶度以上にドーピングした１１１−Ｖ族化合
物半導体バッファ層を基板上に或長させる。ここでは一
例としてクロム（Ｃｒ）を固溶度以上にドーピングした
ＧａＡｓの場合について説明する。この例ではドーパン
トのクロムはＧａサイトに入ったクロヤ原子以外にクロ
ムと砒素の化合物であるＣｒＡｓのプレシビテートとし
てＧａＡｓ中に収り込まれる。このプレシピテートはク
ロムのＧａＡｓへの固溶度以上にクロムをドーピングし
た場合にＧａＡｓ中に導入される。このバッファ層にお
いてＧａＡｓとＳｉ基板との界面で発生した転位はクロ
ム原子によるピンニング効果以外に、プレシピテートの
導入された部分においてもビンニングされる。
このプレシピテートは直径数１０ｎｍ程度の大きさをも
ち、かつプレシピテートによるＧａＡｓ結晶の歪はクロ
ム原子の添加による歪に比べて大きいため転位の低減効
果も大きい。また、プレシビテートの密度は１０１３〜
１０”ｃｍ−３程度であるため０．１μｍ以−Ｌの膜厚
があれば必ず転位にあたることになる。従って、不純物
原子のドーピング効果のみに比べて低転位のＧａＡｓ成
長層が得られる。
ち、かつプレシピテートによるＧａＡｓ結晶の歪はクロ
ム原子の添加による歪に比べて大きいため転位の低減効
果も大きい。また、プレシビテートの密度は１０１３〜
１０”ｃｍ−３程度であるため０．１μｍ以−Ｌの膜厚
があれば必ず転位にあたることになる。従って、不純物
原子のドーピング効果のみに比べて低転位のＧａＡｓ成
長層が得られる。
以下図面を用いて本発明の実施例を説明する。
第一図は本発明の一実施例を説明する戒長層の断面の構
造図である。本実施例では（ ０ １ ］． ＞方向に
２６オフアングルをつけたＳｉ（１００）基板１１上に
アンドーブＧａＡｓバッファ層１２を４． Ｏ Ｏ℃で
１． Ｏ Ｏ ｎ ｍ成長させた後、６００゜Ｃで１．
５分間アニールする。その後６００℃でアンドープＧａ
Ａｓバッファ層１３を１００ｎｍ戒長させ、次にクロム
をＩ Ｘ １ ０ １９ｃｍ−３ドーピングしたＧａＡ
ｓバッファ層１４を１μｍ成長した後、成長温度７００
℃にしてアンドープＧａＡｓ層１５を３μｍ戒長させ５ た。成長はハイドライド気相戒長法を用いて行った。本
実施例によるヘテロエピタキシャル或長法ではクロムを
ドーピングしたＧａＡｓバ・ンファ７１１４により転位
が低減させる効果によりエッチピット密度が５ Ｘ １
０５ｃｍ−ｇという低転位のＧａＡｓ戒長層が得られ
た。
造図である。本実施例では（ ０ １ ］． ＞方向に
２６オフアングルをつけたＳｉ（１００）基板１１上に
アンドーブＧａＡｓバッファ層１２を４． Ｏ Ｏ℃で
１． Ｏ Ｏ ｎ ｍ成長させた後、６００゜Ｃで１．
５分間アニールする。その後６００℃でアンドープＧａ
Ａｓバッファ層１３を１００ｎｍ戒長させ、次にクロム
をＩ Ｘ １ ０ １９ｃｍ−３ドーピングしたＧａＡ
ｓバッファ層１４を１μｍ成長した後、成長温度７００
℃にしてアンドープＧａＡｓ層１５を３μｍ戒長させ５ た。成長はハイドライド気相戒長法を用いて行った。本
実施例によるヘテロエピタキシャル或長法ではクロムを
ドーピングしたＧａＡｓバ・ンファ７１１４により転位
が低減させる効果によりエッチピット密度が５ Ｘ １
０５ｃｍ−ｇという低転位のＧａＡｓ戒長層が得られ
た。
上記実施例ではバッファ層及び成長層にハイドライド気
相戒長法を用いたがクロライド気層或長法、有機金属気
相或長法、分子線エビタキシャル戒長法、ガスソース分
子線エビタキシャル戒長法等、他の成長法を用いても良
い。
相戒長法を用いたがクロライド気層或長法、有機金属気
相或長法、分子線エビタキシャル戒長法、ガスソース分
子線エビタキシャル戒長法等、他の成長法を用いても良
い。
上記実施例ではＳｉ基板上のＧａＡｓの戒長について述
べたが、ＩｎＰの成長にも適用できる。その場合には−
」一記のようにＳｔ基板上にＧａＡｓを戒長じた後、そ
のＧａＡｓ上に鉄をＩｎＰへの固溶度以上にドーピング
したＩｎＰをＧａＡｓとＩｎＰとのバッファ層として挟
み込めば良い。
べたが、ＩｎＰの成長にも適用できる。その場合には−
」一記のようにＳｔ基板上にＧａＡｓを戒長じた後、そ
のＧａＡｓ上に鉄をＩｎＰへの固溶度以上にドーピング
したＩｎＰをＧａＡｓとＩｎＰとのバッファ層として挟
み込めば良い。
上記実施例では熱サイクルアニールは行っていないが、
この手法も組み合わせて用いても勿論良６ い。
この手法も組み合わせて用いても勿論良６ い。
七記実施例では歪超格子バッファ層は用いていないがこ
のバッファ層を同時に用いても勿論良い。
のバッファ層を同時に用いても勿論良い。
ヒ記実施例では遷移金属不純物としてクロムを用いたが
鉄（Ｆｅ）、コバルト（ｃｏ）、チタン（Ｔｉ）、マン
ガン（Ｍｎ）、バナジウム（Ｖ）等を用いても良い。ま
た、以」−の不純物のうち２種類以上の不純物を同Ｈｊ
，にドープしても良い。
鉄（Ｆｅ）、コバルト（ｃｏ）、チタン（Ｔｉ）、マン
ガン（Ｍｎ）、バナジウム（Ｖ）等を用いても良い。ま
た、以」−の不純物のうち２種類以上の不純物を同Ｈｊ
，にドープしても良い。
木発明によるエビタキシャル或長法は固溶度以上の遷移
金属をｍ−Ｖ族化合物半導体にドーピングすることによ
り、格子不整合、熱膨張係数の違いによる転位を不純物
原子及びブリシピテートがピンニングする効果により、
異種基板−Ｅに或長した■−Ｖ族化合物半導体において
低転位のものが得られる。
金属をｍ−Ｖ族化合物半導体にドーピングすることによ
り、格子不整合、熱膨張係数の違いによる転位を不純物
原子及びブリシピテートがピンニングする効果により、
異種基板−Ｅに或長した■−Ｖ族化合物半導体において
低転位のものが得られる。
ｌ
第−図は本発明の一実施例であるＳｉ上のＧａＡｓ戒長
層の断面図である。 ］１・・・＜ ０ １ １． ＞方向に２゜オフしたＳ
ｉ （ １ ００）基板、］２・・・低温或長アンドー
プＧａＡｓ層、１３・・・アンドーブＧａＡｓ層、１４
・・クロムドープＧａＡｓ層、１５・・・アンドーブＧ
ａＡｓ戒長層。
層の断面図である。 ］１・・・＜ ０ １ １． ＞方向に２゜オフしたＳ
ｉ （ １ ００）基板、］２・・・低温或長アンドー
プＧａＡｓ層、１３・・・アンドーブＧａＡｓ層、１４
・・クロムドープＧａＡｓ層、１５・・・アンドーブＧ
ａＡｓ戒長層。
Claims (1)
- III−Ｖ族化合物半導体成長層を当該成長層以外の異種
基板上にヘテロエピタキシャル成長させる方法に於て、
遷移金属をその固溶度以上にドーピングしたIII−Ｖ族
化合物半導体を少くとも含んでいるバッファ層を形成す
る工程を少くとも備えていることを特徴とする異種基板
上へのIII−Ｖ族化合物半導体のヘテロエピタキシャル
成長法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30270289A JPH03161922A (ja) | 1989-11-20 | 1989-11-20 | 異種基板上への３―５族化合物半導体のヘテロエピタキシャル成長法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30270289A JPH03161922A (ja) | 1989-11-20 | 1989-11-20 | 異種基板上への３―５族化合物半導体のヘテロエピタキシャル成長法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03161922A true JPH03161922A (ja) | 1991-07-11 |
Family
ID=17912163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30270289A Pending JPH03161922A (ja) | 1989-11-20 | 1989-11-20 | 異種基板上への３―５族化合物半導体のヘテロエピタキシャル成長法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03161922A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996000979A1 (en) * | 1994-06-29 | 1996-01-11 | British Telecommunications Public Limited Company | Preparation of semiconductor substrates |
| US6036769A (en) * | 1994-06-29 | 2000-03-14 | British Telecommunications Public Limited Company | Preparation of semiconductor substrates |
| EP1109208A2 (en) * | 1999-12-14 | 2001-06-20 | Riken | Method for the formation of semiconductor layer |
| JP2003101149A (ja) * | 2001-09-19 | 2003-04-04 | Toshiba Corp | 半導体素子及びその製造方法 |
| KR100438820B1 (ko) * | 2001-03-05 | 2004-07-05 | 삼성코닝 주식회사 | Ιιι-ⅴ족 화합물 반도체 기판의 제조 방법 |
| JP2010199375A (ja) * | 2009-02-26 | 2010-09-09 | Pacific Speed Ltd | 化合物半導体エピタキシャルウェハおよびその製造方法 |
-
1989
- 1989-11-20 JP JP30270289A patent/JPH03161922A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996000979A1 (en) * | 1994-06-29 | 1996-01-11 | British Telecommunications Public Limited Company | Preparation of semiconductor substrates |
| US6036769A (en) * | 1994-06-29 | 2000-03-14 | British Telecommunications Public Limited Company | Preparation of semiconductor substrates |
| CN1092839C (zh) * | 1994-06-29 | 2002-10-16 | 英国电讯公司 | 半导体衬底的制备方法 |
| EP1109208A2 (en) * | 1999-12-14 | 2001-06-20 | Riken | Method for the formation of semiconductor layer |
| US6530991B2 (en) | 1999-12-14 | 2003-03-11 | Riken | Method for the formation of semiconductor layer |
| EP1109208A3 (en) * | 1999-12-14 | 2004-03-31 | Riken | Method for the formation of semiconductor layer |
| KR100438820B1 (ko) * | 2001-03-05 | 2004-07-05 | 삼성코닝 주식회사 | Ιιι-ⅴ족 화합물 반도체 기판의 제조 방법 |
| US6933213B2 (en) | 2001-03-05 | 2005-08-23 | Samsung Corning Co., Ltd. | Method for fabricating group III-V compound semiconductor substrate |
| JP2003101149A (ja) * | 2001-09-19 | 2003-04-04 | Toshiba Corp | 半導体素子及びその製造方法 |
| JP2010199375A (ja) * | 2009-02-26 | 2010-09-09 | Pacific Speed Ltd | 化合物半導体エピタキシャルウェハおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6232138B1 (en) | Relaxed InxGa(1-x)as buffers | |
| JPH0484418A (ja) | 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法 | |
| JPH033364A (ja) | 半導体装置 | |
| JPH03188619A (ja) | 異種基板上への３―５族化合物半導体のヘテロエピタキシャル成長法 | |
| JPH01272108A (ja) | 化合物半導体の成長方法 | |
| Ribas et al. | Device quality In0. 4Ga0. 6As grown on GaAs by molecular beam epitaxy | |
| US6594293B1 (en) | Relaxed InxGa1-xAs layers integrated with Si | |
| JPH03161922A (ja) | 異種基板上への３―５族化合物半導体のヘテロエピタキシャル成長法 | |
| JPH04198095A (ja) | 化合物半導体薄膜成長方法 | |
| JPH0722312A (ja) | 歪半導体膜の製造方法 | |
| JP2000012467A (ja) | ＧａＡｓ層の形成方法 | |
| Noto et al. | Growth of GaAs on Si using AlGaP intermediate layer | |
| JP3107646U (ja) | 化合物半導体エピタキシャルウエハ | |
| JPH0645249A (ja) | ＧａＡｓ層の成長方法 | |
| JPH03253021A (ja) | 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法 | |
| JPH02172899A (ja) | 複合半導体基板 | |
| JPS63186416A (ja) | 化合物半導体基板 | |
| JPH06181174A (ja) | Ｓｉ基板上へのＩＩＩ−Ｖ族化合物半導体のヘテロエピタキシャル成長法 | |
| JPS63102222A (ja) | エピタキシヤル成長方法 | |
| JPH0779087B2 (ja) | ＧａＡｓ（１１１）Ａ面基板の表面処理方法 | |
| JPH02174220A (ja) | 半導体基板の製造方法 | |
| JPH01179788A (ja) | Ｓｉ基板上への３−５族化合物半導体結晶の成長方法 | |
| JPH0774100A (ja) | 半導体装置の製造方法 | |
| JP2599576B2 (ja) | Ｉｉｉ−ｖ族の化合物半導体の二次元薄膜の成長方法 | |
| JPH033363A (ja) | 半導体薄膜の製造方法 |