JPH0316056B2 - - Google Patents

Description

【発明の詳細な説明】

〔産業上の利用分野〕 本発明はデイジタル伝送の分野、更に詳細に説
明すれば、位相ロツク発振器と結合した位相ロツ
ク・クロツク装置に関する。 〔従来技術〕 デイジタル変復調装置（モデム）はしばしば、
複数のターミナルから供給されるデータ・ビツト
の伝送に使用される。一般的な規則として、一定
のターミナルからデータ・ビツトを供給する速度
（rate）は、関係するターミナルの種類によつて
決まる。しかしながら、モデムは、それ自身の特
定の速度で、少なくとも１つのターミナルから受
取つたビツトを伝送するように設計されている。
これらのそれぞれの速度は、タイミング装置、す
なわち、モデムと各ターミナルに結合されている
クロツク装置によつて決まる。 これらのクロツク装置はすべて、伝送されるデ
ータの損失を防ぐように同期されなければならな
いことは明白である。そのため、モデムは通常、
位相ロツク発振器（PLO）が結合されたいわゆ
る内部クロツク装置を備えている。内部クロツク
装置は、モデムに接続されたアクテイブなターミ
ナルの中から所定の方法で選択された１つののタ
ーミナルの、基準クロツクまたは外部クロツク装
置と呼ばれるクロツク装置に同期される。このよ
うに同期された内部クロツク装置によつて供給さ
れた信号は、他のアクテイブなターミナル−その
各々はそれ自身の特定の速度で動作する−を制御
するクロツク信号を生成するのに使われる。 内部クロツク装置の調整をできるだけ迅速に行
なわなければならないことは明白である。システ
ム構成が一定のままである限り、この調整が大き
な問題を生じることはない。しかしながら、この
構成は後になつて変更されることがあり、その場
合、内部クロツク装置は完全に再調整されなけれ
ばならない。 従来のPLOには通常、周波数Ｆの周期的な信
号を分周器に供給する水晶制御発振器、および分
周器の除数の変動を制御する位相比較器が含まれ
ている。この分周器は、可変分周器と呼ばれ、論
理デコーダとそれに続くｎ段の２進カウンタを含
んでおり、その出力の論理レベルを変更する前
に、水晶発振器の制御の下に、Ｎ＝2ⁿ−１までカ
ウントするように設計されている。動作上、論理
デコーダは最初に２進カウンタを“２”（10進値）
にセツトする。換言すれば、２進カウンタは、Ｎ
−１の値に達した後その初期状態に復帰する。従
つて、PLOによつて生成された信号の周波数は
Ｆ／（Ｎ−１）に等しい。外部クロツク信号と、
PLOによつて生成された内部クロツク信号との
位相差に応じて、除数の値は（例々えばＮに）増
加したり、または（例えば、Ｎ−２に）減少した
りしなければならない。これは、２進カウンタを
（除数をＮにする場合）１に、または（除数をＮ
−２にする場合）３になるように強制することに
よつて行なわれ、内部クロツク装置と外部クロツ
ク装置の位相差は迅速に減少させられる。 前記説明から、２進カウンタのカウント周期の
最初でだけ除数変更が可能であることが分る。し
かしながら、制御信号、すなわち位相比較器によ
つて生成されたコマンドは、過渡的な性質のもの
であるので、除数を変更することによつて実行可
能になるまで記憶されていなければならない。ま
た、コマンドが実行された後は、メモリは、通常
の速度に対応する状態、すなわち周波数ＦをＮ−
１によつて分周できる状態に、リセツトされなけ
ればならない。 更に、除数の値の変更を開始するコマンドの、
２進カウンタのカウント周期よりも短かい期間内
での実行は不可能である。 〔発明が解決しようとする問題点〕 本発明の目的は、除数の値の変更によつて調整
を開始するコマンドを、ほぼ即座に、そしてそれ
を記憶する必要なしに実行できる位相ロツク・ク
ロツク装置を提供することである。 更に、詳細に説明すれば、本発明は、位相比較
器からの出力によつて制御され、かつ並列のN′2
進カウント−このカウントはPLOの、N′の所定
の調整に対応する−を実行する高速デコーダと呼
ばれるN′回路からの出力を入力として受取るマ
ルチプレクサを提供することである。 〔問題点を解決するための手段〕 内部クロツク信号を生成し、それを基準信号す
なわち外部クロツク信号と同期させる位相ロツ
ク・クロツク装置に、 制御装置を兼ねた位相比較器、マルチプレク
サ、ｍデコーダ回路、バツフア・レジスタおよび
桁上げ論理回路を設け、 前記位相比較器では、前記内部および外部クロ
ツク信号の位相を比較して調整コマンドと呼ばれ
る制御信号を生成し、 前記マルチプレクサを前記調整コマンドによつ
て制御し、 前記ｍデコーダ回路の出力を前記マルチプレク
サの入力に接続し、 前記バツフア・レジスタを、前記マルチプレク
サの出力に接続するとともに、局所の発振器から
の出力信号によつて制御し、 前記発振器によつて決められた速度で、前記マ
ルチプレクサからの出力信号を、前記ｍデコーダ
回路の入力にフイードバツクできるようにし、 前記桁上げ論理回路を前記バツフア・レジスタ
と前記位相比較器の出力に接続する。 ことによつて、本発明が解決しようとする問題
点は解決される。 〔実施例〕 第２図には従来技術のPLOに組込まれたクロ
ツク装置の概要が示されている。生成することを
希望する内部クロツク周波数をF0とすると、Ｆ
＞＞F0の周波数Ｆの信号が、水晶発振器（Ｑ）
１０によつて供給される。この信号は本明細書で
は高速クロツク信号と呼ばれ、位相比較器からの
出力に応じて除数が調整される可変分周器１２に
供給される。図示のPLOは３つの異なつた除数
のセツテイングのために設けられている。それら
の中で、“普通（Ｎ）”と呼ばれるセツテイング
は、除数を、Ｎ−１にセツトする。他の２つは
“高速(F)”および“低速（Ｓ）”セツテイングと呼
ばれ、それぞれ除数をＮ−２およびＮにセツトす
る。位相比較器１４は内部クロツク信号の位相
と、基準すなわち外部クロツク信号の位相を比較
する。 第３図には、第２図の可変分周器１２の実例が
示されている。可変分周器１２は、８±１によつ
て分周する可変分周器１１、および一定値２０に
よつて分周する、いわゆる固定分周器１３から成
る。 可変分周器１１は、図示のように、可変２進カ
ウンタ１８と、それを制御する論理装置１６を含
む。これは、例えば、９を法（modulo）とする
カウンタであつて、（10進値の）０から８までを
カウントし、８のカウントでその桁上げ出力の論
理レベルを変更する。桁上げ出力によつてカウン
タはその初期状態にリセツトされ、新しいカウン
ト周期を開始する。論理装置１６が受取つたコマ
ンドに応じて、可変２進カウンタ１８は、第４図
に示すように、カウント０，１または２で始まる
カウントを再開する。論理装置１６には、位相比
較器１４が生成したコマンドを、10進０，１また
は２に等しいデイジタル値に変換する手段、およ
び可変２進カウンタ１８が最大カウント１８に達
して０に戻るまで該デイジタル値を記憶する手段
が含まれる。そして可変２進カウンタ１８は記憶
されたデイジタル値にセツトされる。このデイジ
タル値がその初期カウントになる。 このように、従来技術では位相比較器１４が生
成したコマンドを記憶する手段を設けることが必
要であり、また該コマンド自身の即時実行は不可
能である。 実際には、１つのカウント周期の間に可変２進
カウンタ１８を高速化したり低速化することによ
り、位相ロツク・クロツクの調整が行なわれる。
その後、より高速の、またはより低速の動作を要
求する新しいコマンドを可変分周器が受取るま
で、可変２進カウンタ１８は普通のカウントを続
行する。 第１図には、前述の困難を克服するように設計
された本発明の位相ロツク・クロツク装置の概要
図が示されている。 第１図のクロツク装置には、多数の制御線を含
む出力バスＣを備えた、制御装置を兼ねた位相比
較器２０が含まれる。これらの線に出力された
（調整コマンドと呼ばれる）制御信号は、内部ク
ロツク装置が外部クロツク装置に関して高速であ
るか低速であるか（より正確には進んでいるか遅
れているか）を表わす。該信号は、更に２つのク
ロツク装置の間の不一致を定量化することができ
る。 位相比較器２０によつて出力バスＣに現われた
制御信号は、複数のデコーダDEC（０）〜DEC
（ｍ−１）のどれか１つからのデイジタル出力を、
マルチプレクサ２２の出力に向かわせる。これら
のデコーダはそれぞれ、入力として受取るｎビツ
トのデイジタル値ｘを、ｘ、ｘ±１、ｘ±２等の
ようなデイジタル値に変換する。換言すれば、各
デコーダは、その入力に加えられたデイジタル値
に、所定のデイジタル値を加えるか、または前者
から後者を引く。例えば、若し、ｍ＝３ならば、
復号されたデイジタル値はｘ、ｘ＋１、ｘ＋２と
なることがある。マルチプレクサ２２の出力で得
られたデイジタル値は、双安定ラツチ(L)から成る
バツフア・レジスタ３０に記憶される。バツフ
ア・レジスタ３０の内容は、水晶発振器１０（高
速クロツクとも呼ばれる）の周波数Ｆで、デコー
ダDEC（０）〜PEC（ｍ−１）に入力にフイード
バツクされる。 最後に、バツフア・レジスタ３０の出力に配置
された桁上げ論理回路３２も出力信号を供給す
る。この信号は、その周波数が固定分周器１３で
分周された後、位相比較器２０の第２の入力に加
えられる。内部クロツク信号になる。その第１の
入力は外部クロツク信号を受取る。 外部クロツク信号の変化が生じない限り、位相
比較器２０は、その出力が値Ｘ＋１を供給する特
定のデコーダを選択する。そして、デコーダ、マ
ルチプレクサおよびバツフア・レジスタから成る
アセンブリは、n′を法とする１つのカウンタとし
て動作する。n′は例えば９のような、予め決めら
れた値である。 外部クロツク信号の変化が生じるやいなや、位
相比較器／制御装置２０は、修正された位相差に
基づき、適切な修正を与えるマルチプレクサを介
してその出力をゲートするデコーダを選択する。
このような修正の大きさは、こうして制御するこ
とができる。 既に分つているように、位相ロツク・クロツク
装置を実現するのに必要な“可変分周器”は、可
変カウンタによつて実行される。この原則は本発
明の装置の場合に当てはまる。しかしながら、本
発明の装置は更に大きな柔軟性を可変分周器に与
える。 第５図には、９を法とするカウンタ、すなわ
ち、０（２進0000）から８（２進1000）までカウン
トするカウンタの種々の状態の図が示されてい
る。このカウンタは、いつでも、その現在の状態
に留まることも（この場合、論理信号Ｓ＝１）、
すぐ後の状態に行くことも（この場合、Ｎ＝１、）
または１つの状態をスキツプすることも（この場
合、Ｆ＝１）できる。信号Ｎ、Ｆ、Ｓは、位相比
較器２０によつて生成され、出力バスＣに現われ
る信号である。 外部クロツク信号の正方向の変換点が検出され
ない限り（Ｎ＝１およびＦ＝Ｓ＝０の場合）、水
晶発振器１０の各周期はカウンタを１ずつ増加す
る。内部クロツク信号の低い、すなわち０論理レ
ベルと、外部クロツク信号の正方向の変換点との
同時発生が検出されると、位相比較器２０によつ
てカウンタは高速化される（Ｆ＝１になる）。カ
ウンタの１つの状態は各カウント・ステツプでス
キツプされる（この場合、Ｎ＝０、Ｆ＝１、Ｓ＝
０である）。反対に、外部クロツク信号の正方向
の変換点が、内部クロツク信号の高い論理レベル
と同時発生すると、位相比較器２０によつてカウ
ンタは低速化される（Ｎ＝Ｆ＝０、Ｓ＝１）。Ｓ
＝１である限り、カウンタは同じ状態のままであ
る。 このように、条件Ｎ、Ｆ、Ｓは互いに排他的で
ある： Ｎ＋Ｆ＋Ｓ＝１ Ｎ・Ｆ・＋Ｎ・Ｓ＋Ｆ・Ｓ＝０ 動作ｘ→ｘ＋１（Ｎ＝１、Ｆ＝０、Ｓ＝０）を
実行するデコーダDEC(1)は、下記の表と関係式
に従つて動作する。：

【表】 動作ｘ→ｘ＋２（Ｎ＝０、Ｆ＝１、Ｓ＝０）を
実行するデコーダDEC(2)は、下記の表と関係式
に従つて動作する：

【表】

〔発明の効果〕

このように、本発明の装置は、ほぼ即座に調整
できる位相ロツク・クロツクとして動作し、かつ
可変カウンタの周期を変更するための決定を、カ
ウント周期のどの段階においても実行でき、従つ
て、そのためのコマンドを記憶しなくてもよいの
で、特に有利である。また、修正量は、（例えば
３よりも多くの）複数のデコーダを設けることに
より、容易に変更できる。これは内部および外部
クロツク信号の間の位相差によつて、可変分周器
を調整することを可能にする。前述の動作を行な
うには、内部クロツク信号の前縁を検出し、これ
らの前縁と外部クロツク信号の前縁の間の位相差
を測定して前記位相差の符号を決定し、そして位
相差を定量化することにより、所要の修正が予め
決定されている表によつてスキツプ量をセツトす
るだけでよい。

【図面の簡単な説明】

第１図は本発明の装置の概要図、第２図は従来
技術の装置の概要図、第３図は第２図の装置の素
子の１つの実例を示す図、第４図は第３図の装置
の状態の概要図、第５図は本発明の理解を容易に
するための、カウンタの状態の概要図、第６図〜
第８図は本発明で用いられた回路の実施態様を示
す図である。 １０…水晶発振器、１１，１２…可変分周器、
１３…固定分周器、１４…位相比較器、１６…論
理装置、１８…可変２進カウンタ、２０…位相比
較器、２２…マルチプレクサ、３０…バツフア・
レジスタ、３２…桁上げ論理回路、５０…AND
回路、５２…インバータ。

Claims (1)

1. 【特許請求の範囲】 １ 内部クロツク信号を生成し、かつ前記信号
   を、外部クロツク信号と呼ばれる基準信号と同期
   させる位相ロツク・クロツク装置であつて、 前記内部クロツク信号の位相と前記外部クロツ
   ク信号の位相を比較して調整コマンドと呼ばれる
   制御信号を生成する、制御装置を兼ねた位相比較
   器と、 前記調整コマンドによつて制御されたマルチプ
   レクサと、 前記マルチプレクサの入力に接続され、入力デ
   ジタル値に個別のデジタル値を加算または減算し
   たデジタル値出力をそれぞれ供給するｍ個のデコ
   ーダ回路と、 前記マルチプレクサの出力に接続されるととも
   に、局所の発振器からの出力信号によつて制御さ
   れ、前記局所の発振器によつて決められた速度
   で、前記マルチプレクサからの出力信号を、前記
   ｍ個のデコーダ回路の入力に前記入力デジタル値
   としてフイードバツクすることができるバツフ
   ア・レジスタと、 前記バツフア・レジスタと前記位相比較器の出
   力に接続されるとともに、前記内部クロツク信号
   を供給する分周器の入力に接続された桁上げ論理
   回路とを含むことを特徴とする位相ロツク・クロ
   ツク装置。