JPH03159127A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH03159127A JPH03159127A JP29848089A JP29848089A JPH03159127A JP H03159127 A JPH03159127 A JP H03159127A JP 29848089 A JP29848089 A JP 29848089A JP 29848089 A JP29848089 A JP 29848089A JP H03159127 A JPH03159127 A JP H03159127A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor substrate
- wiring
- aluminum alloy
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 19
- 238000001312 dry etching Methods 0.000 claims abstract description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000001301 oxygen Substances 0.000 claims abstract description 14
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 14
- 238000010438 heat treatment Methods 0.000 claims abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 8
- 239000010949 copper Substances 0.000 claims abstract description 8
- 229910052802 copper Inorganic materials 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 6
- 239000010703 silicon Substances 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 2
- VSCWAEJMTAWNJL-UHFFFAOYSA-K aluminium trichloride Chemical compound Cl[Al](Cl)Cl VSCWAEJMTAWNJL-UHFFFAOYSA-K 0.000 abstract description 14
- 238000005260 corrosion Methods 0.000 abstract description 13
- 230000007797 corrosion Effects 0.000 abstract description 13
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 abstract description 9
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 abstract description 9
- 239000000460 chlorine Substances 0.000 abstract description 9
- 229910052801 chlorine Inorganic materials 0.000 abstract description 9
- 229910000041 hydrogen chloride Inorganic materials 0.000 abstract description 9
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 abstract description 9
- 229910000881 Cu alloy Inorganic materials 0.000 description 19
- 239000007789 gas Substances 0.000 description 10
- 239000012298 atmosphere Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 150000001804 chlorine Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000003487 electrochemical reaction Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は銅及びシリコンを添加したアルミニウム配線を
有する半導体装置の製造方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method of manufacturing a semiconductor device having aluminum wiring doped with copper and silicon.
[従来の技術]
近年、半導体集積回路のアルミニウム配線技術において
は、回路の集積化に伴って各種のマイグレーションの発
生が確認されている。このため、このマイグレーション
の発生を抑制するために、微量の銅を添加したアルミニ
ウム合金を使用して半導体集積回路の配線を形成する技
術が提案され、既に、この方法が半導体集積回路の量産
技術に導入されている。しかし、微量のシリコン及び銅
を含有するアルミニウム合金(Af−8i−Cu合金)
は、これを配線に微細加工する上で多くの問題点を有す
る。特に、銅の添加によりアルミニウム合金配線の腐食
が発生しやすくなるという欠点がある。また、この腐食
の発生機構については、依然として不明な点が多い。[Prior Art] In recent years, in aluminum wiring technology for semiconductor integrated circuits, various types of migration have been confirmed to occur as circuits become more integrated. Therefore, in order to suppress the occurrence of this migration, a technology has been proposed in which semiconductor integrated circuit wiring is formed using an aluminum alloy to which a trace amount of copper is added, and this method has already been adopted as a mass production technology for semiconductor integrated circuits. It has been introduced. However, aluminum alloy (Af-8i-Cu alloy) containing trace amounts of silicon and copper
However, there are many problems in microfabrication of this into wiring. In particular, there is a drawback that the addition of copper tends to cause corrosion of aluminum alloy wiring. Furthermore, there are still many unknown points regarding the mechanism by which this corrosion occurs.
次に、0.1乃至0.5重量%のシリコン及び0.1乃
至0,5重量%の銅という少量の添加成分を含有するA
f−8i−Cu合金を半導体集積回路の配線材料に使用
した場合の従来の半導体装置の製造方法について説明す
る。Next, A
A conventional method for manufacturing a semiconductor device using an f-8i-Cu alloy as a wiring material for a semiconductor integrated circuit will be described.
先ず、拡散層及び絶縁膜等が形成された半導体基板の表
面にスパッタ蒸着法により上述の組成のAf−8t−C
u合金を被着してAノー5i−Cu合金膜を形成する。First, Af-8t-C having the above composition is deposited on the surface of a semiconductor substrate on which a diffusion layer, an insulating film, etc. have been formed by sputter deposition.
A u alloy is deposited to form an Ano5i-Cu alloy film.
次に、このAf−8i−Cu合金膜上にレジスト膜を形
成した後に、フォトリソグラフィにより微細なレジスト
パターンを形成する。そして、この半導体基板の全面に
紫外(UV)光を照射することにより、レジスト膜を硬
化させてレジストパターンの耐ドライエツチング性を向
上させる。Next, after forming a resist film on this Af-8i-Cu alloy film, a fine resist pattern is formed by photolithography. Then, by irradiating the entire surface of this semiconductor substrate with ultraviolet (UV) light, the resist film is cured and the dry etching resistance of the resist pattern is improved.
次に、このレジストパターンをマスクとして、リアクテ
ィブ壷イオンエツチング(RI E)法により前記Af
−8i−Cu合金膜をドライエツチングして配線をパタ
ーン形成する。この場合、ドライエツチングガスとして
は、AIのサイドエツチング及び腐食を防止するために
CF4及びCHF3等のフロン系ガスをBCf3及びC
I2等の塩素系ガスに小量添加した混合ガスを一般的に
使用する。Next, using this resist pattern as a mask, the Af
-8i-Cu alloy film is dry etched to form a wiring pattern. In this case, as the dry etching gas, fluorocarbon gases such as CF4 and CHF3 are used to prevent side etching and corrosion of AI.
A mixed gas made by adding a small amount to a chlorine gas such as I2 is generally used.
また、このエツチング時においては、前記レジスト膜及
び前記Af’−3i−Cu合金膜のパターン側面に堆積
膜又は反応生成物が付着する。このため、このAl−8
i−Cu合金膜の側面には、強固な酸化膜が形成されな
い。一方、エツチング中に半導体基板の表面に付着する
塩素(Cf2)又は塩化アルミニウム(AIC1’a)
が大気中ノ水分(H20)と反応すると、塩化水素(H
C))が生成される。このため、この塩化水素が前記堆
積膜の弱い部分を侵食し、急速な電気化学的反応により
Aノー5i−Cu合金膜の腐食が進行する。Further, during this etching, deposited films or reaction products adhere to the pattern side surfaces of the resist film and the Af'-3i-Cu alloy film. Therefore, this Al-8
A strong oxide film is not formed on the side surfaces of the i-Cu alloy film. On the other hand, chlorine (Cf2) or aluminum chloride (AIC1'a) adheres to the surface of the semiconductor substrate during etching.
When reacts with atmospheric moisture (H20), hydrogen chloride (H20) is produced.
C)) is generated. Therefore, this hydrogen chloride corrodes the weak portions of the deposited film, and corrosion of the A-5i-Cu alloy film progresses due to a rapid electrochemical reaction.
このような侵食を防止するために、ドライエツチング終
了後、直ちに半導体基板を加熱して塩素及び塩化アルミ
ニウムを大気中に蒸発させる。To prevent such erosion, the semiconductor substrate is heated immediately after dry etching to evaporate chlorine and aluminum chloride into the atmosphere.
次に、通常、打機系Qll離液を使用してレジスト膜を
ウェット剥離するのが一般的であるが、ドライエツチン
グによりレジスト膜が硬化した場合又はレジスト膜表面
に堆積膜が形成される場合には、前記剥離液によるウェ
ットクリ離のみではレジスト膜を完全に剥離することが
困難であるので、半導体基板を酸素プラズマ雰囲気に曝
し、この酸素プラズマによって基板上のレジスト膜を剥
離する。Next, the resist film is usually wet-stripped using a perforator-based Qll synergist, but if the resist film is hardened by dry etching or a deposited film is formed on the resist film surface, Since it is difficult to completely remove the resist film only by wet clearing using the remover, the semiconductor substrate is exposed to an oxygen plasma atmosphere, and the resist film on the substrate is removed by the oxygen plasma.
しかしながら、特に、前述の如く塩素系ガスとフロン系
ガスとの混合ガスを使用してドライエツチングを行なっ
た場合には、酸素プラズマによりレジスト膜を剥離して
も、レジスト膜の外周部及びパターン側壁に付着した堆
積膜が残留しやすい。However, especially when dry etching is performed using a mixed gas of chlorine-based gas and fluorocarbon-based gas as described above, even if the resist film is peeled off by oxygen plasma, the outer periphery of the resist film and the pattern sidewalls may be removed. The deposited film attached to the surface tends to remain.
このため、酸素プラズマによる処理後の基板を更に有機
系剥離液によって処理することにより、酸素プラズマ雰
囲気に曝されて剥離されやすくなった堆積膜を完全に除
去する。このようにして半導体基板の配線が形成される
。For this reason, by further treating the substrate after the oxygen plasma treatment with an organic stripping solution, the deposited film that has become susceptible to peeling off due to exposure to the oxygen plasma atmosphere is completely removed. In this way, the wiring of the semiconductor substrate is formed.
[発明が解決しようとする課題]
しかしながら、上述した従来の半導体装置の製造方法に
おいては、ドライエツチング用のマスクとして使用した
レジスト膜を酸素プラズマにより除去した後に、有機系
剥離液を使用してレジスト膜の外周部及びパターン側壁
に付着した堆積物を除去する際に、Af−8i−Cu合
金膜のパターン側壁と堆積膜との界面及び堆積膜自体か
ら塩素又は塩化アルミニウムが発生する。そして、この
塩素又は塩化アルミニウムが大気中の水分若しくは剥離
工程にて基板上に付着した水分と反応して塩化水素が生
成する。この塩化水素の生成がアルミニウム合金配線の
腐食を生起する。また、このような腐食によって配線が
断線する場合があるので、半導体装置の信頼性も著しく
低下してしまう。[Problems to be Solved by the Invention] However, in the conventional semiconductor device manufacturing method described above, after the resist film used as a mask for dry etching is removed using oxygen plasma, the resist film is removed using an organic stripper. When removing deposits attached to the outer periphery of the film and the pattern sidewalls, chlorine or aluminum chloride is generated from the interface between the pattern sidewalls of the Af-8i-Cu alloy film and the deposited film and from the deposited film itself. Then, this chlorine or aluminum chloride reacts with moisture in the atmosphere or moisture attached to the substrate during the stripping process to generate hydrogen chloride. This generation of hydrogen chloride causes corrosion of the aluminum alloy wiring. Furthermore, since the wiring may be disconnected due to such corrosion, the reliability of the semiconductor device is also significantly reduced.
本発明はかかる問題点に鑑みてなされたものであって、
基板上に生成される塩化水素による配線の腐食を防止す
ることができる半導体装置の製造方法を提供することを
目的とする。The present invention has been made in view of such problems, and includes:
An object of the present invention is to provide a method for manufacturing a semiconductor device that can prevent corrosion of wiring due to hydrogen chloride generated on a substrate.
[課題を解決するための手段]
本発明に係る半導体装置の製造方法は、半導体基板上に
シリコン及び銅を含有するアルミニウム合金膜を被着す
る工程と、このアルミニウム合金膜上にパターン形成し
たホトレジスト膜をマスクとして前記アルミニウム合金
膜をドライエツチングすることにより配線を形成する工
程と、酸素プラズマにより前記ホトレジスト膜を除去す
る工程と、前記ドライエツチング時に前記パターン側壁
に形成される堆積膜を有機系剥離液により除去する工程
と、前記半導体基板を加熱する工程とを有することを特
徴とする。[Means for Solving the Problems] A method for manufacturing a semiconductor device according to the present invention includes a step of depositing an aluminum alloy film containing silicon and copper on a semiconductor substrate, and a photoresist patterned on the aluminum alloy film. A process of forming wiring by dry etching the aluminum alloy film using the film as a mask, a process of removing the photoresist film with oxygen plasma, and an organic peeling process of the deposited film formed on the side wall of the pattern during the dry etching. The method is characterized by comprising a step of removing with a liquid and a step of heating the semiconductor substrate.
[作用コ
本発明においては、ホトレジスト膜及びドライエツチン
グ時にパターン側壁に形成される堆積膜を除去した後に
、半導体基板を加熱する。このため、前記堆積膜を剥離
する際にこの堆積膜とアルミニウム合金膜との界面及び
堆積膜自体から発生する塩素又は塩化アルミニウムと、
剥離の際に半導体基板に付着する水分とを充分に除去す
ることができる。従って、配線を腐食させる塩化水素の
生成が防止されるので、微細なアルミニウム合金配線の
腐食を防止することができる。[Operations] In the present invention, the semiconductor substrate is heated after removing the photoresist film and the deposited film formed on the sidewalls of the pattern during dry etching. Therefore, when the deposited film is peeled off, chlorine or aluminum chloride generated from the interface between the deposited film and the aluminum alloy film and from the deposited film itself,
Moisture adhering to the semiconductor substrate during peeling can be sufficiently removed. Therefore, the generation of hydrogen chloride that corrodes the wiring is prevented, so that corrosion of the fine aluminum alloy wiring can be prevented.
[実施例コ
次に、本発明の実施例について添付の図面を参照して説
明する。[Embodiments] Next, embodiments of the present invention will be described with reference to the accompanying drawings.
第1図(a)乃至(d)は本発明の第1の実施例に係る
半導体装置の製造方法を工程順に示す断面図である。FIGS. 1(a) to 1(d) are cross-sectional views showing, in order of steps, a method for manufacturing a semiconductor device according to a first embodiment of the present invention.
先ず、第1図(a)に示すように、拡散層及び絶縁膜等
が形成された半導体基板1の表面にスパッタ蒸着法によ
り 1重量%のシリコン及び0.5重■%の銅を添加し
たアルミニウム合金(Af−8i−Cu合金)を被着し
て膜厚が約1.0μmのAf−8i−Cu合金膜2を形
成する。次に、こ(7)AI−8i−Cu合金膜2上に
レジスト膜3を形成した後に、フォトリソグラフィによ
り微細なレジストパターンを形成する。更に、基板の全
面に紫外(UV)光を照射することにより、レジスト膜
3を硬化させてレジストパターンの討ドライエツチング
性を向上させる。First, as shown in FIG. 1(a), 1% by weight of silicon and 0.5% by weight of copper were added to the surface of a semiconductor substrate 1 on which a diffusion layer, an insulating film, etc. had been formed by sputter deposition. An aluminum alloy (Af-8i-Cu alloy) is deposited to form an Af-8i-Cu alloy film 2 having a thickness of about 1.0 μm. Next, (7) after forming a resist film 3 on the AI-8i-Cu alloy film 2, a fine resist pattern is formed by photolithography. Further, by irradiating the entire surface of the substrate with ultraviolet (UV) light, the resist film 3 is cured and the dry etching properties of the resist pattern are improved.
次に、第1図(b)に示すように、レジスト膜3をマス
クとしてRIE法によりAf−8i−Cu合金膜2をド
ライエツチングすることにより所定の配線を形成する。Next, as shown in FIG. 1(b), predetermined wiring is formed by dry etching the Af-8i-Cu alloy film 2 by RIE using the resist film 3 as a mask.
この場合に、エツチング装置としては、例えばバッチ式
RIE装置を使用し、ドライエツチングガスとしては、
IOsccMのCHF、(フロン系ガス)を 1100
5CCのBCz3及び50SCCMのC72(塩素系ガ
ス)に添加した混合ガスを使用すればよい。このとき、
例えば、エツチング時の圧力は20乃至40mTorr
とし、高周波電源の出力はlkWとする。In this case, as the etching apparatus, for example, a batch type RIE apparatus is used, and as the dry etching gas,
IOsccM CHF, (fluorocarbon gas) 1100
A mixed gas added to 5CC of BCz3 and 50SCCM of C72 (chlorine-based gas) may be used. At this time,
For example, the pressure during etching is 20 to 40 mTorr.
The output of the high frequency power supply is 1kW.
次いで、ドライエツチング終了後、直ちに窒素雰囲気中
において半導体基板を例えば約200°Cに約20分間
加熱する。実際に、上記条件下で半導体装置を加熱した
結果、半導体基板上に形成された配線パターンを光学顕
微鏡で観察したところ、AI!−8t−Cu合金膜2の
部分は全く腐食していなかった。Immediately after dry etching is completed, the semiconductor substrate is heated, for example, to about 200° C. for about 20 minutes in a nitrogen atmosphere. In fact, when a semiconductor device was heated under the above conditions, the wiring pattern formed on the semiconductor substrate was observed with an optical microscope, and it was found that AI! The -8t-Cu alloy film 2 was not corroded at all.
次に、第1図(C)に示すように、半導体基板を酸素プ
ラズマ雰囲気に曝すことにより、レジスト膜3を除去す
る。このレジスト膜3の除去処理は、例えば、バレル型
のプラズマアッシング装置内に、半導体基板を装入し、
酸素流量が2005CCM。Next, as shown in FIG. 1C, the resist film 3 is removed by exposing the semiconductor substrate to an oxygen plasma atmosphere. This process of removing the resist film 3 can be carried out, for example, by loading the semiconductor substrate into a barrel-type plasma ashing device.
Oxygen flow rate is 2005CCM.
圧力が0.8Torrの条件で約90分間半導体基板を
酸素プラズマ雰囲気中に曝すことにより行なえばよい。This can be done by exposing the semiconductor substrate to an oxygen plasma atmosphere for about 90 minutes at a pressure of 0.8 Torr.
この酸素プラズマによるレジスト膜3の除去工程の後に
、Al−8i−Cu合金膜2上には、レジスト膜3の側
壁に付着していた堆積膜4が残存する。実際に、上記条
件下で酸素プラズマ処理した後に、半導体基板を光学顕
微鏡により観察したところ、レジスト膜3の外周部に堆
積膜4が残留していた。After this step of removing the resist film 3 using oxygen plasma, the deposited film 4 that had adhered to the side wall of the resist film 3 remains on the Al-8i-Cu alloy film 2. In fact, when the semiconductor substrate was observed with an optical microscope after oxygen plasma treatment under the above conditions, the deposited film 4 remained on the outer periphery of the resist film 3.
次に、第1図(d)に示すように、打機系剥離液中にこ
の半導体基板を数分間浸漬して堆積膜4を?り離して除
去する。Next, as shown in FIG. 1(d), this semiconductor substrate is immersed in a stripping solution for several minutes to remove the deposited film 4. Separate and remove.
次いで、堆積膜4が除去された半導体基板を前述の加熱
条件と同一の条件で20分間加熱する。これにより、半
導体基板上にアルミニウム合金配線が形成される。Next, the semiconductor substrate from which the deposited film 4 has been removed is heated for 20 minutes under the same heating conditions as described above. As a result, aluminum alloy wiring is formed on the semiconductor substrate.
また、実際に、上記工程によりアルミニウム合金配線を
形成した後に、光学顕微鏡により半導体基板を観察した
ところ、Af−8i−Cu合金膜2に形成された配線パ
ターンには腐食が全く見られなかった。更に、パターン
側壁の付着物及び堆積膜4も完全に除去されており、所
望の微細配線パターンが形成されていることが確認され
た。Moreover, when the semiconductor substrate was actually observed using an optical microscope after forming the aluminum alloy wiring through the above process, no corrosion was observed in the wiring pattern formed on the Af-8i-Cu alloy film 2. Furthermore, it was confirmed that the deposits and deposited film 4 on the side walls of the pattern were completely removed, and that the desired fine wiring pattern was formed.
次に、本発明の第2の実施例について説明する。Next, a second embodiment of the present invention will be described.
本実施例は、第1の実施例の最終工程の熱処理条件が異
なるものである。本実施例においては、レジスト膜3の
側壁に付着するAf−8i−Cu合金膜2上の堆積膜4
を剥離した後、真空度が1O−27orJ−の真空中に
おいて半導体基板を200℃に約20分間加熱する。This example differs from the first example in terms of heat treatment conditions in the final step. In this example, the deposited film 4 on the Af-8i-Cu alloy film 2 attached to the side wall of the resist film 3 is
After peeling off, the semiconductor substrate is heated to 200° C. for about 20 minutes in a vacuum with a degree of vacuum of 1O-27 or J-.
本実施例によれば、第1に実施例と同様の効果を奏する
と共に、加熱装置内を高真空状態にして加熱することに
より、第1の実施例のように窒素雰囲気中にて加熱する
場合に比して水分を充分に除去することができ、加熱時
間を短縮することができる。According to the present embodiment, firstly, the same effects as in the embodiment are achieved, and by heating the inside of the heating device in a high vacuum state, when heating is performed in a nitrogen atmosphere as in the first embodiment. Moisture can be removed sufficiently and the heating time can be shortened.
また、本実施例においても、実際に、上記工程によりア
ルミニウム合金配線を形成した後に、半導体基板を観察
したところ、Aノー5j−Cu合金膜2に形成された配
線パターンには腐食が全く見られなかった。更に、パタ
ーン側壁の付着物及び堆積膜4も完全に除去されており
、所望の?1細配線パターンが形成されていることが確
認された。Furthermore, in this example, when the semiconductor substrate was actually observed after forming the aluminum alloy wiring through the above process, no corrosion was observed in the wiring pattern formed on the A-5j-Cu alloy film 2. There wasn't. Furthermore, the deposits and deposited film 4 on the sidewalls of the pattern have been completely removed, and the desired ? It was confirmed that one thin wiring pattern was formed.
[発明の効果コ
以上説明したように本発明によれば、配線パターン形成
時のホトレジスト膜及びドライエツチング時にパターン
側壁に形成される堆積膜を除去した後に、半導体基板を
加熱するので、この半導体基板表面に付着する塩素及び
塩化アルミニウム並びに水分を充分に除去することがで
きる。このため、配線を腐食させる塩化水素が生成され
ないので、微細な配線の腐食を防止することができる。[Effects of the Invention] As explained above, according to the present invention, the semiconductor substrate is heated after removing the photoresist film during wiring pattern formation and the deposited film formed on the pattern sidewall during dry etching. Chlorine and aluminum chloride adhering to the surface as well as moisture can be sufficiently removed. Therefore, hydrogen chloride that corrodes the wiring is not generated, so that corrosion of fine wiring can be prevented.
また、配線の断線も防止され、信頼性が高い半導体装置
を製造することができる。Moreover, disconnection of wiring is also prevented, and a highly reliable semiconductor device can be manufactured.
第1図(a)乃至(d)は本発明の第1の実施例に係る
半導体装置の製造方法を工程順に示す断面図である。
1;半導体基板、2;Af−8i−Cu合金膜、3;レ
ジスト膜、4;堆積膜FIGS. 1(a) to 1(d) are cross-sectional views showing, in order of steps, a method for manufacturing a semiconductor device according to a first embodiment of the present invention. 1; Semiconductor substrate, 2; Af-8i-Cu alloy film, 3; Resist film, 4; Deposited film
Claims (1)
ニウム合金膜を被着する工程と、このアルミニウム合金
膜上にパターン形成したホトレジスト膜をマスクとして
前記アルミニウム合金膜をドライエッチングすることに
より配線を形成する工程と、酸素プラズマにより前記ホ
トレジスト膜を除去する工程と、前記ドライエッチング
時に前記パターン側壁に形成される堆積膜を有機系剥離
液により除去する工程と、前記半導体基板を加熱する工
程とを有することを特徴とする半導体装置の製造方法。(1) Wiring is formed by depositing an aluminum alloy film containing silicon and copper on a semiconductor substrate, and dry etching the aluminum alloy film using a photoresist film patterned on the aluminum alloy film as a mask. a step of removing the photoresist film with oxygen plasma, a step of removing a deposited film formed on the sidewall of the pattern during the dry etching with an organic stripping solution, and a step of heating the semiconductor substrate. A method for manufacturing a semiconductor device, characterized in that:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29848089A JPH03159127A (en) | 1989-11-16 | 1989-11-16 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29848089A JPH03159127A (en) | 1989-11-16 | 1989-11-16 | Manufacture of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03159127A true JPH03159127A (en) | 1991-07-09 |
Family
ID=17860245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29848089A Pending JPH03159127A (en) | 1989-11-16 | 1989-11-16 | Manufacture of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03159127A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5686363A (en) * | 1992-12-05 | 1997-11-11 | Yamaha Corporation | Controlled taper etching |
-
1989
- 1989-11-16 JP JP29848089A patent/JPH03159127A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5686363A (en) * | 1992-12-05 | 1997-11-11 | Yamaha Corporation | Controlled taper etching |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3962004A (en) | Pattern definition in an organic layer | |
US5925577A (en) | Method for forming via contact hole in a semiconductor device | |
JP2003504693A (en) | Photoresist removal process using forming gas plasma | |
JPH09251989A (en) | Plasma washing method for integrated circuit using hydrogen gas | |
JPS5812343B2 (en) | Plasma etching technology that prevents erosion of plasma-etched aluminum films after etching | |
US5792672A (en) | Photoresist strip method | |
KR19990075991A (en) | Metal wiring formation method of semiconductor device | |
JPH06177089A (en) | Method for manufacturing semiconductor device | |
US6566269B1 (en) | Removal of post etch residuals on wafer surface | |
JPH09298199A (en) | Semiconductor device and its manufacture | |
GB2278234A (en) | Fabricating semiconductor devices | |
US6296988B1 (en) | Method for forming a mental wiring pattern on a semiconductor device | |
US5001083A (en) | Method of priming semiconductor substrate for subsequent photoresist masking and etching | |
US6887793B2 (en) | Method for plasma etching a wafer after backside grinding | |
JPH03159127A (en) | Manufacture of semiconductor device | |
JPS61185928A (en) | Pattern forming method | |
JP3250240B2 (en) | Method for manufacturing semiconductor device | |
JP4559565B2 (en) | Method for forming metal wiring | |
JPH05102108A (en) | Manufacture of semiconductor element | |
JPH05109673A (en) | Method for manufacturing semiconductor device | |
US20040018743A1 (en) | Method for removing photoresist after metal layer etching in a semiconductor device | |
TW451345B (en) | Cleaning method of the residual material after removing photoresist | |
JPH11145282A (en) | Etching method | |
JP3815413B2 (en) | Manufacturing method of semiconductor device | |
KR100528266B1 (en) | Solution for removing residual wall residue after dry etching |