JPH03158911A - Voltage regulator - Google Patents
Voltage regulatorInfo
- Publication number
- JPH03158911A JPH03158911A JP30001189A JP30001189A JPH03158911A JP H03158911 A JPH03158911 A JP H03158911A JP 30001189 A JP30001189 A JP 30001189A JP 30001189 A JP30001189 A JP 30001189A JP H03158911 A JPH03158911 A JP H03158911A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output voltage
- resistor
- output
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＣＭＯＳモノシリツク化されたボルテージ・
レギュレーターに関するものである。[Detailed Description of the Invention] [Industrial Application Field] The present invention provides a CMOS monosilicon voltage converter.
It concerns the regulator.
本発明は、ボルテージ・レギュレーターの出力電圧を変
化させる外部信号に遅延を施し、出力電圧を段階的に変
化させることで、出力電圧を切り換えた時に発生するオ
ーバー・シュートや、アンダー・シュートの小さいボル
テージ・レギュレーターを提供するものである。The present invention delays the external signal that changes the output voltage of a voltage regulator and changes the output voltage in stages, thereby eliminating overshoots and undershoots that occur when switching the output voltage.・It provides a regulator.
［従来の技術］
従来の出力電圧値が切り換え可能なボルテージ・レギュ
レーターの回路図を第２図に示す。基準電圧回路１と抵
抗Ｒ３とＲ２とＲ６から取り出された電圧は、誤差増幅
器２で比較され、出力トランジスタ３を制御する。つま
り、抵抗Ｒ１とＲ２とＲ，から取り出された電圧が、基
準電圧より小さければ、誤差増幅器２の出力は低くなり
、出力トランジスタ３を強くバイアスし、逆に抵抗Ｒ１
とＲ２とＲ５から取り出された電圧が、基準電圧より高
ければトランジスタ３を弱くバイアスして出力端子６に
は一定の出力電圧が得られる。[Prior Art] FIG. 2 shows a circuit diagram of a conventional voltage regulator whose output voltage value can be switched. The voltages taken out from the reference voltage circuit 1 and resistors R3, R2, and R6 are compared by an error amplifier 2 to control an output transistor 3. In other words, if the voltage extracted from the resistors R1, R2, and R is smaller than the reference voltage, the output of the error amplifier 2 will be low, strongly biasing the output transistor 3, and conversely,
If the voltage extracted from R2 and R5 is higher than the reference voltage, the transistor 3 is biased weakly and a constant output voltage is obtained at the output terminal 6.
該出力電圧値は、外部よりビカ電圧切り換え端子５に、
ハイ・レベルあるいはロー・レベルの電圧を加えること
で、トランジスタＭ３がＯＮ、ＯＦＦして抵抗Ｒ５をシ
ョートするかあるいはしないかによって切り換える。The output voltage value is input from the outside to the voltage switching terminal 5,
By applying a high level or low level voltage, the transistor M3 is turned on or off, depending on whether the resistor R5 is shorted or not.
第２図のボルテージ・レギュレーターの場合、次のよう
な問題点が生じる。In the case of the voltage regulator shown in FIG. 2, the following problems occur.
出力端子６の出力電圧なＶ。Ｕアと呼ぶと、Ｖ ｏｕア
は出力電圧切り換え端子５に加える電圧によって式（１
）、式（２）のようになる。The output voltage of output terminal 6 is V. When called Ua, Voua is expressed by the equation (1) depending on the voltage applied to the output voltage switching terminal 5.
), as shown in equation (2).
ＶＯＵＴｌ＝ （Ｒ１＋ Ｒｉ ） ／ Ｒｚ ＸＶｒ
Ｉｌｒ ＝・（１）Ｖｏｕｙｉ＝ （Ｒ＋ ＋Ｒｚ ＋
Ｒｉ ） ／ （Ｒ２＋Ｒｓ ）×Ｖｒ＠ｔ
・・・（２）ここで、Ｒ＋ 、Ｒ２、Ｒ５
は、それぞれ第２図の抵抗Ｒ，，Ｒ２，Ｒ，の値であり
Ｖ ｒ ＠ｔは、基準電圧回路ｌの出力電圧値である。VOUTl=(R1+Ri)/RzXVr
Ilr =・(1)Vouyi= (R+ +Rz +
Ri) / (R2+Rs)×Vr@t
...(2) Here, R+, R2, R5
are the values of the resistors R, , R2, R, respectively in FIG. 2, and V r @t is the output voltage value of the reference voltage circuit l.
また式（１）は、出力電圧切り換え端子５の電圧なハイ
・レベルにした時の■。ｕＴであり、式（２）は、出力
電圧切り換え端子５の電圧なロー・レベルにした時のＶ
。Ｌｌｌである。Also, equation (1) shows ■ when the voltage at the output voltage switching terminal 5 is set to high level. uT, and formula (2) is V when the voltage of the output voltage switching terminal 5 is set to low level.
. It is Lll.
このように、トランジスタＭ３をＯＮ、ＯＦＦさせるこ
とにより出力電圧を切り換えることができる。In this way, the output voltage can be switched by turning on and off the transistor M3.
しかし、上記のような方法を用いて出力電圧な切り換え
ると、誤差増幅器２の応答速度に限界があり遅延を生し
るため、出力電圧に発生するオーバー・シュートやアン
ダー・シュートが大きいという課題があった。However, when switching the output voltage using the method described above, there is a limit to the response speed of the error amplifier 2 and a delay occurs, so there is a problem that large overshoots and undershoots occur in the output voltage. there were.
［課題を解決するための手段］
本発明は、従来の技術の課題を解決することを目的とし
、出力電圧が可変なボルテージ・レギュレーターにおい
て、出力電圧切り換え時のオーバー・シュートやアンダ
ー・シュートの小さいボルテージ・レギュレーターを提
供できた。[Means for Solving the Problems] The present invention aims to solve the problems of the conventional technology, and provides a voltage regulator with variable output voltage that has small overshoots and undershoots when switching the output voltage. We were able to provide a voltage regulator.
具体的には、出力電圧を切り換える外部信号に遅延を施
こし、出力電圧を段階的に切り換えるようにした。Specifically, an external signal for switching the output voltage is delayed, so that the output voltage is switched in stages.
［実施例１］
以下、図面に従って本発明の一実施例を詳細に説明する
。第１図は本発明の、出力電圧に生じるアンダー・シュ
ートを抑えたボルテージ・レギュレーターの回路図であ
る。基準電圧回路１．誤差増幅器２、出力トランジスタ
３、及び、抵抗Ｒ１，Ｒ２は第２図と同等である。−１
（４−１）Ｒｓ ＋ Ｒ４＝ Ｒｓ
・・・ （３）第１図の、出力電圧を切り
換える外部端子５の信号Ａと遅延回路４を通った信号Ｂ
と、出力端子６の電圧■。０アの電圧波形図を第３図に
示す。[Example 1] Hereinafter, an example of the present invention will be described in detail with reference to the drawings. FIG. 1 is a circuit diagram of a voltage regulator according to the present invention that suppresses undershoot occurring in the output voltage. Reference voltage circuit 1. The error amplifier 2, output transistor 3, and resistors R1 and R2 are the same as in FIG. -1
(4-1) Rs + R4 = Rs
(3) Signal A of external terminal 5 that switches the output voltage and signal B that has passed through delay circuit 4 in Fig. 1
and the voltage at output terminal 6■. A voltage waveform diagram of 0A is shown in FIG.
抵抗Ｒ２と直列に抵抗Ｒ３を結線し、該Ｒ３に直列に抵
抗Ｒ４を結線する。抵抗Ｒ８とＲ４の値は式（３）を満
足するように決定する。さらに、出力電圧切り換え端子
をゲートに結線し、ドレインを抵抗Ｒ２とＲ３の接続点
に結線したトランジスタＭ１と、出力電圧切り換え端子
に遅延回路を結線し該遅延回路の出力をゲートに結線し
、トレインを抵抗Ｒ３とＲ４の接続点に結線したトラン
ジスタＭ２を具備している。A resistor R3 is connected in series with the resistor R2, and a resistor R4 is connected in series with the resistor R3. The values of resistors R8 and R4 are determined to satisfy equation (3). Furthermore, the output voltage switching terminal is connected to the gate, and the drain is connected to the connection point of resistors R2 and R3, and a delay circuit is connected to the output voltage switching terminal, and the output of the delay circuit is connected to the gate. The transistor M2 is connected to the connection point between the resistors R3 and R4.
信号Ａが、ハイ・レベルにある時、ＶＯＵＴは式（１）
で与えられる電圧になる。信号Ａが、ハイ・レベルから
ロー・レベルに切り換えるとＶ ＯＵＴは、時間ΔＴの
間、式（４）で与えられる電圧になる。When signal A is at high level, VOUT is expressed by formula (1)
The voltage will be given by . When signal A switches from high level to low level, V OUT becomes the voltage given by equation (4) for a time ΔT.
ＶＯＵＴ ＝ （Ｒ１＋Ｒｇ ＋Ｒｓ ） ／ （Ｒ２
＋Ｒａ ）×■ｒｌｌｆ ・・・
（４）この時、アンダー・シュート△■１が生じるが、
このアンダー・シュートによってＶ。ＵＴが式（２）で
与えられる■。ＵＴ２と同程度か、それよりも大きくな
るように抵抗Ｒ３の値を決定する。VOUT = (R1+Rg +Rs) / (R2
+Ra)×■rllf...
(4) At this time, undershoot △■1 occurs, but
V due to this undershoot. ■ UT is given by equation (2). The value of resistor R3 is determined so that it is equal to or larger than UT2.
信号Ａが、遅延回路４を通って時間△Ｔ後に信号Ｂがハ
イ・レベルからロー・レベルに切り換わると、Ｖ ｏｕ
ｔは式（２）で与えられる電圧になる（式（３）より）
。When signal A passes through delay circuit 4 and signal B switches from high level to low level after time ΔT, V ou
t is the voltage given by equation (2) (from equation (3))
.
この時、アンダー・シュート△Ｖ２は第２図の従来のボ
ルテージ・レギュレーターのアンダー・シュートの半分
以下にである。At this time, the undershoot ΔV2 is less than half of the undershoot of the conventional voltage regulator shown in FIG.
〔実施例２１
第４図にオーバー・シュートを抑えたボルテージ・レギ
ュレーターの回路図を示す。基準電圧回路ｌ、誤差増幅
器２、出力トランジスタ３、遅延回路４、及び、抵抗Ｒ
１，Ｒ２は第１図と同等である。−（６−１）
Ｒａ ＋Ｒ？ ＝Ｒｓ ・・・（５
）第４図の、出力電圧を切り換える外部端子５の信号Ａ
と遅延回路を通った信号Ｂと、出力端子６の電圧■。Ｕ
アの電圧波形図を第５図に示す。[Embodiment 21] Figure 4 shows a circuit diagram of a voltage regulator that suppresses overshoot. Reference voltage circuit l, error amplifier 2, output transistor 3, delay circuit 4, and resistor R
1 and R2 are the same as in FIG. -(6-1) Ra +R? =Rs...(5
) Signal A of external terminal 5 that switches the output voltage in Fig. 4
and signal B passing through the delay circuit, and the voltage at output terminal 6 ■. U
Figure 5 shows the voltage waveform diagram of (a).
信号Ａが、ロー・レベルにある時、ＶＱＵＴは式（２）
で与えられる電圧になる（式（５）より）。信号Ａが、
ロー・レベルからハイ・レベルに切り換わると■。Ｕｌ
は、時間△Ｔの間、式（６）で与えられる電圧になる。When signal A is at low level, VQUT is expressed as formula (2)
The voltage is given by (from equation (5)). Signal A is
■ When switching from low level to high level. Ul
becomes the voltage given by equation (6) during time ΔT.
ＶＯＩＩＴ ＝ （Ｒ＋ ＋Ｒｘ ＋Ｒｓ ） ／ （
Ｒ２＋ Ｒｅ ）ＸＶｒｅｒ
・・・（６）この時、オーバー・シュート△■３が生じ
るか、このオーバー・シュートによってＶ。ＵＴが式（
１）で与えられるＶ。ＬＩＴＩと同程度か、それよりも
小さくなるように抵抗Ｒ６の値を決定する。VOIIT = (R+ +Rx +Rs) / (
R2+Re)XVrer
...(6) At this time, either overshoot △■3 occurs or V due to this overshoot. UT is the formula (
V given by 1). The value of the resistor R6 is determined so that it is equal to or smaller than LITI.
信号Ａが遅延回路４を通って時間へＴ後に、信号Ｂがロ
ー・レベルからハイ・レベルに切り換わるとＶ。ＵＴは
式（１）で与えられる電圧になる。When signal A passes through the delay circuit 4 for a time T, signal B switches from low level to high level V. UT becomes the voltage given by equation (1).
この時オーバー・シュート△ｖ４は、第２図の従来のボ
ルテージ・レギュレーターのオーバー・シュートの半分
以下である。At this time, the overshoot Δv4 is less than half of the overshoot of the conventional voltage regulator shown in FIG.
抵抗Ｒ２と直列に抵抗Ｒ６を結線し、該Ｒ６に直列に抵
抗Ｒ７を結線する。抵抗Ｒ６とＲ２の値は式（５）を満
足するように決定する。さらに出力電圧切り換え端子を
ゲートに結線し、ドレインを抵抗Ｒ６とＲ２の接続点に
結線したトランジスタＭ４と、出力電圧切り換え端子に
遅延回路を結線し該遅延回路の出力をゲートに結線し、
トレインを抵抗Ｒ２とＲ６の接続点に結線したトランジ
スタＭ５を具備している。A resistor R6 is connected in series with the resistor R2, and a resistor R7 is connected in series with the resistor R6. The values of resistors R6 and R2 are determined to satisfy equation (5). Further, the output voltage switching terminal is connected to the gate, the drain is connected to the connection point of resistors R6 and R2, and a delay circuit is connected to the output voltage switching terminal, and the output of the delay circuit is connected to the gate,
It includes a transistor M5 whose train is connected to the connection point of resistors R2 and R6.
〔発明の効果］
以上述べたように本発明によれば、出力電圧を切り換え
る外部信号に遅延を施し、出力電圧を段階的に切り換え
ることで、出力電圧切り換え時に発生する出力電圧のオ
ーバーシュートやアンダー・シュートの小さいボルテー
ジ・レギュレーターを提供できるという効果がある。[Effects of the Invention] As described above, according to the present invention, by delaying the external signal for switching the output voltage and switching the output voltage in stages, overshoot and undershoot of the output voltage that occur when switching the output voltage can be prevented.・It has the effect of providing a voltage regulator with a small shoot.
第１図は本発明のアンダー・シュートを抑えたボルテー
ジ・レギュレーターの回路図、第２図は従来のボルテー
ジ・レギュレーターの回路図、第３図は第１図の各部の
電圧波形図、第４図は本発明のオーバー・シュートを抑
えたボルテージ・レギュレーターの回路図、第５図は第
４図の各部の電圧波形図である。
基準電圧回路
誤差増幅器
出力トランジスタ
遅延回路
出力電圧切り換え端子
出力端子
以上Figure 1 is a circuit diagram of a voltage regulator that suppresses undershoot according to the present invention, Figure 2 is a circuit diagram of a conventional voltage regulator, Figure 3 is a voltage waveform diagram of each part of Figure 1, and Figure 4. 5 is a circuit diagram of a voltage regulator that suppresses overshoot according to the present invention, and FIG. 5 is a voltage waveform diagram of each part of FIG. 4. Reference voltage circuit error amplifier output transistor delay circuit output voltage switching terminal output terminal or higher
Claims (1)
タとからなり、外部信号によって出力電圧が可変な、Ｃ
ＭＯＳモノリシックＩＣ化されたボルテージ・レギュレ
ーターにおいて、前記出力電圧を変化させる外部信号に
遅延を施し、段階的に出力電圧を変える手段を具備する
ことを特徴としたボルテージ・レギュレーター。A C type circuit that consists of a reference voltage circuit, a resistor, an error amplifier, and an output transistor, and whose output voltage is variable according to an external signal.
1. A voltage regulator configured as a MOS monolithic IC, characterized in that the voltage regulator is provided with means for delaying an external signal for changing the output voltage to change the output voltage stepwise.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30001189A JPH03158911A (en) | 1989-11-17 | 1989-11-17 | Voltage regulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30001189A JPH03158911A (en) | 1989-11-17 | 1989-11-17 | Voltage regulator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03158911A true JPH03158911A (en) | 1991-07-08 |
Family
ID=17879645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30001189A Pending JPH03158911A (en) | 1989-11-17 | 1989-11-17 | Voltage regulator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03158911A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7049880B2 (en) | 2003-10-07 | 2006-05-23 | Atmel Corporation | High precision digital-to-analog converter with optimized power consumption |
| US7049879B2 (en) | 2002-07-12 | 2006-05-23 | Denso Corporation | Power supply circuit with control of rise characteristics of output voltage |
| JP2009003886A (en) * | 2007-06-25 | 2009-01-08 | Samsung Electronics Co Ltd | Voltage regulator circuit |
| US7512821B2 (en) | 2002-10-02 | 2009-03-31 | Ricoh Company, Ltd. | Power supply system and method for supplying power to CPU providing power saving mode |
| CN102147629A (en) * | 2010-02-04 | 2011-08-10 | 立积电子股份有限公司 | Voltage regulator capable of randomly modulating output voltage and related voltage regulating method |
| US8289008B2 (en) | 2009-12-24 | 2012-10-16 | Richwave Technology Corp. | Voltage regulator which provides sequentially and arbitrarrily shaped regulated voltage and related method |
| JP2013165350A (en) * | 2012-02-09 | 2013-08-22 | Lapis Semiconductor Co Ltd | Amplifier |
| JP2017050902A (en) * | 2015-08-31 | 2017-03-09 | 三菱電機エンジニアリング株式会社 | Voltage output circuit |
-
1989
- 1989-11-17 JP JP30001189A patent/JPH03158911A/en active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7049879B2 (en) | 2002-07-12 | 2006-05-23 | Denso Corporation | Power supply circuit with control of rise characteristics of output voltage |
| US7512821B2 (en) | 2002-10-02 | 2009-03-31 | Ricoh Company, Ltd. | Power supply system and method for supplying power to CPU providing power saving mode |
| US7049880B2 (en) | 2003-10-07 | 2006-05-23 | Atmel Corporation | High precision digital-to-analog converter with optimized power consumption |
| JP2009003886A (en) * | 2007-06-25 | 2009-01-08 | Samsung Electronics Co Ltd | Voltage regulator circuit |
| KR101411977B1 (en) * | 2007-06-25 | 2014-06-26 | 삼성전자주식회사 | A voltage regulator, including a flash memory device and a memory system including it |
| US8289008B2 (en) | 2009-12-24 | 2012-10-16 | Richwave Technology Corp. | Voltage regulator which provides sequentially and arbitrarrily shaped regulated voltage and related method |
| CN102147629A (en) * | 2010-02-04 | 2011-08-10 | 立积电子股份有限公司 | Voltage regulator capable of randomly modulating output voltage and related voltage regulating method |
| JP2013165350A (en) * | 2012-02-09 | 2013-08-22 | Lapis Semiconductor Co Ltd | Amplifier |
| JP2017050902A (en) * | 2015-08-31 | 2017-03-09 | 三菱電機エンジニアリング株式会社 | Voltage output circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH079442B2 (en) | Current detection circuit | |
| JPS61154495A (en) | Drive controller of dc motor | |
| US4396890A (en) | Variable gain amplifier | |
| JPH03158911A (en) | Voltage regulator | |
| US5331230A (en) | Integrated-circuit sampled-and-hold phase detector with integrated current setting resistor | |
| JPS5972814A (en) | Delay circuit | |
| US5512850A (en) | Switched high-slew rate buffer | |
| JPH06232706A (en) | Comparator | |
| US5121082A (en) | Buffer circuit | |
| JPH0155762B2 (en) | ||
| JPH05127763A (en) | Voltage regulator | |
| JPH01181221A (en) | Chopper type comparator | |
| JP3526103B2 (en) | Hysteresis circuit of voltage detector | |
| US5103389A (en) | Frequency range of analog converter by means of external rectifier | |
| WO2004040752A1 (en) | Digital audio amplifier capable of increasing self-oscillation frequency and reducing the number of component | |
| JPS61156915A (en) | Threshold value switching circuit | |
| JPH0219649B2 (en) | ||
| JPS62230107A (en) | Programmable gain control amplifier | |
| JPH0269006A (en) | differential amplifier | |
| JPH06104714A (en) | Output circuit for semiconductor integrated circuit | |
| JPH0311986A (en) | Speed signal detection device of electromagnetic driving device | |
| JPS63217829A (en) | Switched capacitor circuit | |
| JPS62229483A (en) | Multiplying and dividing device | |
| JPH05122839A (en) | Current limiting circuit | |
| JPS62285515A (en) | clip circuit |