[go: up one dir, main page]

JPH03155651A - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device

Info

Publication number
JPH03155651A
JPH03155651A JP29634289A JP29634289A JPH03155651A JP H03155651 A JPH03155651 A JP H03155651A JP 29634289 A JP29634289 A JP 29634289A JP 29634289 A JP29634289 A JP 29634289A JP H03155651 A JPH03155651 A JP H03155651A
Authority
JP
Japan
Prior art keywords
film
oxidation
forming
oxide film
field oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29634289A
Other languages
Japanese (ja)
Inventor
Heihachi Ochika
尾近 平八
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP29634289A priority Critical patent/JPH03155651A/en
Publication of JPH03155651A publication Critical patent/JPH03155651A/en
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔目 次〕 概要 産業上の利用分野 従来の技術(第3〜6図) 発明が解決しようとする課題 !laを解決するための手段 作用 実施例(第1図、第2図) 発明の効果 〔概 要〕 半導体装置の製造方法に関し、さらに詳しく言えばフィ
ールド酸化膜およびチャネルストップ領域の形成する方
法に関するものであり、r Lit等の放射線の入射を
原因としてフィールド酸化膜中に発生する正の固定電荷
によって、トランジスタのソース・ドレイン間にフィー
ルドリーク電流が生じるのを、特別なフィールドリーク
電流防止用の不純物領域を形成しないで簡便に防止可能
とすることを目的とし、 一導電型の半導体基板上に耐酸化性膜を形成した後、該
耐酸化性膜をパターニングする工程と、前記パターニン
グされた耐酸化性膜をマスクとして半導体基板表白にチ
ャネルストップ形成用の一導電型不純物を注入する工程
と、熱酸化により、前記耐酸化性膜をマスクとして半導
体基板表白にフィールド酸化膜を形成するとともに、該
フィールド酸化膜直下にチャネルストップ領域を形成す
る工程と、前記耐酸化性膜を除去した後、フィールド酸
化膜のコントロールエツチングを行い、該フィールド酸
化膜の端部を除去して前記チャネルストップ領域の表面
を部分的に露出させる工程と、前記フィールド酸化膜お
よびチャネルストップ領域によって囲まれた領域内にト
ランジスタを形成する工程とを含み構成する。
[Detailed description of the invention] [Table of contents] Overview Industrial field of application Prior art (Figures 3 to 6) Problems to be solved by the invention! Embodiments of Means and Effects for Solving LA (FIGS. 1 and 2) Effects of the Invention [Summary] Concerning a method of manufacturing a semiconductor device, more specifically, a method of forming a field oxide film and a channel stop region. A special field leakage current prevention impurity is used to prevent field leakage current from occurring between the source and drain of the transistor due to positive fixed charges generated in the field oxide film due to the incidence of radiation such as rLit. The purpose of this method is to form an oxidation-resistant film on a semiconductor substrate of one conductivity type, and then pattern the oxidation-resistant film. A step of implanting one conductivity type impurity for forming a channel stop into the surface of the semiconductor substrate using the oxidation-resistant film as a mask, and forming a field oxide film on the surface of the semiconductor substrate by thermal oxidation using the oxidation-resistant film as a mask. After forming a channel stop region directly under the oxide film and removing the oxidation-resistant film, controlled etching of the field oxide film is performed to remove the edge of the field oxide film to expose the surface of the channel stop region. The method includes the steps of partially exposing the region, and forming a transistor in a region surrounded by the field oxide film and the channel stop region.

〔産業上の利用分野] 本発明は半導体装置の製造方法に関し、さらに詳しく言
えばフィールド酸化膜およびチャネルストップ領域の形
成する方法に関するものである。
[Industrial Field of Application] The present invention relates to a method of manufacturing a semiconductor device, and more specifically, to a method of forming a field oxide film and a channel stop region.

〔従来の技術〕[Conventional technology]

第3図(a)〜(c)は、第1の従来例の半導体装置の
製造方法の説明図である。
FIGS. 3(a) to 3(c) are explanatory diagrams of a first conventional method for manufacturing a semiconductor device.

まず、第3図(a)に示すように、p型のSii仮1仮
定上i3Na膜2を形成した後、該5L3N4膜2をパ
ターニングし、次いで該5izNa 11!2をマスク
としてボロンイオン(Bo)をSt基板2の表面に注入
する。次に該5ixN、膜2をマスクとしてSt基it
表面を選択的に熱酸化すると(選択酸化法)、厚い5y
i−のフィールド5i(h膜3が形成され、同時に該フ
ィールド5ins膜3直下にp型のチャネルストップ領
域4が形成される(第3図(b))。
First, as shown in FIG. 3(a), after forming a p-type Sii hypothetical i3Na film 2, the 5L3N4 film 2 is patterned, and then boron ions (Bo ) is injected into the surface of the St substrate 2. Next, using the 5ixN and film 2 as a mask, the St base it
When the surface is selectively thermally oxidized (selective oxidation method), thick 5y
An i- field 5i (h film 3) is formed, and at the same time a p-type channel stop region 4 is formed directly under the field 5ins film 3 (FIG. 3(b)).

その後、SiJ、膜2を除去した後、通常のトランジス
タ形成工程を経ると、第3図(c)に示すように、ゲー
ト3toiWi5.ポリSiゲート電極6およびソース
・ドレイン領域7.8を備えたMOSトランジスタが形
成される。
Thereafter, after removing the SiJ film 2, a normal transistor forming process is performed, and as shown in FIG. 3(c), the gate 3toiWi5. A MOS transistor is formed having a poly-Si gate electrode 6 and source/drain regions 7.8.

なお、第4図(a)は、第1の従来例の製造方法により
作成されたMOS)ランジスタの上面図であり、図にお
いて、A−A矢視断面図が第4図(b)に対応し、B−
B矢視断面図が前述の第3図(c)に対応している。
Note that FIG. 4(a) is a top view of a MOS transistor manufactured by the first conventional manufacturing method, and in the figure, the sectional view taken along the line A-A corresponds to FIG. 4(b). B-
The sectional view taken in the direction of arrow B corresponds to the above-mentioned FIG. 3(c).

ところで、第1の従来例の半導体装置の製造方法によれ
ば、次のような問題が生じる。
However, according to the first conventional method for manufacturing a semiconductor device, the following problem occurs.

すなわち、第4図(c)に示すように、γ線等の放射線
の入射によってフィールドSiO□膜3に放射線損傷が
発生し、該フィールドSing膜3中に正の固定電荷が
生成することがある。
That is, as shown in FIG. 4(c), radiation damage may occur in the field SiO□ film 3 due to the incidence of radiation such as γ rays, and positive fixed charges may be generated in the field Sing film 3. .

ところで、フィールド5iot14直下のチャネルスト
ップ右頁域4表面のp型不純物濃度は基板濃度に比べ1
桁〜2桁高いにもかかわらず、フィールドSiO□膜厚
が5000人〜6000人と厚いため、生成する固定電
荷も多く反転するようになる。そして、この電荷は放射
線の入射が終了しても半永久的に残存する。
By the way, the p-type impurity concentration on the surface of the channel stop right page area 4 directly under the field 5iot14 is 1 compared to the substrate concentration.
Although the field SiO□ film is 5,000 to 6,000 thick, even though it is two orders of magnitude higher, a large number of fixed charges are generated and reversed. This charge remains semi-permanently even after the incidence of radiation has ended.

このため、第4図(d)に示すように、ゲート電圧の状
態にかかわらず、n型反転した部分を介してソース・ド
レイン7.8間にリーク電流路が形成され、トランジス
タの電気特性が損なわれるという問題がある。
Therefore, as shown in FIG. 4(d), regardless of the state of the gate voltage, a leak current path is formed between the source and drain 7.8 through the n-type inverted portion, and the electrical characteristics of the transistor are affected. There is a problem of damage.

そこで、この問題を解決するために、第5図に示す第2
の従来例の半導体装置の製造方法が提案されている。
Therefore, in order to solve this problem, the second
A conventional method for manufacturing a semiconductor device has been proposed.

この方法によれば、まず同図(a)に示すように、選択
酸化法によりp型Sii板10にフィールドsto、@
 11および該フィールドstomWA11の直下にp
型チャネルストップ領域12を形成する。
According to this method, first, as shown in FIG.
11 and p immediately below the field stomWA11.
A mold channel stop region 12 is formed.

次に、同図(b)に示すように、レジストFit3をマ
スクとしてボロンをイオン注入することにより、ガート
バンド14と呼ばれる高濃度のp型不純物領域をフィー
ルドSiO□膜11の端部に沿って形成する。
Next, as shown in FIG. 2B, by implanting boron ions using the resist Fit3 as a mask, a highly concentrated p-type impurity region called a guard band 14 is formed along the edge of the field SiO□ film 11. Form.

次いで、ゲートSi0g膜15およびポリSiゲート電
極16を形成した後(同図(c))、レジスト膜17お
よびゲート電極16をマスクとしてn型不純物をイオン
注入して、ソース・ドレイン領域18.19が形成する
。(同図(d))。
Next, after forming a gate Si0g film 15 and a poly-Si gate electrode 16 (FIG. 1(c)), n-type impurities are ion-implanted using the resist film 17 and gate electrode 16 as masks to form source/drain regions 18, 19. is formed. ((d) in the same figure).

次に、CVD法によりSi0g膜等の眉間絶縁11!!
!51を形成した後、ソース・ドレイン電極コンタクト
用の窓を開け(同図(e))、AI膜からなるソース・
ドレイン電極52.53を形成すると、従来例に係る半
導体装置が完成する(同図(f))。
Next, the glabella insulation 11! of Si0g film etc. is made by CVD method. !
! 51, a window for source/drain electrode contact is opened (see (e) in the same figure), and a source/drain electrode contact window made of AI film is opened.
After forming the drain electrodes 52 and 53, the semiconductor device according to the conventional example is completed (FIG. 2(f)).

このように、第2の従来例の製造方法によれば、ソース
・ドレインの周囲にP型のガートバンド14を形成して
いるので、たとえフィールドSiO□膜11の下部がn
型反転したとしても、該n型反転領域とn型ソース領域
18またはドレイン令頁域19とが結ばれることは該ガ
ートバンド14によって狙止される。これにより、ソー
ス・ドレイン間にリーク電流が生じない性能の良好な半
導体装置を形成することができる。
As described above, according to the second conventional manufacturing method, since the P-type guard band 14 is formed around the source/drain, even if the lower part of the field SiO□ film 11 is
Even if type inversion occurs, the guard band 14 prevents the n-type inversion region from being connected to the n-type source region 18 or the drain region 19. Thereby, it is possible to form a semiconductor device with good performance in which no leakage current occurs between the source and the drain.

〔発明が解決しようとする課題] しかし、この第2の従来例の半導体装置の製造方法によ
れば、第6図の第2の従来例の半導体装置の上面図に示
すように、ソース・ドレイン領域18.19とフィール
ドSiO□膜11との間にガートバンド14を形成する
ため、そのガートバンドの面積に対応して半導体装置の
形成面積が大きくなり、集積化が損なわれるという問題
がある。
[Problems to be Solved by the Invention] However, according to the method of manufacturing the semiconductor device of the second conventional example, as shown in the top view of the semiconductor device of the second conventional example, the source/drain Since the guard band 14 is formed between the region 18, 19 and the field SiO□ film 11, the area for forming the semiconductor device becomes large corresponding to the area of the guard band, and there is a problem that integration is impaired.

本発明はかかる従来の問題点に鑑みて創作されたもので
あり、γ線等の放射線の入射を原因としてフィールド酸
化膜中に発生する正固定電荷によって、トランジスタの
ソース・ドレイン間にフィールドリーク電流が生じるの
を、特別なチャネルリーク電流防止用の不純物領域を形
成しないで簡便に防止することを可能とする半導体装置
の製造方法の提供を目的とする。
The present invention was created in view of such conventional problems, and the field leakage current between the source and drain of the transistor is caused by the positive fixed charge generated in the field oxide film due to the incidence of radiation such as gamma rays. An object of the present invention is to provide a method for manufacturing a semiconductor device that can easily prevent the occurrence of channel leakage current without forming a special impurity region for preventing channel leakage current.

(ill!iを解決するための手段〕 本発明の半導体装置の製造方法は、−導電型の半導体基
板上に耐酸化性膜を形成した後、該耐酸化性膜をパター
ニングする工程と、前記パターニングされた耐酸化性膜
をマスクとして半導体基板表白にチャネルストップ形成
用の一導電型不純物を注入する工程と、熱酸化により、
前記耐酸化性腺をマスクとして半導体基板表白にフィー
ルド酸化膜を形成するとともに、該フィールド酸化膜直
下にチャネルストップ領域を形成する工程と、前記耐酸
化性膜を除去した後、フィールド酸化膜のコントロール
エツチングを行い、該フィールド酸化膜の端部を除去し
て前記チャネルストップ領域の表面を部分的に露出させ
る工程と、前記フィールド酸化膜およびチャネルストッ
プ領域によって囲まれた領域内にトランジスタを形成す
る工程とを有することを特徴とし、上記課Jを達成する
(Means for Solving ill!i) The method for manufacturing a semiconductor device of the present invention includes a step of forming an oxidation-resistant film on a -conductivity type semiconductor substrate, and then patterning the oxidation-resistant film; A process of implanting one conductivity type impurity for forming a channel stop into the semiconductor substrate surface using a patterned oxidation-resistant film as a mask, and thermal oxidation.
A step of forming a field oxide film on the surface of the semiconductor substrate using the oxidation-resistant gland as a mask, and forming a channel stop region directly under the field oxide film, and after removing the oxidation-resistant film, controlled etching of the field oxide film. a step of partially exposing the surface of the channel stop region by removing an end of the field oxide film; and a step of forming a transistor in a region surrounded by the field oxide film and the channel stop region. The above-mentioned item J is achieved.

〔作 用〕 本発明によれば、選択酸化法により形成されたフィール
ド酸化膜のコントロールエンチングを行う。
[Operation] According to the present invention, controlled etching of a field oxide film formed by a selective oxidation method is performed.

このときのコントロールエンチング量は、フィールド酸
化膜の端部が除去され、比較的不純物濃度の高いチャネ
ルストップ領域が現れるところで絆了するように行う。
The amount of controlled etching at this time is determined so that it ends when the edge of the field oxide film is removed and a channel stop region with a relatively high impurity concentration appears.

これにより、実質的にフィールド酸化膜の内側に該フィ
ールド酸化膜に被覆されていない不純物濃度の高いガー
トバンドが形成されたと同様な状態を造り出すζ2がで
きる。
This creates a state ζ2 which is essentially the same as if a guard band with a high impurity concentration not covered by the field oxide film was formed inside the field oxide film.

このため、γ線等によってフィールド酸化膜中に正の固
定電荷が生成されたとしても、前記実質的なガートバン
ドにより、例えばMOSトランジスタのソース・ドレイ
ン間のリーク電流パスの形成を防止することができる。
Therefore, even if positive fixed charges are generated in the field oxide film by γ rays, etc., the substantial guard band prevents the formation of a leakage current path between the source and drain of a MOS transistor, for example. can.

また、本発明の製造方法によれば、チャネルリーク防止
のための不純物領域を形成する必要がないので、製造工
程数を少なくすることができるとともに、形成面積が増
加することもなく、半導体装置の集積化が損なわれない
Further, according to the manufacturing method of the present invention, there is no need to form an impurity region for preventing channel leakage, so the number of manufacturing steps can be reduced, and the formation area does not increase, making it possible to improve the performance of semiconductor devices. Integration is not impaired.

〔実施例〕〔Example〕

次に図を参照しながら本発明の実施例について説明をす
る。
Next, embodiments of the present invention will be described with reference to the drawings.

第1図(a)〜(h)は、本発明の実施例に係る半導体
装置の製造方法を説明する図である。
FIGS. 1A to 1H are diagrams illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention.

まず、不純物濃度I X 101s/cta’ (DS
i3仮20の表面を薄く熱酸化して不図示のsiogW
iを形成した後、膜厚1500人の耐酸化性膜9例えば
5isN411121をCVD法により形成し、次いで
該5iJa膜21をパターニングした後、5rsNa膜
21をマスクとしてボロン(B“)をイオン注入する(
同図(a))。
First, the impurity concentration I x 101s/cta' (DS
The surface of the i3 temporary 20 is thinly thermally oxidized and siogW (not shown) is applied.
After forming the 5rsNa film 21, an oxidation-resistant film 9, for example, 5isN411121, with a thickness of 1,500 is formed by the CVD method, and then, after patterning the 5iJa film 21, boron (B'') is ion-implanted using the 5rsNa film 21 as a mask. (
Figure (a)).

次に酸化温度900℃でウェット酸化し、5tJa膜2
1をマスクとして膜厚0.6μmのフィールドsho□
膜22を選択的に形成する(同図(b))。
Next, wet oxidation was performed at an oxidation temperature of 900°C to form a 5tJa film 2.
Using 1 as a mask, show a field with a film thickness of 0.6 μm□
A film 22 is selectively formed (FIG. 2(b)).

このときイオン注入されたボロンイオンも熱処理によっ
て活性化し、表面濃度が1 x 10 ′1/am’の
チャネルストップ領域23が形成される。但しフィール
ド5(01膜22端部直下のチャネルストップ領域23
の表面濃度は、不純物拡散分布の端にあたるためかなり
低い。
The boron ions implanted at this time are also activated by heat treatment, and a channel stop region 23 having a surface concentration of 1 x 10'1/am' is formed. However, field 5 (channel stop region 23 directly under the edge of 01 film 22)
The surface concentration of is quite low because it is at the edge of the impurity diffusion distribution.

次いで、Si3N4膜21を除去した後、10%のIF
水溶液により表面から0.1〜0.2μm程度、フィー
ルド5tOt膜22のコントロールエツチングを行う、
この結果、膜厚の薄いフィールド5102M122の端
部が除去されて、フィールドSi0g膜22の端部は0
.3〜0.5μm程度、後退する。これにより、チャネ
ルストップ領域23の表面濃度の高い部分が露出する(
同図(c))。
Next, after removing the Si3N4 film 21, 10% IF
Performing controlled etching of the field 5tOt film 22 approximately 0.1 to 0.2 μm from the surface using an aqueous solution.
As a result, the edge of the field 5102M122 with a thin film thickness is removed, and the edge of the field Si0g film 22 becomes 0.
.. It retreats by about 3 to 0.5 μm. As a result, the high surface concentration portion of the channel stop region 23 is exposed (
Figure (c)).

次に熱酸化によりゲートSiO□膜を形成し、CVD法
によりポリsit!ilを形成した後、不図示のレジス
ト膜をマスクとして該ポリ5tlI5!およびゲートS
iO!膜をパターニングしてゲート510g1i 24
およびポリSiゲート電極25を形成する(同図(d)
)。
Next, a gate SiO□ film is formed by thermal oxidation, and polysit! is formed by CVD. After forming the poly 5tlI5! using a resist film (not shown) as a mask, and gate S
iO! Pattern the film and gate 510g1i 24
and a poly-Si gate electrode 25 (FIG. (d)).
).

次いで、パターニングされたレジスト膜26およポリS
iゲート電極25をマスクとしてリン(P゛)をイオン
注入し、n型のソース領域27゜ドレイン領域28を形
成する(同図(e))。
Next, the patterned resist film 26 and polyS
Using the i-gate electrode 25 as a mask, phosphorus (P') is ion-implanted to form an n-type source region 27 and drain region 28 (FIG. 4(e)).

次にCVD法により、PSG膜や5iOz膜等の眉間絶
縁膜29を形成する(同図(r))。
Next, a glabellar insulating film 29 such as a PSG film or a 5iOz film is formed by the CVD method (FIG. 6(r)).

その後、眉間絶縁膜29をパターニングして、ソース・
ドレイン電極コンタクト用の開口部30゜31を形成す
る(同図(g))。
After that, the glabellar insulating film 29 is patterned and the source
Openings 30.degree. 31 for drain electrode contacts are formed (FIG. 3(g)).

次に、^1119を形成した後、該A1膜をパターニン
グすると、ソース電極32およびドレイン電極33が形
成され、本発明の半導体装置が完成する(同図(h))
Next, after forming ^1119, the A1 film is patterned to form a source electrode 32 and a drain electrode 33, completing the semiconductor device of the present invention ((h) in the same figure).
.

第2図は本発明の実施例に係る半導体装置の上面図であ
る。なお、説明をわかりやす(するために、ソース・ド
レイン電極32.33および眉間絶縁M29は省略して
いる。
FIG. 2 is a top view of a semiconductor device according to an embodiment of the present invention. Note that the source/drain electrodes 32 and 33 and the glabella insulation M29 are omitted to make the explanation easier to understand.

このように、本発明の実施例の半導体装置の製造方法に
よれば、第1図(d)に示すように、コントロールエツ
チングにより、フィールドstow)I!22の端部を
エツチング除去し、表面濃度の高いチャネルストシブ領
域23が該フィールドSiO□膜22から外に出るよう
にしている。このため、この露出した表面濃度の高いチ
ャネルストップ領域23は実質的にガートバンドと同様
に機能を果たし、たとえγ線等の放射線の入射によりフ
ィールドsio、l!!!22中に正の固定電荷が生成
されても、ソース・ドレイン領域27.28間にリーク
電流が生じるのを防止することが可能となる。
As described above, according to the method of manufacturing a semiconductor device according to the embodiment of the present invention, as shown in FIG. 1(d), the field stow) I! The end portions of the field SiO□ film 22 are removed by etching so that the channel-stensive region 23 with a high surface concentration comes out from the field SiO□ film 22. Therefore, this exposed channel stop region 23 with high surface concentration functions substantially like a guard band, and even if radiation such as γ-rays is incident, the field sio, l! ! ! Even if positive fixed charges are generated in the source and drain regions 27 and 22, it is possible to prevent leakage current from occurring between the source and drain regions 27 and 28.

また、本発明では従来例のようなリーク電流防止用のガ
ートバンドを特別に形成する必要もないので、大幅に工
程が簡略化されるとともに、トランジスタ形成領域の面
積が増大することもない。
Further, in the present invention, there is no need to specially form a guard band for preventing leakage current as in the conventional example, so the process is greatly simplified and the area of the transistor forming region does not increase.

このため、素子の良品歩留り向上と集積化の向上を図る
ことができる。
Therefore, it is possible to improve the yield of non-defective devices and the integration.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば、コントロールエ
ツチングにより、フィールド酸化膜の端部をエツチング
除去し、フィールド酸化膜端部を後退させて、実質的に
該フィールド酸化膜の外側に不純物濃度の高いガートバ
ンドを形成した状態を造り出している。
As explained above, according to the present invention, the edge of the field oxide film is etched away by controlled etching, the edge of the field oxide film is retreated, and the impurity concentration is substantially reduced to the outside of the field oxide film. This creates a state where a high guard band is formed.

このため、γ線等の放射線の入射によりフィールド酸化
膜中に正の固定電荷が生成されても、該実質的なガート
バンドにより、トランジスタのソース・ドレイン間にリ
ーク電流が生じるのを防止することが可能となる。
Therefore, even if positive fixed charges are generated in the field oxide film due to the incidence of radiation such as γ-rays, the substantial guard band prevents leakage current from occurring between the source and drain of the transistor. becomes possible.

また、本発明では従来例のように、特別にリーク電流防
止用のガートバンドを形成する必要もないので、工程が
大幅に簡略化されるとともに、トランジスタ形成領域の
面積が増大することもない9このため、素子の良品歩留
り向上と集積化の向上を図ることができる。
In addition, in the present invention, unlike the conventional example, there is no need to specifically form a guard band for preventing leakage current, so the process is greatly simplified and the area of the transistor formation region does not increase9. Therefore, it is possible to improve the yield of non-defective devices and the integration.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の実施例に係る半導体装置の製造方法
の説明図、 第2図は、本発明の実施例に係る半導体装置の上面図、 第3図は、第1の従来例の半導体装置の製造方法の説明
図、 第4図は、第1の従来例の問題点の説明図、第5図は、
第2の従来例の半導体装置の製造方法の説明図、 第6図は、第2の従来例の半導体装置の上面図である。 (符号の説明) 20・・・Si基Vi(−導電型の半導体基板)、21
・・・Si3N、膜(耐酸化性Itり、22・・・フィ
ールド5t(h膜、 23・・・チャネルストップ領域、 24・・・ゲートS io * M %25・・・ポリ
Siゲート電極、 27・・・ソース領域、 2B・・・ドレインを員環。
FIG. 1 is an explanatory diagram of a method for manufacturing a semiconductor device according to an embodiment of the present invention, FIG. 2 is a top view of a semiconductor device according to an embodiment of the present invention, and FIG. 3 is a diagram of a first conventional example. An explanatory diagram of a method for manufacturing a semiconductor device, FIG. 4 is an explanatory diagram of problems in the first conventional example, and FIG.
FIG. 6 is a top view of the semiconductor device according to the second conventional example. (Explanation of symbols) 20...Si-based Vi (-conductivity type semiconductor substrate), 21
...Si3N, film (oxidation resistance It), 22...Field 5t (h film, 23...Channel stop region, 24...Gate Sio*M%25...Poly-Si gate electrode, 27...Source region, 2B...Drain as a member ring.

Claims (1)

【特許請求の範囲】 一導電型の半導体基板上に耐酸化性膜を形成した後、該
耐酸化性膜をパターニングする工程と、前記パターニン
グされた耐酸化性膜をマスクとして半導体基板表面にチ
ャネルストップ形成用の一導電型不純物を注入する工程
と、 熱酸化により、前記耐酸化性膜をマスクとして半導体基
板表白にフィールド酸化膜を形成するとともに、該フィ
ールド酸化膜直下にチャネルストップ領域を形成する工
程と、 前記耐酸化性膜を除去した後、フィールド酸化膜のコン
トロールエッチングを行い、該フィールド酸化膜の端部
を除去して前記チャネルストップ領域の表面を部分的に
露出させる工程と、 前記フィールド酸化膜およびチャネルストップ領域によ
って囲まれた領域内にトランジスタを形成する工程とを
有することを特徴とする半導体装置。
[Claims] A step of forming an oxidation-resistant film on a semiconductor substrate of one conductivity type and then patterning the oxidation-resistant film, and using the patterned oxidation-resistant film as a mask to form a channel on the surface of the semiconductor substrate. A step of implanting one conductivity type impurity for forming a stop, and forming a field oxide film on the surface of the semiconductor substrate by thermal oxidation using the oxidation-resistant film as a mask, and forming a channel stop region directly under the field oxide film. After removing the oxidation-resistant film, control etching is performed on the field oxide film to remove an edge of the field oxide film to partially expose the surface of the channel stop region; 1. A semiconductor device comprising: forming a transistor in a region surrounded by an oxide film and a channel stop region.
JP29634289A 1989-11-14 1989-11-14 Manufacturing method of semiconductor device Pending JPH03155651A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29634289A JPH03155651A (en) 1989-11-14 1989-11-14 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29634289A JPH03155651A (en) 1989-11-14 1989-11-14 Manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
JPH03155651A true JPH03155651A (en) 1991-07-03

Family

ID=17832309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29634289A Pending JPH03155651A (en) 1989-11-14 1989-11-14 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JPH03155651A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6673660B2 (en) * 2001-10-10 2004-01-06 Oki Electric Industry Co, Ltd. Method of manufacturing semiconductor element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6673660B2 (en) * 2001-10-10 2004-01-06 Oki Electric Industry Co, Ltd. Method of manufacturing semiconductor element

Similar Documents

Publication Publication Date Title
EP0189914B1 (en) Semiconductor integrated circuit device and method of manufacturing the same
KR920003541A (en) Semiconductor device and manufacturing method thereof
JPH03155651A (en) Manufacturing method of semiconductor device
KR100311498B1 (en) Method for forming dual gate of semiconductor device
JPH05283687A (en) Production of semiconductor element
KR100290900B1 (en) Manufacturing method of transistor for electrostatic protection
KR100427032B1 (en) Method of manufacturing semiconductor device using one time high concentration ion-implantation
JP2892415B2 (en) Method for manufacturing semiconductor device
JP2841467B2 (en) Method for manufacturing MOS type semiconductor device
JPS61154172A (en) Manufacturing method of semiconductor device
JP3035996B2 (en) Method of manufacturing MIS type semiconductor device
JPS62245671A (en) Method for manufacturing semiconductor integrated circuit device
JPH02133929A (en) Semiconductor device and its manufacturing method
JPS6156448A (en) Method for manufacturing complementary semiconductor device
JPH03120836A (en) Semiconductor device
KR100205611B1 (en) Semiconductor device and method of fabricating it
JPH11312788A (en) Method for manufacturing semiconductor device
KR0146079B1 (en) Semiconductor device manufacturing method
JPH01125976A (en) Semiconductor device
KR960015856A (en) Device Separation Method of Semiconductor Devices
JPS6038874B2 (en) Method for manufacturing insulator gate field effect transistor
JPS6194371A (en) semiconductor equipment
JPH10189952A (en) Semiconductor device and manufacture thereof
KR19990018405A (en) Formation method of LDD structure for manufacturing semiconductor device
JPS61231763A (en) Semiconductor device and manufacture of the same