JPH03155138A - Manufacture of mosfet - Google Patents
Manufacture of mosfetInfo
- Publication number
- JPH03155138A JPH03155138A JP1294047A JP29404789A JPH03155138A JP H03155138 A JPH03155138 A JP H03155138A JP 1294047 A JP1294047 A JP 1294047A JP 29404789 A JP29404789 A JP 29404789A JP H03155138 A JPH03155138 A JP H03155138A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- film
- metal oxide
- gate
- ion beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electron Beam Exposure (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はMOS F ETの製造方法に関し、特にフォ
トリソグラフィ工程を簡略化したMOSFETの製造方
法に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for manufacturing a MOSFET, and more particularly to a method for manufacturing a MOSFET that simplifies the photolithography process.
第2図は従来のMOS F ETの製造方法を示す図で
、MOS F ETのゲート部を形成するフォトリソグ
ラフィ工程を示している。まず、シリコン基板1の表面
にゲート酸化膜となるシリコン酸化膜(SiOz) 2
を熱処理により形成し、その上にポリシリコン膜3とモ
リブデン(Mo)膜4を積層被着する(第2図(a))
。次に、このモリブデン膜4の上にフォトレジスト(ポ
ジ型ビームレジスト)5を塗布し、そのレジスト5の上
面から電子ビームを照射走査して、マスクパターンに露
光する(第2図(b))。FIG. 2 is a diagram showing a conventional method for manufacturing a MOSFET, showing a photolithography process for forming a gate portion of the MOSFET. First, a silicon oxide film (SiOz) 2 that will become a gate oxide film is formed on the surface of a silicon substrate 1.
is formed by heat treatment, and a polysilicon film 3 and a molybdenum (Mo) film 4 are laminated thereon (FIG. 2(a)).
. Next, a photoresist (positive beam resist) 5 is coated on this molybdenum film 4, and an electron beam is irradiated and scanned from the top surface of the resist 5 to expose it to a mask pattern (FIG. 2(b)). .
この後レジスト5を現像して露光した部分を除去しく第
2図(C))、残ったレジスト5aをマスクとしてモリ
ブデン膜4とポリシリコン膜3をエツチングしたゲート
電極部3a、4aを形成する(第2図(d))。この後
レジスト5aを除去することによりゲート電極部6を形
成していた(第2図(e))。Thereafter, the resist 5 is developed to remove the exposed portion (FIG. 2(C)), and the molybdenum film 4 and polysilicon film 3 are etched using the remaining resist 5a as a mask to form gate electrode parts 3a, 4a (FIG. 2(C)). Figure 2(d)). Thereafter, the resist 5a was removed to form the gate electrode portion 6 (FIG. 2(e)).
しかしながら、この従来のMOSFETのゲート部形成
工程は、フォトレジストの塗布工程、現像工程および除
去工程が入るので、工程数が多く時間がかかっていた。However, this conventional MOSFET gate forming process involves a photoresist coating process, a development process, and a removal process, and therefore requires a large number of processes and takes a long time.
また、サイドエツチングの問題によってパターン精度も
あまり高くなかった。Furthermore, the pattern accuracy was not very high due to side etching problems.
本発明の目的は、レジストの使用を止めて、上記した問
題を解決したMOSFETの製造方法を提供することで
ある。An object of the present invention is to provide a method for manufacturing a MOSFET that eliminates the use of resist and solves the above-mentioned problems.
このために本発明は、シリコン基板上にゲート酸化膜を
介して遷移金属酸化物膜を形成する工程と、上記遷移金
属酸化物膜をイオンビームでパターン露光する工程と、
露光した上記遷移金属酸化物膜をエツチング除去する工
程と、該エツチングでゲートとして残された上記遷移金
属酸化物膜を還元する工程とを具備するようにした。To this end, the present invention includes a step of forming a transition metal oxide film on a silicon substrate via a gate oxide film, a step of pattern-exposing the transition metal oxide film with an ion beam,
The method includes a step of etching away the exposed transition metal oxide film, and a step of reducing the transition metal oxide film left as a gate by the etching.
以下、本発明の実施例のMOSFETの製造方法につい
て説明する。第1図は本発明によるMOSFETのゲー
ト部形成工程を示す図である。まず、n型低濃度のシリ
コン基板lの表面にゲート酸化膜となる厚さ300人の
シリコン酸化膜(SiO□)2を熱処理で形成し、その
上面に1000〜2000人の厚さの界面安定化のため
にポリシリコン膜3を被着する。Hereinafter, a method for manufacturing a MOSFET according to an embodiment of the present invention will be described. FIG. 1 is a diagram showing a process of forming a gate portion of a MOSFET according to the present invention. First, a silicon oxide film (SiO□) 2 with a thickness of 300 nm, which will become a gate oxide film, is formed on the surface of an n-type low concentration silicon substrate l by heat treatment, and a 1000 to 2000 nm thick silicon oxide film (SiO□) 2 is formed on the top surface to stabilize the interface. A polysilicon film 3 is deposited for oxidation.
本実施例では、このポリシリコン膜3の上面に遷移金属
酸化物として例えば2000〜3000人の厚さの酸化
モリブデン(MOO:l) ’fl’J 7を被着する
(第1図(a))。この遷移金属酸化物としてはMo5
3の他に、CrO2、W(h 、VzOs、Ti0zあ
るいはMo03も含むそれらの混合物、またはTa20
5その他を用いることができる。これら金属酸化物の被
着は真空蒸着により行う。この場合、電子ビーム蒸着、
抵抗加熱蒸着または閃光蒸着のいずれの方法も有効であ
るが、いずれの場合も温度管理(例えば150〜200
℃)によって、その遷移金属酸化物をアモルファス化さ
せる。In this embodiment, molybdenum oxide (MOO:l) 'fl'J 7 with a thickness of 2,000 to 3,000 people is deposited as a transition metal oxide on the upper surface of the polysilicon film 3 (see FIG. 1(a)). ). This transition metal oxide is Mo5
3, CrO2, W(h2, VzOs, Ti0z or mixtures thereof also containing Mo03, or Ta20
5 and others can be used. These metal oxides are deposited by vacuum deposition. In this case, electron beam evaporation,
Either resistance heating vapor deposition or flash light vapor deposition is effective, but in either case, temperature control (e.g. 150 to 200
℃) to make the transition metal oxide amorphous.
次に、このMoO2膜7の上方からイオンビーム8を照
射走査して、MoO3膜7を所定のマスクパターンに露
光する(第1図(b))。このイオンビーム8は、ビー
ム径を絞り数〜数十KeVで加速させたものであり、電
子ビームに比べて散乱が極めて少ないので、解像度を上
げることができる。なお、このイオンビームとしては、
例えばGa” 、Ar1、Ls”その他を使用する。こ
のイオンビーム8の照射により、アモルファスのMoO
s膜7は、質量が大きい(電子に比較して約1800倍
)イオンの衝撃を受けて、あるしきい値照射量で構造が
急変する。Next, the ion beam 8 is irradiated and scanned from above this MoO2 film 7 to expose the MoO3 film 7 in a predetermined mask pattern (FIG. 1(b)). This ion beam 8 has a beam diameter accelerated by several to several tens of KeV, and has extremely low scattering compared to an electron beam, so that resolution can be improved. Note that this ion beam is
For example, Ga'', Ar1, Ls'', etc. are used. By irradiating this ion beam 8, amorphous MoO
The s-film 7 is bombarded by ions having a large mass (approximately 1800 times as large as electrons), and its structure suddenly changes at a certain threshold dose.
次に、全体をNaOH等のアルカリ液によりエツチング
してイオンビーム8により照射されたMob、膜7部分
を除去する(第1図(C))。ただし、遷移金属酸化物
がT’azOsやv20.の場合にはHFにより行う。Next, the entire structure is etched with an alkaline solution such as NaOH to remove the mob and film 7 portions irradiated by the ion beam 8 (FIG. 1(C)). However, transition metal oxides such as T'azOs and v20. In this case, HF is used.
なお、このMoO3について言えばエツチング処理は熱
処理(約600℃程度)で行うこともできる。Incidentally, regarding this MoO3, the etching treatment can also be performed by heat treatment (about 600° C.).
このエツチングで残されたMob、膜7が上層のゲート
電極部7aとなる。The Mob and film 7 left behind by this etching become the upper layer gate electrode portion 7a.
次にこのゲート電極部7aをマスクとしてポリシリコン
膜3をエツチング除去(第1図(d)) L、下層のゲ
ート電極部3aを形成する。以上のゲート電極部7a、
3aによりゲート電極9が形成される。続いてB゛イオ
ンビーム10打ち込んでシリコン基板1にソース11と
ドレイン12を形成する(第1図(e))。その後、ゲ
ート電極9のMob。Next, using this gate electrode portion 7a as a mask, the polysilicon film 3 is removed by etching (FIG. 1(d)) L, to form a lower layer gate electrode portion 3a. The above gate electrode part 7a,
A gate electrode 9 is formed by 3a. Subsequently, a B ion beam 10 is implanted to form a source 11 and a drain 12 in the silicon substrate 1 (FIG. 1(e)). After that, the gate electrode 9 mob.
をH3雰囲気中により還元し、続いて熱処理してポリシ
リコンと合金化させシリサイドに変成させる(第1図(
f))。is reduced in an H3 atmosphere, and then heat-treated to alloy it with polysilicon and transform it into silicide (Fig. 1 (
f)).
なお、第1図(f)において、13は眉間絶縁膜として
のPSG、14はソース11に接続したソース電極用A
l配線、15はドレイン12に接続したドレイン電極用
Al配線、16はLOCO5工程によって形成されたフ
ィールド部のSiO2膜を示す。該LOGO5工程は上
記の第1図(a)〜(elの説明では省略した。In FIG. 1(f), 13 is PSG as an insulating film between the eyebrows, and 14 is A for the source electrode connected to the source 11.
Reference numeral 15 indicates an Al interconnect for a drain electrode connected to the drain 12, and reference numeral 16 indicates an SiO2 film in the field portion formed by the LOCO5 process. The LOGO5 process was omitted in the explanation of FIGS. 1(a) to (el) above.
以上説明したMOS F ETの製造方法は、ゲート電
極の形成時に従来必要であったフォトレジストを使用し
ないので、そのレジストに関する工程が必要なくなり、
製造時間を大幅に短縮化できる。The MOS FET manufacturing method described above does not use the photoresist that was conventionally required when forming the gate electrode, so there is no need for a process related to the resist.
Manufacturing time can be significantly shortened.
また、レジストを使用せず、ゲート電極9の一部となる
遷移酸化金属膜に直接パターンを画描するので、レジス
ト使用によるサイドエッチ等の問題がなくなり、パター
ン精度が向上する。これは、イオンビームの径をサブミ
クロンオーダまで小さくすることによってさらに向上す
る。Furthermore, since a pattern is drawn directly on the transition metal oxide film that forms part of the gate electrode 9 without using a resist, problems such as side etching caused by the use of the resist are eliminated, and pattern accuracy is improved. This can be further improved by reducing the diameter of the ion beam to the submicron order.
また、ゲート電極9を形成するポリシリコンと遷移金属
を合金化してシリサイド化しているので、そのゲート電
極を低抵抗で配線できる。Further, since the polysilicon forming the gate electrode 9 and the transition metal are alloyed and silicided, the gate electrode can be wired with low resistance.
以上から本発明によれば、レジストが不要となることに
よって製造工程が簡略化でき、製造時間が短縮化できる
ことに加えて、精度の高いMOSFETが実現できると
いう利点がある。As described above, according to the present invention, there is an advantage that the manufacturing process can be simplified and the manufacturing time can be shortened by eliminating the need for resist, and that a MOSFET with high precision can be realized.
第1図は本発明の一実施例のMOS F ETの製造方
法を示す工程図、第2図は従来のMOSFETのゲート
部分の製造方法を示す工程図である。
工・・・シリコン基板、2・・・シリコン酸化膜(Si
Oz)、3・・・ポリシリコン膜、3a・・・ゲート電
極部、7・・・酸化モリブデン(MOO3)膜、7a・
・・ゲート電挽部、8・・・イオンビーム、9・・・ゲ
ート電極、10・・・ボロンイオンビーム、11・・・
ソース、12・・・ドレイン、13・・・PSG、14
.15・・・Al配線、16・・・フィールド部の5i
Oz膜。FIG. 1 is a process diagram showing a method of manufacturing a MOSFET according to an embodiment of the present invention, and FIG. 2 is a process diagram showing a method of manufacturing a gate portion of a conventional MOSFET. Process...Silicon substrate, 2...Silicon oxide film (Si
3... Polysilicon film, 3a... Gate electrode part, 7... Molybdenum oxide (MOO3) film, 7a.
...Gate electrical grinding part, 8...Ion beam, 9...Gate electrode, 10...Boron ion beam, 11...
Source, 12...Drain, 13...PSG, 14
.. 15... Al wiring, 16... 5i of field part
Oz film.
Claims (1)
属酸化物膜を形成する工程と、上記遷移金属酸化物膜を
イオンビームでパターン露光する工程と、露光した上記
遷移金属酸化物膜をエッチング除去する工程と、該エッ
チングでゲートとして残された上記遷移金属酸化物膜を
還元する工程とを具備することを特徴とするMOSFE
Tの製造方法。(1) A step of forming a transition metal oxide film on a silicon substrate via a gate oxide film, a step of pattern-exposing the transition metal oxide film with an ion beam, and a step of exposing the exposed transition metal oxide film to an ion beam. A MOSFE comprising: a step of removing by etching; and a step of reducing the transition metal oxide film left as a gate by the etching.
Method for manufacturing T.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1294047A JPH03155138A (en) | 1989-11-14 | 1989-11-14 | Manufacture of mosfet |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1294047A JPH03155138A (en) | 1989-11-14 | 1989-11-14 | Manufacture of mosfet |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03155138A true JPH03155138A (en) | 1991-07-03 |
Family
ID=17802591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1294047A Pending JPH03155138A (en) | 1989-11-14 | 1989-11-14 | Manufacture of mosfet |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03155138A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4325706C2 (en) * | 1992-07-31 | 2002-08-29 | Toshiba Kawasaki Kk | Method for producing a semiconductor device |
-
1989
- 1989-11-14 JP JP1294047A patent/JPH03155138A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4325706C2 (en) * | 1992-07-31 | 2002-08-29 | Toshiba Kawasaki Kk | Method for producing a semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5300445A (en) | Production method of an HEMT semiconductor device | |
JPS6127661A (en) | Method of forming conductive thin layer | |
JPH03155138A (en) | Manufacture of mosfet | |
JPH03129349A (en) | Production of photomask | |
JPS6142914A (en) | Manufacture of semiconductor device | |
JPS60208863A (en) | MOS transistor and its manufacturing method | |
JPH022175A (en) | Manufacture of thin film transistor | |
JP3067340B2 (en) | Semiconductor device | |
JPH06132188A (en) | Pattern forming method | |
JPS5632745A (en) | Semiconductor device and manufacture thereof | |
JPH05175232A (en) | Thin film transistor and its manufacture | |
JPS5811511B2 (en) | Ion etching method | |
JPS63308382A (en) | Manufacture of transistor with ldd structure | |
JPH02174216A (en) | Manufacturing method of semiconductor device | |
JPH0258771B2 (en) | ||
JPH0845962A (en) | Manufacture of semiconductor device | |
JPS606107B2 (en) | Manufacturing method of semiconductor device | |
JPS63155770A (en) | Method of manufacturing field effect transistor | |
JPS62174915A (en) | Manufacturing method of semiconductor device | |
JPS6250973B2 (en) | ||
JPH1041309A (en) | Wiring formation method of semiconductor device | |
JPS60213064A (en) | Manufacture of semiconductor device | |
JPH0571176B2 (en) | ||
JPS6037725A (en) | Manufacture of semiconductor device | |
JPH03215971A (en) | Manufacture of complementary semiconductor device |