JPH03149621A - マイクロプロセッサ - Google Patents
マイクロプロセッサInfo
- Publication number
- JPH03149621A JPH03149621A JP1289082A JP28908289A JPH03149621A JP H03149621 A JPH03149621 A JP H03149621A JP 1289082 A JP1289082 A JP 1289082A JP 28908289 A JP28908289 A JP 28908289A JP H03149621 A JPH03149621 A JP H03149621A
- Authority
- JP
- Japan
- Prior art keywords
- address
- reset
- signal
- power
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、マイクロプロセッサに関する。
従来の技術
一般に、コンピュータシステムにおいては、電源投入時
のリセットによるプログラムの実行開始をコールドスタ
ートと呼び、コールドスタート後のリセットによるプロ
グラムの実行開始をウォームスタートと呼んでいる。そ
のうちのコール−トスタートでは、電源投入後にコンピ
ュータシステム中にあるプリンタやＣＲＴ （Ｃａｔｈ
ｏｄｅ Ｒａｙ Ｔｕｂｅ）ターミナルなどの周辺装置
を初期化するプログラムが実行されるが、この処理は電
源投入時の１回だけでよい場合が多い、このコールドス
タートの初期化プログラムは、マイクロコンピュータシ
ステムの場合、通常ＲＯＭ （Ｒｅａｄ Ｏｎｌｙ Ｍ
ｅｍｏｒｙ）に書き込まれている。
のリセットによるプログラムの実行開始をコールドスタ
ートと呼び、コールドスタート後のリセットによるプロ
グラムの実行開始をウォームスタートと呼んでいる。そ
のうちのコール−トスタートでは、電源投入後にコンピ
ュータシステム中にあるプリンタやＣＲＴ （Ｃａｔｈ
ｏｄｅ Ｒａｙ Ｔｕｂｅ）ターミナルなどの周辺装置
を初期化するプログラムが実行されるが、この処理は電
源投入時の１回だけでよい場合が多い、このコールドス
タートの初期化プログラムは、マイクロコンピュータシ
ステムの場合、通常ＲＯＭ （Ｒｅａｄ Ｏｎｌｙ Ｍ
ｅｍｏｒｙ）に書き込まれている。
そこで、従来のマイクロプロセッサでは、コールドスタ
ートの後のウォームスタートを可能にするために、コー
ルドスタートによる初期化の終了後、上記ＲＯＭのアド
レスマツプにおけるリセッ−トアドレスを別のメモリブ
ロック（通常はフロッピーディスクなどの外部記憶装置
から主プログラムがロードされたＲ Ａ Ｍ （Ｒａｎ
ｄｏ−Ａｃｃｅｓｓ Ｎｅｓｏｒｙ））に書かれたリセ
ットアドレスに変更するための外部ハードウェアが付加
される。
ートの後のウォームスタートを可能にするために、コー
ルドスタートによる初期化の終了後、上記ＲＯＭのアド
レスマツプにおけるリセッ−トアドレスを別のメモリブ
ロック（通常はフロッピーディスクなどの外部記憶装置
から主プログラムがロードされたＲ Ａ Ｍ （Ｒａｎ
ｄｏ−Ａｃｃｅｓｓ Ｎｅｓｏｒｙ））に書かれたリセ
ットアドレスに変更するための外部ハードウェアが付加
される。
発明が解決しようとする課題
上述したように、従来のマイクロプロセッサでは、リセ
ット入力によって特定のアドレスからのプログラムの実
行開始、つまりコールドスタートのみが可能となる構成
であるため、コールドスタートとつオームスタートとを
区別して行うには、外部ハードウェアの付加が必要であ
る。このため、リセッｌ−条件が多数存在し、かつ、そ
の条件に応じて実行アドレスを変更したい場合、つまり
コールドスタートのほか多種類のウォームスタートを選
択的に行いたい場合には、追加すべき外部ハードウェア
が非常に複雑になるという問題点があった。
ット入力によって特定のアドレスからのプログラムの実
行開始、つまりコールドスタートのみが可能となる構成
であるため、コールドスタートとつオームスタートとを
区別して行うには、外部ハードウェアの付加が必要であ
る。このため、リセッｌ−条件が多数存在し、かつ、そ
の条件に応じて実行アドレスを変更したい場合、つまり
コールドスタートのほか多種類のウォームスタートを選
択的に行いたい場合には、追加すべき外部ハードウェア
が非常に複雑になるという問題点があった。
したがって本発明の目的は、複雑な外部ハードウェアの
追加を要することなくコールドスタートとウォームスタ
ートとを区別して行うことができるようにしたマイクロ
プロセッサを提供することである。
追加を要することなくコールドスタートとウォームスタ
ートとを区別して行うことができるようにしたマイクロ
プロセッサを提供することである。
課題を解決するための手段
本発明は、電源投入後用の任意の初期化プログラム実行
開始アドレスに対応する信号を保持し、リセット信号を
受けた場合には電源投入時用の特定の初期化プログラム
実行開始アドレスに対応する信号を保持した状態にリセ
ットされるレジスタと、 電源投入時に前記レジスタにリセット信号を与えるオー
ト−リセット回路と、 リセット信号を受けて、前記レジスタの保持する信号に
対応するアドレス設定信号を生成するリセット・アドレ
ス生成回路と、 このリセット・アドレス生成回路によって生成されるア
ドレス設定信号に応じたアドレス信号を初期値として設
定する命令フェッチ用のプログラム・カウンタとを含む
ことを特徴とするマイクロプロセッサである。
開始アドレスに対応する信号を保持し、リセット信号を
受けた場合には電源投入時用の特定の初期化プログラム
実行開始アドレスに対応する信号を保持した状態にリセ
ットされるレジスタと、 電源投入時に前記レジスタにリセット信号を与えるオー
ト−リセット回路と、 リセット信号を受けて、前記レジスタの保持する信号に
対応するアドレス設定信号を生成するリセット・アドレ
ス生成回路と、 このリセット・アドレス生成回路によって生成されるア
ドレス設定信号に応じたアドレス信号を初期値として設
定する命令フェッチ用のプログラム・カウンタとを含む
ことを特徴とするマイクロプロセッサである。
作 用
本発明によれば、電源投入時にはレジスタはオー １−
・リセット回路によってリセットされて電源投入時用の
初期化プログラム実行開始アドレスに対応する特定の信
号を保持した状態にリセットされ、リセット・アドレス
生成回路は電源投入時のリセット信号を受けてレジスタ
の保持信号に対応するアドレス設定信号を生成し、プロ
グラム・カウンタはそのアドレス設定信号に対応したア
ドレス信号を設定し、これによって電源投入時用の初期
化プログラムが実行される。
・リセット回路によってリセットされて電源投入時用の
初期化プログラム実行開始アドレスに対応する特定の信
号を保持した状態にリセットされ、リセット・アドレス
生成回路は電源投入時のリセット信号を受けてレジスタ
の保持信号に対応するアドレス設定信号を生成し、プロ
グラム・カウンタはそのアドレス設定信号に対応したア
ドレス信号を設定し、これによって電源投入時用の初期
化プログラムが実行される。
電源投入後のリセット信号をリセット・アドレス生成回
路が受けるときは、レジスタが保持する予め与えられて
いる電源投入後用の任意の初期化プログラム実行開始ア
ドレスに対応する信号に応じたアドレス設定信号が生成
され、このアドレス設定信号に対応したアドレス信号が
プログラム・カウンタに設定され、それによって電源投
入後用の初期化プログラムが実行される。
路が受けるときは、レジスタが保持する予め与えられて
いる電源投入後用の任意の初期化プログラム実行開始ア
ドレスに対応する信号に応じたアドレス設定信号が生成
され、このアドレス設定信号に対応したアドレス信号が
プログラム・カウンタに設定され、それによって電源投
入後用の初期化プログラムが実行される。
実施例
図面は、本発明の一実施例であるマイクロプロセッサの
要部を概略的に示すブロック図である。
要部を概略的に示すブロック図である。
リセット・アドレス・レジスタ１は、ユーザによって与
えられる電源投入後用の任意の初期化プログラムの実行
開始アドレスに対応付けられる論理レベルの信号を保持
し、オート・リセット信号を受ける場合には電源投入時
用の特定の初期化プログラムの実行開始アドレスに対応
付けられる論理レベルの信号を保持した状態に−リセッ
トされるレジスタである。このレジスタ１は、ＥＰＲＯ
Ｍ （Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ
ＲＯＷ）または、それに類するもので代用してもよい。
えられる電源投入後用の任意の初期化プログラムの実行
開始アドレスに対応付けられる論理レベルの信号を保持
し、オート・リセット信号を受ける場合には電源投入時
用の特定の初期化プログラムの実行開始アドレスに対応
付けられる論理レベルの信号を保持した状態に−リセッ
トされるレジスタである。このレジスタ１は、ＥＰＲＯ
Ｍ （Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ
ＲＯＷ）または、それに類するもので代用してもよい。
オート・リセット回路２は、電源投入時に上記リセット
・アドレス・レジスタｌをリセットするオート−リセッ
ト信号を出力するための回路である。
・アドレス・レジスタｌをリセットするオート−リセッ
ト信号を出力するための回路である。
リセット・アドレス生成回路３は、リセット信号を受け
たときリセット・アドレス・レジスタ１が保持する信号
の論理レベルに応じたアドレス設定信号を生成する機能
を持つ回路である。
たときリセット・アドレス・レジスタ１が保持する信号
の論理レベルに応じたアドレス設定信号を生成する機能
を持つ回路である。
次段のプログラム・カウンタ４は、命令フェッチ用の回
路であって、上記リセット・アドレス生成回路３で生成
されるアドレス設定信号に応じたアドレス信号を初期値
として設定し、アドレス・ラッチ５およびアドレス・パ
スライン６を介して図示しないＲＯＭ （初期化プログ
ラムを含む各種プログラムが書き込まれている）にその
アドレス信号を与える。
路であって、上記リセット・アドレス生成回路３で生成
されるアドレス設定信号に応じたアドレス信号を初期値
として設定し、アドレス・ラッチ５およびアドレス・パ
スライン６を介して図示しないＲＯＭ （初期化プログ
ラムを含む各種プログラムが書き込まれている）にその
アドレス信号を与える。
ＡＬＵ（＾ｒｉｔｈｍｅｔｉｃ Ｌｏｇｉｃ Ｕｎｉｔ
；算術論理ユニッ１−）フは、各種の演算処理を行うｌ
！能を持つ回路である。
；算術論理ユニッ１−）フは、各種の演算処理を行うｌ
！能を持つ回路である。
レジスタ・ファイル８は、上記ＡＬＵ７で演算した結果
を格納しておくための回路である。
を格納しておくための回路である。
命令レジスタ９は、上記ＲＯＭから読み出されデータ・
パスライン１１を経て送られてくる命令を受は取り、こ
れを実行するために一時保持しておくためのレジスタで
ある。
パスライン１１を経て送られてくる命令を受は取り、こ
れを実行するために一時保持しておくためのレジスタで
ある。
デコーダ１０は、命令レジスタ９で保持された命令デー
タを解読するための回路である。
タを解読するための回路である。
次に、上記マイクロプロセッサにおける初期化プログラ
ムの実行開始動作の概略について説明する。
ムの実行開始動作の概略について説明する。
電源投入時には、オート・リセット回路２がちリセット
・アドレス・レジスタｌに対しオート・リセット信号が
与えられ、これによってリセット・アドレス・レジスタ
１は特定の初期化プログラム、つまりコールドスタート
用初期化１０グラムの実行開始アドレスに対応付けられ
る論理レベルの信号を保持した状態にリセットされる。
・アドレス・レジスタｌに対しオート・リセット信号が
与えられ、これによってリセット・アドレス・レジスタ
１は特定の初期化プログラム、つまりコールドスタート
用初期化１０グラムの実行開始アドレスに対応付けられ
る論理レベルの信号を保持した状態にリセットされる。
一方、電源投入時にはリセット・アドレス生成回路３に
リセット信号が入力され、リセット・アドレス生成回路
３はこのときリセット・アドレス・レジスタ１が保持す
る信号の論理レベルに応じたアドレス設定信号を生成す
る。
リセット信号が入力され、リセット・アドレス生成回路
３はこのときリセット・アドレス・レジスタ１が保持す
る信号の論理レベルに応じたアドレス設定信号を生成す
る。
プログラム・カウンタ４では、このアドレス設定信号に
対応するアドレス信号、つまりコールドスタート用初期
化プログラムの実行開始アドレスが初期値として設定さ
れ、リセット解除の際そのアドレス信号がアドレス−ラ
ッチ５、アドレス・パスライン６を経てＲＯＭに送られ
、コールドスタートが行われる。
対応するアドレス信号、つまりコールドスタート用初期
化プログラムの実行開始アドレスが初期値として設定さ
れ、リセット解除の際そのアドレス信号がアドレス−ラ
ッチ５、アドレス・パスライン６を経てＲＯＭに送られ
、コールドスタートが行われる。
上記コールドスタート後にユーザによるスイッチ入力な
どによって、リセット信号がリセット・アドレス生成回
路３に与えられるとき、リセット・アドレス・レジスタ
ｌは既にリセット状態が解かれており、ユーザによって
与えられた任意の初期化プログラム実行開始アドレス、
つまりウォームスタート用初期化テログラムの実行開始
アドレスに対応付けられる論理レベルの信号を保持した
状態にあり、リセット・アドレス生成回路３はこの保持
信号の論理レベルに応じたアドレス設定信号を生成する
。
どによって、リセット信号がリセット・アドレス生成回
路３に与えられるとき、リセット・アドレス・レジスタ
ｌは既にリセット状態が解かれており、ユーザによって
与えられた任意の初期化プログラム実行開始アドレス、
つまりウォームスタート用初期化テログラムの実行開始
アドレスに対応付けられる論理レベルの信号を保持した
状態にあり、リセット・アドレス生成回路３はこの保持
信号の論理レベルに応じたアドレス設定信号を生成する
。
プログラム・カウンタ４では、このアドレス設定信号に
対応するアドレス信号、つまりウォームスタート用初期
化プログラムの実行開始アドレスが初期値として設定さ
れ、リセット解除の際そのアドレス信号がアドレス・ラ
ッチ５、アドレス・パスライン６を経てＲＯＭに送られ
、つオームスタートが行われる。
対応するアドレス信号、つまりウォームスタート用初期
化プログラムの実行開始アドレスが初期値として設定さ
れ、リセット解除の際そのアドレス信号がアドレス・ラ
ッチ５、アドレス・パスライン６を経てＲＯＭに送られ
、つオームスタートが行われる。
このようにして上記マイクロプロセッサでは、コールド
スタートとつオームスタートとを区別して実行すること
ができる。
スタートとつオームスタートとを区別して実行すること
ができる。
発明の効果
以上のように本発明のマイクロプロセッサによれば、任
意の初期化プログラム実行開始アドレスに対応付けられ
る信号を保持するレジスタを設け、電源投入時にはその
レジスタをオート・リセット回路で電源投入時用の特定
の初期化プログラム実行開始アドレスに対応付けられる
信号を保持する状態にリセットするようにして、リセッ
ト・アドレスの変更の可能な構成としているので、複雑
な外部ハードウェアを付加することなくコールドスター
トとつオームスタートとを区別して実行することができ
る。
意の初期化プログラム実行開始アドレスに対応付けられ
る信号を保持するレジスタを設け、電源投入時にはその
レジスタをオート・リセット回路で電源投入時用の特定
の初期化プログラム実行開始アドレスに対応付けられる
信号を保持する状態にリセットするようにして、リセッ
ト・アドレスの変更の可能な構成としているので、複雑
な外部ハードウェアを付加することなくコールドスター
トとつオームスタートとを区別して実行することができ
る。
図面は本発明の一実施例であるマイクロプロセッサの要
部の概略的な構成を示すブロック図であ′る。 １・・・リセット・アドレス・レジスタ、２・・・オー
ト・リセット回路、３・・・リセット・アドレス生成回
路、４・・・プログラム・カウンタ、５・・・アドレス
ラッチ 代理人 弁理士 画数 圭−郎 ２＼ １． ｌ 目胃物５−−４アド
レス・うν千ｌ １１［１・
部の概略的な構成を示すブロック図であ′る。 １・・・リセット・アドレス・レジスタ、２・・・オー
ト・リセット回路、３・・・リセット・アドレス生成回
路、４・・・プログラム・カウンタ、５・・・アドレス
ラッチ 代理人 弁理士 画数 圭−郎 ２＼ １． ｌ 目胃物５−−４アド
レス・うν千ｌ １１［１・
Claims (1)
- 【特許請求の範囲】 電源投入後用の任意の初期化プログラム実行開始アドレ
スに対応する信号を保持し、リセット信号を受けた場合
には電源投入時用の特定の初期化プログラム実行開始ア
ドレスに対応する信号を保持した状態にリセットされる
レジスタと、 電源投入時に前記レジスタにリセット信号を与えるオー
ト・リセット回路と、 リセット信号を受けて、前記レジスタの保持する信号に
対応するアドレス設定信号を生成するリセット・アドレ
ス生成回路と、 このリセット・アドレス生成回路によって生成されるア
ドレス設定信号に応じたアドレス信号を初期値として設
定する命令フェッチ用のプログラム・カウンタとを含む
ことを特徴とするマイクロプロセッサ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1289082A JPH03149621A (ja) | 1989-11-06 | 1989-11-06 | マイクロプロセッサ |
| US08/024,104 US5361365A (en) | 1989-11-06 | 1993-02-23 | Microprocessor for selectively performing cold and warm starts |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1289082A JPH03149621A (ja) | 1989-11-06 | 1989-11-06 | マイクロプロセッサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03149621A true JPH03149621A (ja) | 1991-06-26 |
Family
ID=17738592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1289082A Pending JPH03149621A (ja) | 1989-11-06 | 1989-11-06 | マイクロプロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03149621A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100476870B1 (ko) * | 1997-09-24 | 2005-07-05 | 삼성전자주식회사 | 컨트롤레지스터초기화신호발생회로 |
| JP2010205094A (ja) * | 2009-03-05 | 2010-09-16 | Nec Access Technica Ltd | 電子制御装置およびプログラム起動切替方法 |
| JP2011070306A (ja) * | 2009-09-24 | 2011-04-07 | Japan Radio Co Ltd | プログラムの起動方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61156336A (ja) * | 1984-12-27 | 1986-07-16 | Meidensha Electric Mfg Co Ltd | リセツトアドレス発生回路 |
-
1989
- 1989-11-06 JP JP1289082A patent/JPH03149621A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61156336A (ja) * | 1984-12-27 | 1986-07-16 | Meidensha Electric Mfg Co Ltd | リセツトアドレス発生回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100476870B1 (ko) * | 1997-09-24 | 2005-07-05 | 삼성전자주식회사 | 컨트롤레지스터초기화신호발생회로 |
| JP2010205094A (ja) * | 2009-03-05 | 2010-09-16 | Nec Access Technica Ltd | 電子制御装置およびプログラム起動切替方法 |
| JP2011070306A (ja) * | 2009-09-24 | 2011-04-07 | Japan Radio Co Ltd | プログラムの起動方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5815733A (en) | System for handling interrupts in a computer system using asic reset input line coupled to set of status circuits for presetting values in the status circuits | |
| JPH01297764A (ja) | プロセッサ | |
| JP2655615B2 (ja) | 情報処理装置 | |
| JPH0425957A (ja) | データ転送制御装置 | |
| US5410721A (en) | System and method for incrementing a program counter | |
| JPS58197553A (ja) | プログラム監視装置 | |
| JPH03149621A (ja) | マイクロプロセッサ | |
| JPH056281A (ja) | 情報処理装置 | |
| JPH0560629B2 (ja) | ||
| JP2809710B2 (ja) | プログラム例外コード制御回路 | |
| JPS60183661A (ja) | 情報処理装置 | |
| JPH04169937A (ja) | マイクロ・プロセッサ | |
| JPS5854418A (ja) | 割込み処理方式 | |
| JPH03149620A (ja) | マイクロプロセッサ | |
| JPH0632051B2 (ja) | 情報処理装置 | |
| JPH04205144A (ja) | マイクロプロセッサ | |
| JPH03292527A (ja) | 演算装置 | |
| JP2819705B2 (ja) | データ転送制御装置 | |
| JP2000056984A (ja) | メモリ内蔵マイクロコンピュータ及びマイクロコンピュータのリセット方法 | |
| JP2551139B2 (ja) | 情報処理装置 | |
| JPH04107630A (ja) | 中央処理装置 | |
| JPS6227423B2 (ja) | ||
| JPS62248043A (ja) | マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路 | |
| JPS5822455A (ja) | デ−タ処理装置 | |
| JPH04319729A (ja) | マイクロコンピュータ |