JPH03134868A - 光ディスクのクロックピット検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 光ディスクのクロックピット検出回路に関し、媒体不良
箇所で発生ずる不正規なピント信号によって不正確な基
準クロック信号が発生しないクロックピット検出回路を
提供することを目的とし、光ディスクに予め記録されて
いるクロックピットを検出して得たクロックピット信号
に基づいて、Ｐ　Ｌ　Ｌ回路を用いて基準クロック信号
を形成する光ディスクのクロックピット検出回路におい
て、」−記ＰＬＬ回路の位相比較器の前段に設けられた
アントゲ−１・と、クロックピット信号が上記アンドゲ
ートを通過する前後でのみ、該アンドゲートをＯＮにす
るように制御する誤検出防止回路とを備えた構成とした
。

〔産業上の利用分野〕

この発明は光ディスク装置に関し、特に光ディスクのク
ロックピット検出回路に関するものである。

〔従来の技術〕

光ディスク装置の制御系は主としてサンプルサーボ方式
と連続サーボ方式に分類される。本願の対象となるサン
プルサーボ方式はディスク表面に予め記録されているク
ロックピットを光ビームで検出してクロックピット信号
を発生させ、該クロックピット信号に基づいてＰ　Ｌ　
Ｌ回路にてサーボ制御の基準となる基準クロック信号が
形成されるようになっている。

第４図は従来のサンプルサーボのディスク上に刻設され
たビットフォーマットの１例を示す模式図であり、第５
図は該ビットフォーマット準クロック信号を得るための
プロ・７り回路図を示し、更に、第６図は第５図のブロ
ック回路図中ビットパルス形成回路１０の各部の信号波
形を示すものである。

第４図に示すように、仮想トラック中心線βを対称にし
てビーム進行方向左右にｚトラックづつずれて一対のウ
ォブルドビット１が設けられると共に、ユニークデイス
タンス２と称せられる所定の間隔を保ってクロックピッ
ト３が設けられる。

このクロックピット３と次のウォブルドピット１との間
に、例えば１６バイト分のデータゾーン４が設けられて
いる。尚、ウォブルドピッｌ−　１とクロックピット３
及びその間のユニークデイスタンス２とをサーボバイト
Ｓと称し、例えば２バイト分が充当され、従って、クロ
ックピットから次のクロックピットまでの間はこの例で
は１８バイト分の間隔が充当されていることになる。

上記ウォブルドピット１はトラックエラー信号検出に用
いられるものであって本願発明の内容とは関係がないの
で説明を省略する。

第６図ｆａｔに示すように仮想中心線ｌに沿って進行す
るレーザビームが、反射光によって第６図（ｂｌに示す
ように、ウォブルドピット１とクロックピット３の部分
で反射光量が少なくなる（図面上、光量が少ない方が上
向きになっている）再生信号がピントパルス形成回路１
０の信号再生回路１１より得られる。この再生信号を微
分回路１２で微分して第６図ｔｃ＋に示すような波形を
有する微分信号を得、そのピーク値が一定値以上である
場合にコンパレータ回路１３よりピントの中央に対応す
る位ｉｉ　（？１１分信号の山と谷の間のゼロクロス点
）で第６図（ｄ）に示すようにクロックピット信号Ｓｐ
を含むビット信号を出力する。このクロックピット信号
Ｓｐに基づいてＰＬＬ回路３０でディスク制御の基礎と
なる基準クロック信号Ｓｃを形成するのであるが、ディ
スク上からは該クロックピット信号号Ｓｐの他、データ
信号やウォブルドビット信号が得られる。

そこで、これ等信号の中からクロックピット信号Ｓｐの
みをクロックピット抽出回路２０で抽出する必要がある
。すなわら、上記ユニークデイスタンス２はデータゾー
ン４で表れる最大ピット長さ（Ｉ　ＳＯ規格の５．２５
インチ盤で１７ビツト対応の長さ）よりも大きな長さ（
１８ビット対応の長さ）に設定される。そしてクロック
ピット抽出回路２０のカウンタ２１には次段のＰＬＩ−
回路３０のＶＣＯ　（電圧制御発振器）３３の出力すな
わち基準クロック信号Ｓｃのｎ倍（ｎは通常２）の周波
数の基本クロック信号Ｓｑをクロックとして入力されて
おり、該基本クロック信号Ｓｑでカウンタ２１をカウン
トアンプするように構成するとともに、コンパレータ１
３の出力、すなわちデータ信号、ウォブルドビット信号
が入力される度にクリアされる。

一方、比較器２２には上記データゾーン４での最大ビッ
ト間隔以上の長さに対応する基本クロック信号Ｓｑ数が
設定されており、カウンタ２１の計数値が比較器２２に
設定された値、すなわちデータゾーン４でカウンタ２１
が計数する最大値より大きな値を計数したときには、ア
ンドゲート２３が開き、このときビットパルス形成回路
１０より得られる信号をＰＬＬ回路３０に入力するよう
になっている。データゾーン４から得られない間隔で表
れるピット信号はクロックピット信号Ｓｐであるので、
これによってクロックピット信号ＳｐのみがＰＬＬ回路
３０に人力され、基準クロックＳｃの発生に供せられる
。

尚、Ｐ　Ｌ　Ｌ回路３０は既に公知であって、位相比較
器３１からのアップ信号（ＩＮＣ）又はダウン信号（Ｄ
ＥＣ）をループフィルタ３２を介して直流にし、ＶＣＯ
３３で基本クロック信号ＳＱを発振し、該基本クロック
信号ＳＱを分周回路３４で分周して基準クロック信号Ｓ
ｃを得るようにするものである。

〔発明が解決しようとする課題〕

上記従来の構成によると媒体欠陥等により、正常なデー
タゾーン４では表れない長さの間隔でデータ信号（ピ・
７ト信号）が表れたときには、次のビットからの信号を
クロックピット信号ｓｐと認識し、アンドゲート２３ば
ＯＮとなり、Ｐ　Ｌ　Ｌ回路３０には周期の短いパルス
が入力されることになる。従って、−時間に基準クロッ
ク信号Ｓｃの周波数が高くなって正常な制御ができない
という不都合が生じる。

この発明は上記従来の事情に鑑みて提案されたものであ
って、媒体不良箇所で発生する不正規なピント信号によ
って不正確な基準クロック信号が発生しないクロックピ
ット検出回路を提供することを目的とするものである。

〔課題を解決するための手段〕

この発明は上記目的を達成するために以下の手段を採用
している。すなわち、光ディスクに予め記録されている
クロックピット３を検出して得たクロックピット信号号
Ｓｐに基づいて、ＰＬＬ回路３０を用いて基準クロック
信号Ｓｃを形成する光ディスクのクロックピット検出回
路を前提とし、第１図に示すように、上記Ｐ　Ｌ　Ｌ回
路３００位相比較器３１の前段に設けられたアントゲ−
１・５０と、クロックピット信号Ｓｐが上記アンドゲー
ト５０を通過する前後でのみ、該アンドゲート５０をＯ
Ｎにするように制御する誤検出防止回路４０とを備えた
だものである。

また、第２図に示すように、上記誤検出防止回路４０は
、ＰＬＬ回路３０より得られる基準クロック信月Ｓｃを
各クロックピット間に含まれるパイ１〜数Ｎで分周して
バイト信号Ｓｃを得、カウンタ４２で該バイト信号ｓｂ
を係数して該カウンタ４２が上記バイト数Ｎを計数した
ときに、上記アンドゲート５０をＯＮにし、該カウンタ
４２がクロックピット信号Ｓｐでセントされたときに、
アンドケート５０をＯＦＦにするようにしている。

〔作用〕 上記アントゲ−１・５０はクロックピット信号Ｓｐが発
生する前後でのみＯＮとなっているので、媒体不良によ
ってデータゾーン４て発生したユニークデイスタンスよ
り長い間隔のピント信号を受は付けない。

また、上記カウンタ４２にはクロックピット間のバイト
数に対応する数Ｎをクロ・ノクピ・ノド信号Ｓｐの入力
によって設定しておき、その後各ノ＼イトに対応するバ
イト信号ｓｂが入力されるごとに上記設定数Ｎをカウン
トダウンしていくので、次のクロックピット信号Ｓｐの
入力前に零となり、この零値を利用してアントゲ−１・
５０をＯＮさ・けることができる。また、」二記のよう
にクロックピット信号ｓｐによってカウンタ４２に設定
された上記バイト数Ｎが零になるまでの間のカウンタ出
力を利用してアンドゲート５０をＯＦＦにすることがで
きる。

また、更にクロックピット信号以外の信号を誤認識した
場合には次のクロックピット信号のみマスクされるが、
その次のクロックピット信号から正常に受は入れられる
。

〔実施例〕

第１図はこの発明に関するクロックピット検出回路の１
実施例を示すブロック図であり、第２図は第１図に示し
た誤検出防止回路４０の更に詳し０ いブロック図であり、第３図はそのタイムチャートであ
る。本実施例では、ｒｓ○規格で制定された直径５．２
５インチの大きさのディスク媒体を前提とし、１ハイト
力月５ビットで構成され、２バイトのサーボバイトと１
６バイトのデータバイトが１トラツク（ディスク１周）
に１３７６組連結している。データゾーンで現れる最大
ピット長さは１７ビツトに対応し、また、ユニークティ
スタンスは１８ビツトの距離がある。

第１図において、第５図に示した構成と同じ部分につい
ては同じ名称及び番号を用いて表し、その説明を省略す
る。

第１図において、クロ・シクピソト抽出回路２０より得
られるクロックピット信号ｓｐはアンドゲート５０を介
してＰＬＬ回路３０の位相比較器３１に入力される。こ
のアンドゲート５０は誤検出防止回路４０によって、後
に詳しく説明するように、アンドゲート５０にクロック
ピット信号号Ｓｐが入力される前後にのみＯＮされるよ
うになっている。

Ｐ　Ｌ　Ｌ　３０の分周回路３４では、第２図に示すよ
うに、先ずＶＣＯ３３から得られる基本クロック信号Ｓ
ｑが２分周回路３４２で２分の１に分周されて基準クロ
ック信号Ｓｃが作られる。この基準クロック信号Ｓｃは
ディスク上のデータゾーン４に書き込まれるデータの１
ビツトに対応し、更に、この基準クロック信号Ｓｃが１
／１５分周回路３４ｂで１５分の１に分周されてディス
ク上の１バイトの間隔に対応する第１のバイト信号Ｓｂ
’　　（第３図（ｂ））が形成される。この第１のバイ
ト信号ｓｂ’が更に１／１８分周回路３４Ｃで１８分の
１に分周されて、クロックピット信号Ｓｐとほぼ同じ周
期の比較信号ｓｈとなって位相比較器３１に入力される
。

上記第１のバイト信号Ｓｂ゛　は１５ビツトより構成さ
れる１バイトの１３ビツトに対応する位置で発生してお
り、これを遅延回路４５を介して各バイトの区切りの位
置で発生する第２のバイト信号Ｓｂ（第３図（Ｃ））に
し、アントゲ−１〜４６に入力される。ごのアンドゲー
ト４６は後述するよう１ ２ に誤検出防止回路４０のカウンタ４２出力が零のときＯ
ＦＦとなり、零以外の値のときＯＮとなるように制御さ
れ、このアンドゲート４６を通過した第２のバイト信号
Ｓｂがカウンタ４２に入力される。このカウンタ４２は
後述するようにクロックピット信号ｓｐがロード端子Ｉ
−から入力するとクロックピット間のバイト数Ｎ（この
例ではＮ−１８）がセットされ、上記第２のバイト信号
ｓｂが順次入力されるごとに上記設定数Ｎをカウントダ
ウンする（第３図（ｄ））。

カウンタ４２の出力が零になった時点で該カウンタ４２
の出力側のアンドゲート４３の出力（第３図（ｅ））は
“Ｏ”になりアンドゲート５０をＯＮにする。この状態
でクロックピット信号Ｓｐ（第３図（ａ））が発生ずる
と該クロックピット信号Ｓｐはアンドゲート５０を通過
して、Ｐ　Ｌ　Ｌ回路３０に入力される。更に、上記の
ようにアンドゲート５０を通過したクロックピット信号
Ｓｐはカウンタ４２のセット信号となって、カウンタ４
２のロード端子りに入力され、該カウンタ４２に再び上
記Ｎを設定する。

また、上記のようにカウンタ４２が零となって、該カウ
ンタ４２の出力側のアンドゲート４３の出力が“０”と
なったときアンドゲート５０がＮにされると共にインパ
ーク４４の出力がＩＩ　Ｉ　ＩＩになるので、アンドゲ
ート４６は一旦ＯＦ　Ｆになる。

その後クロックピット信号Ｓｐによってカウンタ４２に
Ｎが設定されると、再びアンドゲート４３の出力はＩＴ
　Ｉ　ＩＩ　（第３図（ｅ））となってアントゲ−ｔ・
５０をＯＦＦにすると共に、インバータ４４の出力はＩ
Ｔ　ＯＩＩとなって、アンドゲート４６はＯＮとなり、
第２のバイト信号ｓｂをカウンタ４２に入力することに
なる。

上記構成により第３図（ｅｌに示すようにアンドゲート
５０は正規のクロックピット信号Ｓｐが発生する直前で
のみＯＮとなり、クロックピット信号Ｓｐがアンドゲー
ト５０ｆｉ−通過した後はＯＦＦとなって、第３図（ｆ
ｌに示すようにデータゾーン４中の媒体不良によって生
じるビット信号５ｐｙ（第３図参照）を受は付けないこ
とになる。また、仮３ ４ に何らかの原因で不正規なピット信号Ｓｐ＋がアンドゲ
ート５０を通過したとした場合、カウンタ４２がＮをカ
ウントすることによってアンドゲート５０はＯＮになり
、この状態は次のクロックピット信号Ｓｐが発生ずるま
で保持される。

従って、次のクロックピッ（−信号Ｓｐが不正規であれ
ばともかく、２回以上連続して不正規なピット信号Ｓｐ
Ｉが発生ずることはほとんど皆無であるので、次回の正
規のクロックピット信号Ｓｐを受は入れて、ＰＬＬ回路
３０に入力すると共に、カウンタ４２にＮを設定する。

これによって、たとえ誤検出があっても、ただちに修復
されることになる。

〔発明の効果〕

以上説明したようにこの発明は不正規に発生したクロッ
クピット信号がＰ　Ｌ　Ｌ回路に人力することを防止し
ているので、媒体不良によって発生した不正規ピットに
よる信号をクロックピット信号と認識することはなくな
る。また、たとえ不正規な信号をクロックピット信号と
誤認識しても、直ちに正常な状態に戻すことができる。

【図面の簡単な説明】

第１図はこの発明の概念を示すブロック図、第２図は誤
検出防止回路の１実施例を示すブロック図、第３図はそ
のタイムチャート、第４図はディスク上のピントフォー
マットを示す模式図、第５図は従来のクロックピット検
出回路、第６図はそのタイムチャートである。 図中、 ３−クロックピット、３０−Ｐ　Ｌ　Ｌ回路、３１−位
相比較器、　４〇−誤検出防止回路、５０−アンドゲー
ト、４２−カウンタ、Ｎ−バイト数、　　ＳＣ−基準ク
ロック信号、ｓｂ−バイト信号、Ｓｐ−クロックピット
信号。 ５ ６

Claims (1)

1. 【特許請求の範囲】 〔１〕光ディスクに予め記録されているクロックピット
   （３）を検出して得たクロックピット信号（Ｓｐ）に基
   づいて、ＰＬＬ回路（３０）を用いて基準クロック信号
   （Ｓｃ）を形成する光ディスクのクロックピット検出回
   路において、 上記ＰＬＬ回路（３０）の位相比較器（３１）の前段に
   設けられたアンドゲート（５０）と、 クロックピット信号（Ｓｐ）が上記アンドゲート（５０
   ）を通過する前後でのみ、該アンドゲート（５０）をＯ
   Ｎにするように制御する誤検出防止回路（４０）とを備
   えた光ディスクのクロックピット検出回路。 〔２〕ＰＬＬ回路（３０）より得られる基準クロック信
   号（Ｓｃ）を各クロックピット間に含まれるバイト数（
   Ｎ）で分周してバイト信号（Ｓｂ）を得、カウンタ（４
   ２）で該バイト信号（Ｓｂ）を係数して該カウンタ（４
   ２）が上記バイト数（Ｎ）を計数したときに、上記アン
   ドゲート（５０）をＯＮにし、該カウンタ（４２）がク
   ロックピット信号（Ｓｐ）でセットされたときに、アン
   ドゲート（５０）をＯＦＦにする誤検出防止回路（４０
   ）を用いた請求項１に記載の光ディスクのクロックピッ
   ト検出回路。