JPH0294908A - Fet mixer - Google Patents
Fet mixerInfo
- Publication number
- JPH0294908A JPH0294908A JP24676488A JP24676488A JPH0294908A JP H0294908 A JPH0294908 A JP H0294908A JP 24676488 A JP24676488 A JP 24676488A JP 24676488 A JP24676488 A JP 24676488A JP H0294908 A JPH0294908 A JP H0294908A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- mixer
- drain
- gate
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Superheterodyne Receivers (AREA)
Abstract
Description
【発明の詳細な説明】
及呈上■肌■分■
本発明は、ミキシング素子としてFET(電界効果トラ
ンジスタ)を用いた、例えばマイクロ波帯の信号を扱う
周波数ミキサに関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a frequency mixer that uses FETs (field effect transistors) as mixing elements and handles signals in the microwave band, for example.
従来血伎歪
近年、衛星通信等のマイクロ波帯受信機用の周波数変換
素子として、従来から用いられているダイオードの代り
に、増幅作用等の利点をもつFETを用いたミキサの開
発が進められている。Conventional Blood DistortionIn recent years, mixers have been developed that use FETs, which have advantages such as amplification, instead of diodes, which have been traditionally used as frequency conversion elements for microwave band receivers such as satellite communications. ing.
FETミキサの回路構成としては、RF(高周波)、L
O(局部発振)、IF(中間周波)信号をFETのどの
端子から入出力するかによっていくつかの形式がある。The circuit configuration of the FET mixer is RF (high frequency), L
There are several formats depending on which terminal of the FET the O (local oscillation) and IF (intermediate frequency) signals are input and output from.
例えばFETのゲートからRF信号を入力し、ドレイン
からLO信号を入力し、ドレインからIF倍信号取り出
すドレインミキサ形式(以下、この形式のFETミキサ
を単にrFETミキサ」と称する)があるが、この形式
のFETミキサでは、雑音指数、変換利得といったミキ
サ特性が最良となるドレインバイアスはOv付近にある
。このバイアス状態ではFETは非飽和領域にあるため
にドレイン端でのFETの出力インピーダンスが小さく
なることから、LO及びIF倍信号入出力整合がとりや
すいという利点をもち、将来有望なミキサ回路形式の1
つである。For example, there is a drain mixer type (hereinafter, this type of FET mixer is simply referred to as an rFET mixer) that inputs an RF signal from the gate of the FET, inputs an LO signal from the drain, and extracts an IF multiplied signal from the drain. In the FET mixer, the drain bias at which mixer characteristics such as noise figure and conversion gain are best is near Ov. In this bias state, the FET is in the non-saturation region, so the output impedance of the FET at the drain end becomes small. This has the advantage of making it easy to match the input and output of the LO and IF multiplier signals, making it a promising mixer circuit type in the future. 1
It is one.
第3図(a)、 (b)は従来のFETミキサの回路構
成、及びミキサ動作時のFETのバイアス状B’に示す
ものである。第3図(a)において、1はミキシング用
FET、2はストリップラインで構成したRF帯整合回
路、3はゲートバイアスVg印加用チョ−クコイル、4
はIF帯ローパスあるいはバンドパスフィルタ、5はI
F帯整合回路、6はLO帯バンドパスフィルタ、7はL
O帯整合回路、8はドレインバイアス印加用チョークコ
イルである。FIGS. 3(a) and 3(b) show the circuit configuration of a conventional FET mixer and the bias state B' of the FET during mixer operation. In FIG. 3(a), 1 is a mixing FET, 2 is an RF band matching circuit composed of strip lines, 3 is a choke coil for applying gate bias Vg, and 4 is a mixing FET.
is an IF band low-pass or band-pass filter, and 5 is an I
F band matching circuit, 6 is LO band band pass filter, 7 is L
In the O-band matching circuit, 8 is a choke coil for applying drain bias.
本従来例はドレインバイアスとして、良好なミキサ特性
が得られるOvに設定した場合を示している。This conventional example shows a case where the drain bias is set to Ov, which provides good mixer characteristics.
第3図(b)は、LO電圧VtOに対するドレイン電流
!dの変化を、ゲート電圧Vgをパラメータとして示し
たものであり、第3図(b)中実線で示す。FIG. 3(b) shows the drain current vs. LO voltage VtO! The change in d is shown using the gate voltage Vg as a parameter, and is shown by a solid line in FIG. 3(b).
V g = V th+0.2V付近で雑音指数、変換
利得といったミキサ特性は最良になる。ここで、vth
はFETの閾値電圧を表わす。Mixer characteristics such as noise figure and conversion gain are best near V g = V th + 0.2V. Here, vth
represents the threshold voltage of the FET.
Uが”ン亀しようとするi
しかしミキサ用FETとしては以下のような問題点があ
る。即ち、−aには小信号低雑音用のFETが流用され
ており、これらのFETは通常ゲートバイアスとして負
電圧を印加して使用する仕様になっているために、Vt
h>−0,3Vといった浅い闇値電圧を持つものは少な
く、従って第3図(a)及び(b)かられかるように、
最良のミキサ特性を得よ、うとすると、第3図の従来例
では外部から負のゲートバイアスを印加せざるを得す、
バイアス源及びバイアス回路が新たに必要になるという
問題点ひいては、回路の大型化を招くという問題点があ
った。However, as a mixer FET, there are the following problems.In other words, FETs for small signal and low noise are used for -a, and these FETs are usually gate biased. Since it is designed to be used by applying a negative voltage as
There are few that have a shallow dark value voltage such as h>-0.3V, so as can be seen from Figure 3 (a) and (b),
In order to obtain the best mixer characteristics, in the conventional example shown in Fig. 3, it is necessary to apply a negative gate bias from the outside.
There is a problem in that a bias source and a bias circuit are newly required, and the circuit becomes larger in size.
本発明は上記の点に鑑みなされたものであり、上記従来
の問題点を除去した新規なFETミキサを提供すること
を目的としている。The present invention has been made in view of the above points, and an object of the present invention is to provide a novel FET mixer that eliminates the above conventional problems.
課題を”するための手段
上記の目的を達成するため本発明は、RF倍信号ゲート
から、LO信号をドレインから夫々入力し、IF倍信号
ドレインから取り出すFETミキサにおいて、上記FE
Tの閾値電圧をO〜−0,39、好ましくは−0,1〜
−0,3vに設定し、かつ上記FETのドレイン及びゲ
ートバイアスを直流的接地状態にしてミキシング動作さ
せる。Means for Accomplishing the Problems In order to achieve the above object, the present invention provides an FET mixer that inputs the LO signal from the RF multiplication signal gate and the LO signal from the drain, and takes out the IF multiplication signal from the drain.
The threshold voltage of T is O ~ -0,39, preferably -0,1 ~
-0.3v, and the drain and gate biases of the FETs are set to a direct current grounding state to perform a mixing operation.
止−■
第2図は、FETミキサをチューナで最適化した場合の
雑音指数及び変換利得を、ゲート電圧を変えて測定した
結果であり、(イ)(ハ)が雑音指数を、(ロ)(ニ)
が変換利得を表わしている。vth=−0,17V、
V th=−0,77V(7)各FET!、1m対シ
テ、いずれもV g = V th+0.2V付近で、
ミキサ特性は最良となる。また、概ねV g = V
th+0.1〜V Lh十〇、3vの範囲であれば雑音
指数、変換利得共に良好な特性を保つことが分かる。ま
た、雑音指数に限れば、V g = V Lh −V
Lh +0.3Vノ範囲テ0.5dll程度の変動に留
まり、低雑音性は保たれている。しかもゲート電圧Vg
の領域を閾値電圧vthまで拡大しても正の変換利得を
有しており、正の変換利得が得られないダイオードミキ
サに対する優位性を保っている。従って、ゲートバイア
スVgをOvとしてFETを動作させ、且つこのFET
の閾値電圧vthをθ〜−〇、3vに設定すれば、雑音
指数。Figure 2 shows the results of measuring the noise figure and conversion gain by changing the gate voltage when the FET mixer is optimized using a tuner. (d)
represents the conversion gain. vth=-0,17V,
V th = -0,77V (7) Each FET! , 1m vs. city, both around V g = V th + 0.2V,
The mixer characteristics are the best. Also, approximately V g = V
It can be seen that within the range of th+0.1 to V Lh 10.3 V, good characteristics are maintained in both the noise figure and the conversion gain. Also, in terms of noise figure, V g = V Lh - V
The fluctuation in the range of Lh +0.3V remains at about 0.5dll, and low noise is maintained. Moreover, the gate voltage Vg
It has a positive conversion gain even if the region of is expanded to the threshold voltage vth, and maintains its superiority over the diode mixer which cannot obtain a positive conversion gain. Therefore, the FET is operated with the gate bias Vg set to Ov, and this FET
If the threshold voltage vth of is set to θ~-〇, 3v, the noise figure.
変換利得等に良好な特性が得られる。またバイアスのた
めの電源を必要としない回路構成にすることができ、ミ
キサの高性能化と回路の小型化を同時に達成できる。Good characteristics such as conversion gain can be obtained. Further, it is possible to create a circuit configuration that does not require a power supply for bias, and it is possible to achieve high performance of the mixer and miniaturization of the circuit at the same time.
裏」1班
以下、図面を参照して本発明の実施例について具体的に
説明する。Embodiments of the present invention will be described in detail below with reference to the drawings.
第1図(a)に本発明の一実施例におけるFETミキサ
の回路構成図を示す。第1図(a)中の各要素に付けた
符号は、前記第3図(a)のものと同一動作。FIG. 1(a) shows a circuit configuration diagram of a FET mixer in an embodiment of the present invention. The numerals assigned to each element in FIG. 1(a) indicate the same operations as those in FIG. 3(a).
同一機能のものは同じ符号を付して示す。Items with the same function are indicated with the same reference numerals.
第1図(a)において、FETl0は前記第2図のミキ
サ特性の測定結果より、闇値電圧vthをθ〜0.3ν
、好ましくは−0,1〜−〇、3Vニ設計したFETで
ある。RF倍信号RF帯整合回路2を介して上記FET
l0のゲートに入力される。ここで、RF帯整合回路2
は前記従来回路とは異なり、接地ライン11に接続され
て上記FETl0にゲート電圧VgとしてOvを与えて
いる。またドレインについては、従来のドレインミキサ
形式と同様にドレインバイアスをOvに設定して回路を
構成している。In FIG. 1(a), FETl0 has a dark value voltage vth of θ to 0.3ν from the measurement results of the mixer characteristics shown in FIG.
, preferably -0,1 to -0,3V. The above FET via the RF double signal RF band matching circuit 2
It is input to the gate of l0. Here, RF band matching circuit 2
is connected to the ground line 11 and applies Ov as the gate voltage Vg to the FET10, unlike the conventional circuit. Regarding the drain, the circuit is configured with the drain bias set to Ov, similar to the conventional drain mixer type.
上記のように本実施例においては、ゲート及びドレイン
共に直流的に接地して無電源動作させていることから、
電源及びそれに付随するバイアスス回路を省くことがで
き、回路を小型化することができる。As mentioned above, in this example, both the gate and drain are DC grounded to operate without power supply.
A power supply and an associated bias circuit can be omitted, and the circuit can be miniaturized.
第1図(b)は、本実施例を構成するFETl0のLO
雷電圧対するドレイン電流1dの変化をゲート電圧Vg
をパラメータとして示したものである。FIG. 1(b) shows the LO of FET10 constituting this embodiment.
The change in drain current 1d with respect to lightning voltage is expressed as gate voltage Vg
is shown as a parameter.
本実施例の回路は、上述のようにFETl0の閾値電圧
vthがO〜−0,3v付近にあり、かつ第1図(b)
中実線で示すゲートバイアスOv(ドレインバイアスも
OV)の状態でミキサ動作する。第2図から明らかなよ
うに本実施例においては、バイアス状態がミキサ特性と
して最適であるため、第1図(a)のごとく無電源で動
作させてもミキサの高性能化が図られる。As mentioned above, in the circuit of this example, the threshold voltage vth of FETl0 is around O~-0.3v, and as shown in FIG.
The mixer operates under a gate bias Ov (drain bias also OV) shown by a solid line. As is clear from FIG. 2, in this embodiment, the bias state is optimal for the mixer characteristics, so the mixer can achieve high performance even when operated without a power source as shown in FIG. 1(a).
本実施例は、RF帯の整合回路をストリップ線路で構成
した場合のゲートの直流的接地方法の一例であるが、R
F帯での整合がとれていさえすればゲートの接地方法は
どんな方法でも良く、また整合回路もストリップ線路を
用いたものに限られないことはいうまでもない。This example is an example of a DC grounding method for a gate when an RF band matching circuit is configured with a strip line.
As long as matching in the F band is achieved, any method may be used for grounding the gate, and it goes without saying that the matching circuit is not limited to one using a strip line.
光囲曳殖釆
以上のように本発明によれば、ミキシング素子としてF
ETを用い、3i F E TのゲートからRF倍信号
入力し、ドレインからLO倍信号入力し、ドレインから
IF倍信号取り出すミキサにおいて、FETの闇値電圧
を選び、ゲートバイアス及びドレインバイアスを接地状
態として動作させることにより、良好なミキシング特性
が得られ、無電源動作による回路の小型化と、ミキサ特
性の高性能化を同時に達成することができ、マイクロ波
帯受信機等の機器の構成を簡略化することができる。As described above, according to the present invention, F is used as a mixing element.
Using an ET, in the mixer that inputs the RF multiplied signal from the gate of the 3i FET, inputs the LO multiplied signal from the drain, and takes out the IF multiplied signal from the drain, select the dark value voltage of the FET, and set the gate bias and drain bias to the grounded state. By operating the mixer as a controller, good mixing characteristics can be obtained, making it possible to reduce the size of the circuit due to power-free operation and improve the performance of the mixer characteristics at the same time, simplifying the configuration of equipment such as microwave band receivers. can be converted into
第1図(a)は本発明の一実施例におけるFETミキサ
の回路構成図、第1図(b)は本実施例におけるFET
のLO雷電圧ドレイン電流との関係図、第2図はFET
ミキサの雑音指数及び変換利得とゲート電圧との関係図
、第3図(a)は従来例におけるFETミキサの回路構
成図、第3図(b)は従来例におけるFETのLO雷電
圧ドレイン電流との関係図である。
2−・−RF帯整合回路。
4・−IF帯コロ−パスフィルタはバンドパスフィルタ
。
1F帯整合回路
LO帯バンドパスフィルタ。
LO帯整合回路。
ドレインバイアス印加用チョークコイル。
ミキシング用FET、11−・接地ライン。
11図(a)FIG. 1(a) is a circuit configuration diagram of an FET mixer in an embodiment of the present invention, and FIG. 1(b) is a circuit diagram of a FET mixer in an embodiment of the present invention.
Figure 2 shows the relationship between LO lightning voltage and drain current.
Figure 3(a) is a diagram of the relationship between the noise figure and conversion gain of the mixer and the gate voltage. Figure 3(a) is a circuit diagram of the FET mixer in the conventional example. Figure 3(b) is the LO lightning voltage drain current of the FET in the conventional example. It is a relationship diagram. 2-.-RF band matching circuit. 4.-IF band collo-pass filter is a band-pass filter. 1F band matching circuit LO band bandpass filter. LO band matching circuit. Choke coil for applying drain bias. Mixing FET, 11-/Ground line. Figure 11(a)
Claims (1)
レインに入力し、中間周波信号をドレインから取り出す
FETミキサにおいて、上記FETの閾値電圧を0〜−
0.3Vに設定し、ドレインバイアス及びゲートバイア
スを直流的に接地状態に接続してミキサ動作させること
を特徴とするFETミキサ。(1) In a FET mixer that inputs a high frequency signal to the gate, inputs a local oscillation signal to the drain, and takes out an intermediate frequency signal from the drain, the threshold voltage of the FET is set from 0 to -
A FET mixer characterized in that the mixer is operated by setting the voltage to 0.3V and connecting the drain bias and gate bias to a DC ground state.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24676488A JPH0294908A (en) | 1988-09-30 | 1988-09-30 | Fet mixer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24676488A JPH0294908A (en) | 1988-09-30 | 1988-09-30 | Fet mixer |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0294908A true JPH0294908A (en) | 1990-04-05 |
Family
ID=17153317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24676488A Pending JPH0294908A (en) | 1988-09-30 | 1988-09-30 | Fet mixer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0294908A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0596562A1 (en) * | 1992-11-04 | 1994-05-11 | Laboratoires D'electronique Philips S.A.S. | Device comprising a circuit for processing an alternating signal |
US11239798B2 (en) | 2018-03-19 | 2022-02-01 | Nippon Telegraph And Telephone Corporation | Distribution mixer |
-
1988
- 1988-09-30 JP JP24676488A patent/JPH0294908A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0596562A1 (en) * | 1992-11-04 | 1994-05-11 | Laboratoires D'electronique Philips S.A.S. | Device comprising a circuit for processing an alternating signal |
US11239798B2 (en) | 2018-03-19 | 2022-02-01 | Nippon Telegraph And Telephone Corporation | Distribution mixer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4734591A (en) | Frequency doubler | |
US4912520A (en) | Mixer circuit for use in a tuner of a television set or the like | |
JPH0376609B2 (en) | ||
EP0221632B1 (en) | Multifunction floating fet circuit | |
US5323123A (en) | Integrated circuit having a variable-gain amplifier | |
US4438529A (en) | TV Tuner circuit | |
JPH0294908A (en) | Fet mixer | |
US4056787A (en) | Self-oscillating mixer circuit | |
JPH0336127Y2 (en) | ||
JPH0669829A (en) | Receiver made into ic | |
US5339458A (en) | Frequency converter unit for use in a high-frequency receiver | |
JPH0586684B2 (en) | ||
JPH0740647B2 (en) | Field effect transistor circuit | |
JPS6121885Y2 (en) | ||
US20060094394A1 (en) | High-frequency amplifier having simple circuit structure and television tuner using high-frequency amplifier | |
Tsironis et al. | Modelling and Evaluation of Dual Gate MESFETs As Low-Noise, Self-Oscillating and Image-Rejection Mixers | |
JP2506135B2 (en) | Output impedance control circuit | |
KR900002916B1 (en) | Self-oscillating Mixer Using Double Gate Field Effect Transistor | |
JPS59146229A (en) | Tuner device | |
JPS6123872Y2 (en) | ||
JPH09214253A (en) | Harmonic mixer | |
JPH01269304A (en) | Output impedance control circuit | |
JPH04265002A (en) | Microwave converter | |
KR890007729Y1 (en) | The mixing circuit using c-band | |
JP2000068750A (en) | Mos mixer circuit |