JPH0293831A

JPH0293831A - 二重化システム

Info

Publication number: JPH0293831A
Application number: JP63246424A
Authority: JP
Inventors: Takayoshi Ohashi; 大橋　孝喜
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-09-30
Filing date: 1988-09-30
Publication date: 1990-04-04

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、同一の処理装置を２つ組合せて構成される
二重化システムに関する。

（従来の技術）従来、データ処理装置の信頼性を向上させる方法の１つ
として二重化がある。この二重化としては、同一の処理
を行う処理装置を２つ設け、各処理装置の処理結果を比
較器で比較するものとなっている。近年、ＬＳＩ技術の
進歩により、この二重化がコスト的にも見合うものとな
りつつある。

このような処理装置のＬＳＩ化を前提とした二重化を考
える時、ＬＳＩ開発量の削減、基板実装の点から、ＬＳ
Ｉ内に比較器を内蔵すること、同−のＬＳＩを２つ組合
せることで二重化システムが構成できることが望まれる
。

これを可能にするものとしては、第４図（ａ）（ｂ）に
示すような２つが考えられる。

第４図（ａ）は、２つのＬＳＩの一方をマスク、他方を
スレーブとし、スレーブ側の比較器を使用せずにマスク
側の比較器だけで処理結果の比較を行うものである。

第４図（ｂ）は、２つのＬＳＩ間にマスク、スレーブと
いう関係を設けずに、処理結果の比較を各ＬＳＩで別々
に行うものである。

前者のものでは、処理結果のやりとりに必要なＬＳＩの
ピン数が後者のものに比べて少なくて済む一方、マスク
が核となってしまい、マスク側の使用不能により全体が
使用不能となってしまうという欠点がある。また、後者
のものでは、一方の使用不能により全体が使用不能とな
ってしまうことがない反面、処理結果のやりとりに必要
なＬＳＩのビン数が多くなり、通信路も２つ必要となっ
てしまうという欠点がある。

したがって、一方の処理装置の使用不能により全体が使
用、不能となってしまったり、２つの通信路が必要とな
ってしまうという欠点がある。

（発明が解決しようとする課題）上記のように、同一な処理装置を組合せて二重化システ
ムを構成する際に、一方の処理装置の使用不能により全
体が使用不能となってしまったり、２つの通信路が必要
であるという欠点を除去するもので、同一な処理装置を
組合せて二重化システムを構成する際に、一方の処理装
置の使用不能により全体が使用不能とはならずに、通信
路の削減を行うことができる二重化システムを提供する
ことを１」的とする。

［発明の構成］（課題を解決するための手段）この発明の二重化システムは、第１の処理装置と第２の
処理装置とによって構成され、双方向通信手段によって
接続されるものにおいて、上記第１の処理装置、第２の
処理装置に、自己の処理結果を保持する第１の保持手段
と、上記双方向通信手段の通信方向を指示する送信方向
指示手段と、この送信方向指示手段の指示により上記双
方向通信手段の方向制御を行う方向制御手段と、上記送
信方向指示手段の指示に応じて、上記第１の保持手段の
保持内容を上記方向制御手段および双方向通信手段を介
して他方の処理装置へ出力する出力手段と、上記送信方
向指示手段の指示に応じて、上記第１の保持手段の保持
内容を保持する第２の保持手段と、上記送信方向指示手
段の指示に応じて、上記双方向通信手段および方向制御
手段を介して供給される他方の処理装置からの処理結果
を保持する第３の保持手段と、上記第２の保持手段の保
持内容と第３の保持手段の保持内容とを比較する比較手
段とを具備し、上記双方向通信手段を時分割で使用する
構成となっている。

（作用）この発明は、第１の処理装置と第２の処理装置とによっ
て構成され、双方向通信手段によって接続される二重化
システムにおいて、上記双方向通信手段を上記第１の処
理装置と第２の処理装置とで時分割で使用するようにし
たものである。

（実施例）以下、図面を参照してこの発明の一実施例を説明する。

第２図は、この発明の二重化システムを示すものであり
、処理装置（第１の処理装置）と処理装置（第２の処理
装置）２１とによって構成され、双方向バス（双方向通
信手段）２２によって接続されている。

上記処理装置２０．２１には、基本クロックの２倍のク
ロックが供給されるとともに、モード指示信号（送信方
向指示手段）が供給されている。

上記処理装置２０．２１は、それぞれ双方向バス２２を
介して処理結果を１クロツク遅れて他方の処理装置（２
０，２１）に送信するようになっている。すなわち、双
方向バス２２において、基本クロックの前半は、一方か
ら他方への処理結果の送信、後半はこの逆の送信という
ように、時分割に使用されるようになっている。送信方
向がどのようになるかは、モード指示信号を基に各処理
装置２０．２１か判断する。たとえば、モード指示信号
として０“が供給されている処理装置２０（２１＞は、
基本クロックの前半で処理結果を他方の処理装置２１　
（２０）へ送信し、後半で他方の処理装置２１　　（２
０）からの処理結果を受信し、またモード指示信号とし
て“１′が供給されている処理装置２０（２１）は、基
本クロックの前゛１６で他方の処理装置２１　（２０）
からの処理結果を受信し、後゛１′、で処理結果を他方
の処理装置２１（２０）へ送信するようになっている。

各処理装置における、処理結果の比較は、処理が行われ
た時点から基本クロックで２タロツク後に行われるよう
になっている。

次に、上記処理装置２０　（２１）の内部構成について
、第１図を用いて説明する。すなわち、データの処理を
行い、処理結果を出力するデータ処理部１、図示しない
発振器から供給される第３図（ａ）に示すようなりロッ
クａを分周（１／２）することにより、同図（ｂ）に示
すような基本クロックｂを発生するクロック分周器２、
このクロック発振器２からの基本クロックｂと上記モー
ド指示信号との排他的論理和をとるＥＯＲ回路３、この
ＥＯＲ回路３の出力を反転するインバータ回路４、上記
ＥＯＲ回路３の出力とクロックａとの論理積をとるアン
ド回路５、上記インバータ回路４の出力とクロックａと
の論理積をとるアンド回路６、上記ＥＯＲ回路３の出力
に応じて上記双方向バス２２の送信内容を制御するトラ
ンシーバ（方向制御手段）７、上記データ処理部１から
の処理結果を基本クロックｂに同期して保持するレジス
タ（第１の保持手段）８、上記アンド回路５からのアン
ド出力に応じて上記レジスタ８の保持内容を保持するレ
ジスタ（第２の保持手段）９、上記アンド回路６からの
アンド出力に応じて上記双方向バス２２、およびトラン
シーバ７を介して送られてくる（受信した）他方の処理
装置からの処理結果を保持するレジスタ（第３の保持手
段）１０、およびレジスタ９と１０との保持内容を比較
し、引算回路で構成される比較回路１１によって構成さ
れている。

上記トランシーバ７は、ドライバ７ａとレジバフｂとか
ら構成され、ドライバ７ａは上記ＥＯＲ回路３から“１
“信号が供給されている間、レジスタ８からの出力を双
方向バス２２を介して他方の装置におけるトランシーバ
７へ送信するものであり、レシーバ７ｂは他方の装置に
おけるトランシーバ７から双方向バス２２を介して１％
給される処理結果を受信し、レジスタ１０へ出力するも
のである。

次に、上記のような構成において、第３図のタイミング
図を参照しつつ、処理装置２０　（２１）の内部動作に
ついて説明する。すなわち、モード指示信号として“０
”信号が、ＦＯＲ回路３の一端に供給され、図示しない
発振器からのクロックａはクロック分周器２、およびア
ンド回路５．６の一端に供給されている。すると、クロ
ック分周器２はクロックａを１／２に分周した基本クロ
ックをデータ処理部１およびＥＯＲ回路３の他端にも出
力する。これにより、ＥＯＲ回路３は基本クロックが“
１″のとき、“１“信号を出力し、“０″のとき、“０
”信号を出力し、この出力はトランシーバ７、アンド回
路５の一端およびインバータ回路４で反転されてアンド
回路６の一端に供給される。

このような状態において、データ処理部１でブタ処理が
行われ、その処理結果Ａが出力される。

すると、その処理結果Ａは基本クロックｂのステップＴ
ｉに同期してレジスタ８に保持される。

そして、次の基本クロックｂが“１″、つまりＥＯＲ１
路３の出力が“１“となり、クロックａが“１′のとき
に、アンド回路５が成立し、その出力がレジスタ９に出
力される。これにより、レジスタ８からの出力はレジス
タ９に保持される。

また、ＥＯＲ回路３の出力が“１“のため、トランシー
バ７のドライバ７ａは送信状態となっている。これによ
り、基本クロックｂのステップＴｉ＋１の前半でレジス
タ８の保持内容がトランシーバ７のドライバ７ａ、およ
び双方向バス２２を介して他方の処理装置２１（２０）
内のトランシーバ７に送信される。

そして、次の基本クロックｂが“０“、つまりＥＯＲ回
路３の出力が０“となり、クロックａが“１“のときに
、アンド回路６が成立し、その出力がレジスタ１０に出
力される。また、基本クロックｂのステップＴｉ＋１の
後半で他方の処理装置＆２１（２０）内のトランシーバ
７からの処理結果Ａ′は、双方向バス２２およびトラン
シーバ７のレシーバ７ｂを介してレジスタ１０に供給さ
れ、保持される。そして、次の基本クロックｂのステッ
プＴ　ｉ　＋　２の前半で、レジスタ９の処理内容Ａと
レジスタ１０の処理内容Ａ′とが比較され、この比較結
果が出力される。この結果、処理内容Ａ、Ａ’が一致す
る場合“０″信号を出力し、不一致の場合、他の値を出
力する。

このように、モード指示信号として“０″が供給されて
いる処理装置２０　（２１）では、基本クロックの前半
で処理結果を他方の処理装置２１（２０）へ送信し、後
半で他方の処理装置２１（２０）からの処理結果を受信
している。

また、他方の処理装置２１（２０）も、上記同様に動作
して比較結果を出力している。ただし、モード指示信号
としては“１“が供給されているため、基本クロックｂ
の前半で処理装置２０（２１）からの処理結果を受信し
、後半で処理結果を処理装置２０（２１）へ送信する。

上記したように、２つの処理装置からなり、それらが双
方向バスによって接続されているものにおいて、その双
方向バスを、２つの処理装置で時分割で使用するように
したので、一方の処理装置の使用不能により全体が使用
不能とはならずに、通信路の削減を行うことができる。

特に、処理装置のＬＳＩ化を想定した場合には、処理結
果の比較に必要なピン数を削減することができる。

［発明の効果］以上詳述したようにこの発明によれば、同一な処理装置
を組合せて二重化システムを構成する際に、一方の処理
装置の使用不能により全体が使用不能とはならずに、通
信路の削減を行うことができる二重化システムを提俄で
きる。

【図面の簡単な説明】

第１図から第３図はこの発明の一実施例を示すもので、
第１図は処理装置の内部構成を示すブロック図、第２図
は二重化システムを説明するための図、第３図は要部の
動作を説明するためのタイミング図であり、第４図は従
来の二重化システムを説明するための図である。１・・・データ処理部、２・・・クロック分周器、３・
・・ＥＯＲ回路、４・・・インバータ回路、５．６・・
・アンド回路、７・・・トランシーバ（方向制御手段）
、８．９．１０・・・レジスタ（第１、第２、第３の保
持手段）　１１・・・比較回路、２０・・・処理装置（
第１の処理装置）　２１・・・処理装置（第２の処理装
置）　２２・・・双方向バス（双方向通信手段）。出願人代理人　弁理士　鈴圧式彦出力クロックスレーブ（ａ）（ｂ）マスター

Claims

【特許請求の範囲】第１の処理装置と第２の処理装置とによって構成され、
双方向通信手段によって接続される二重化システムにお
いて、上記第１の処理装置、第２の処理装置に、自己の処理結
果を保持する第１の保持手段と、上記双方向通信手段の
通信方向を指示する送信方向指示手段と、この送信方向
指示手段の指示により上記双方向通信手段の方向制御を
行う方向制御手段と、上記送信方向指示手段の指示に応
じて、上記第１の保持手段の保持内容を上記方向制御手
段および双方向通信手段を介して他方の処理装置へ出力
する出力手段と、上記送信方向指示手段の指示に応じて
、上記第１の保持手段の保持内容を保持する第２の保持
手段と、上記送信方向指示手段の指示に応じて、上記双
方向通信手段および方向制御手段を介して供給される他
方の処理装置からの処理結果を保持する第３の保持手段
と、上記第２の保持手段の保持内容と第３の保持手段の
保持内容とを比較する比較手段とを具備し、上記双方向通信手段を時分割で使用することを特徴とす
る二重化システム。