JPH0286451A - Video printer - Google Patents
Video printerInfo
- Publication number
- JPH0286451A JPH0286451A JP63236480A JP23648088A JPH0286451A JP H0286451 A JPH0286451 A JP H0286451A JP 63236480 A JP63236480 A JP 63236480A JP 23648088 A JP23648088 A JP 23648088A JP H0286451 A JPH0286451 A JP H0286451A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- video
- memory
- screen
- written
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 82
- 230000000007 visual effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 239000002131 composite material Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
- Dot-Matrix Printers And Others (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明はビデオプリンタに係り、動画から希望のフレー
ムを選択して静止画を得てハードコピーを行なうビデオ
プリンタに関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a video printer, and more particularly, to a video printer that selects a desired frame from a moving image, obtains a still image, and prints a hard copy.
従来の技術
第4図は従来のビデオプリンタの一例のブロック図を示
す。入力端子1に入来したコンポジット映像信号はイン
タフェース回路2を経た後AD変換器3にてAD変換さ
れ、メモリ制御回路4からの書き込み制御信号によって
フレームメモリ5に書き込まれる。この書き込みに際し
、例えば操作者は動画を見ていてメモリ希望のフレーム
(静止画となる)を選択し、例えばメモリスイッチ等を
操作してメモリ制御回路4から書き込み制御信号を出力
するようにする。BACKGROUND OF THE INVENTION FIG. 4 shows a block diagram of an example of a conventional video printer. The composite video signal that has entered the input terminal 1 passes through the interface circuit 2, is AD-converted by the AD converter 3, and is written into the frame memory 5 in response to a write control signal from the memory control circuit 4. For this writing, for example, the operator is watching a moving image and selects a desired frame (a still image) to be stored in the memory, and operates, for example, a memory switch or the like to output a write control signal from the memory control circuit 4.
一方、読み出しに際し、操作者が読み出しを指定すると
メモリ制御回路4から読み出し制御信号が取り出され、
フレームメモリ5から静止画映像信号が読み出される。On the other hand, when reading, when the operator specifies reading, a read control signal is taken out from the memory control circuit 4,
A still image video signal is read out from the frame memory 5.
この読み出された映像信号はデコーダ6にてプリントの
ための信号フォーマットに変換され、プリンタ処理回路
7を介して例えばサーマルヘッド等のプリントヘッド8
に供給され、感熱転写によって印刷が行なわれる。This read video signal is converted into a signal format for printing by a decoder 6, and then sent to a print head such as a thermal head via a printer processing circuit 7.
Printing is performed by thermal transfer.
発明が解決しようとする課題
メモリスイッチを操作して希望フレームをメモリ5に書
き込むに際し、一般には動画を見ていて希望フレームが
来た時にスイッチを操作するため、実際にはタイミング
遅れを生じ、このタイミングdれから、メモリ5に紺き
込まれるフレームは既に希望フレームを数フレーム経過
したフレームとなる(NTSC方式の場合、1フレーム
は1/30秒)。上記従来例は、フレームメモリが1個
しか具備されていないため、このタイミング遅れによる
スイッチ操作によって希望フレームをフレームメモリ5
に出き込むことができず、希望フレームの静止画を印刷
することができず、使い勝手が悪い問題点があった。Problems to be Solved by the Invention When operating a memory switch to write a desired frame into the memory 5, the switch is generally operated when the desired frame arrives while watching a video, which actually causes a timing delay. After the timing d, the frame stored in the memory 5 is already a frame several frames past the desired frame (in the case of the NTSC system, one frame is 1/30 seconds). Since the above conventional example is equipped with only one frame memory, the desired frame is transferred to the frame memory 5 by switch operation due to this timing delay.
There was a problem that it was not easy to use, as it was impossible to print a still image of the desired frame.
本発明は、希望フレームを確実にフレームメモリに書き
込むことができ、しかも、希望フレームの前後のフレー
ムの画を一目で見て希望フレームを容易に取り出して印
刷できるビデオプリンタを提供することを目的とする。SUMMARY OF THE INVENTION An object of the present invention is to provide a video printer that can reliably write a desired frame into a frame memory, and that can also easily take out and print the desired frame by looking at the images of the frames before and after the desired frame at a glance. do.
課題を解決するための手段
本発明は第1図に示す構成をなす。同図中、16は複数
のフレームメモリで、動画の異なるフレームの映像信号
を夫々出き込まれる。17はメモリスイッチで、動画を
見て所定の希望フレームを選択する。30は書き込み手
段で、入力映像信号を複数のフレームメモリ16にフレ
ー・ム毎に順次書き込む。31は読み出し手段で、メモ
リスイッチ17の操作により、複数のフレームメモリ3
0に書き込まれた映像信号を1つのモニタ画面に対して
n(nは2以上の整数)画面に分割したマルチ画面とし
て読み出す。Means for Solving the Problems The present invention has the configuration shown in FIG. In the figure, reference numeral 16 denotes a plurality of frame memories into which video signals of different frames of a moving image are respectively input and output. Reference numeral 17 is a memory switch for viewing a video and selecting a predetermined desired frame. 30 is a writing means that sequentially writes the input video signal into the plurality of frame memories 16 frame by frame. Reference numeral 31 denotes a reading means, which reads a plurality of frame memories 3 by operating the memory switch 17.
The video signal written in 0 is read out as a multi-screen divided into n screens (n is an integer of 2 or more) for one monitor screen.
作用
フレームメモリを複数設け、ここに映像信号をフレーム
毎に順次書き込み、ここから読み出す。A plurality of active frame memories are provided, into which video signals are sequentially written frame by frame and read from there.
読み出しに際し、複数のフレームを1つの画面にマルチ
画面として表示する。これにより、希望フレームの前後
のフレームの画を一目で見て希望フレームを容易に取り
出して印刷できる。When reading, multiple frames are displayed on one screen as a multi-screen. This allows the user to see the images of the frames before and after the desired frame at a glance, and easily select and print the desired frame.
実施例
第1図は本発明になるビデオプリンタの一実施例のブロ
ック図を示し、同図中、第4図と同一構成部分には同一
番号を付してその説明を省略する。Embodiment FIG. 1 shows a block diagram of an embodiment of a video printer according to the present invention. In the figure, the same components as those in FIG. 4 are given the same numbers and their explanations will be omitted.
第1図において、書き込みに際し、インタフェース回路
2の出力信号は同期分離回路10にて同期信号を分離さ
れ、書き込み時には端子イに接続されているスイッチ1
1を介してメモリ制御回路12に供給され、第2図(B
)に示す占ぎ込み制御信号すとされる。ここで、書き込
み制御信@bは次の如き構成とされている。映像信号は
一般に、第2図(A)に示す如く、情報信号、等化パル
ス、垂直同期パルス、水平同期パルスにて構成されてお
り、メモリ制御回路12において、同期分離回路10か
らの同期信号に基づいて等化パルス、垂直同期パルスが
存在する期間(■ブランク)及び水平同期パルス(1」
シンク)以外の期間Hレベルとなる書き込み制御信号b
(第2図(B))が形成される。In FIG. 1, when writing, the output signal of the interface circuit 2 is separated from the synchronization signal by the synchronization separation circuit 10, and when writing, the output signal of the interface circuit 2 is separated from the synchronization signal by the switch 1 connected to terminal A.
1 to the memory control circuit 12, and is supplied to the memory control circuit 12 through the
) is assumed to be the fortune-telling control signal shown in FIG. Here, the write control signal @b has the following configuration. The video signal is generally composed of an information signal, an equalization pulse, a vertical synchronization pulse, and a horizontal synchronization pulse, as shown in FIG. Based on the equalization pulse, the period in which the vertical synchronization pulse exists (■blank) and the horizontal synchronization pulse (1")
Write control signal b that remains at H level during periods other than sink)
(FIG. 2(B)) is formed.
カウンタ15は出き込み制御信号すがHレベルの時にの
みカウントされ、■ブランク及びHシンクの期間は停止
される構成とされており、メモリ制御回路12からのフ
レーム信号でクリアされる。The counter 15 is configured to count only when the output control signal is at H level, and to be stopped during blank and H sync periods, and is cleared by a frame signal from the memory control circuit 12.
具体的には、1l−111間についてみると、1l期間
を4fsc (fscはサブキャリア周波数)でサンプ
リングすると910データとなり、第3図に示す如く、
このうち絵柄の部分は752c I k(c I kは
4fsc)で、8ワ一ド士1アドレスのフレームメモリ
部16を用いる場合は94アドレスに相当する。1日期
間のうち絵柄の部分のみを書き込む(読み出す)場合、
910進のカウンタ15を用いてその出力値が0〜15
7の時にアドレスを停止して書き込み(読み出し)をせ
ず、カウンタ15の出力値が158〜909の時にアド
レスを進めて書き込み(読み出し)を行なう。Specifically, looking at the period 1l-111, sampling the 1l period at 4 fsc (fsc is the subcarrier frequency) results in 910 data, as shown in Figure 3.
Of these, the picture portion is 752 c I k (c I k is 4 fsc), which corresponds to 94 addresses when using the frame memory section 16 of 8 words and 1 address. When writing (reading) only the picture part within one day,
Using the 910 decimal counter 15, the output value is 0 to 15.
When the value is 7, the address is stopped and writing (reading) is not performed, and when the output value of the counter 15 is 158 to 909, the address is advanced and writing (reading) is performed.
このようにして、映像信号の絵柄の部分のみがフレーム
メモリ部16に1フレーム毎に書き込まれる。このよう
な絵柄の部分のみを書き込む技術そのものは従来周知の
ものである。In this way, only the picture portion of the video signal is written into the frame memory section 16 frame by frame. The technique itself for writing only the part of the picture is well known.
ここで、フレームメモリ部16は例えば4個のフレーム
メモリ16+〜164にて構成されており、AD変換器
3からの映像信号はフレームメモリ16+〜164に書
き込み制御信号すにより1フレーム毎に順次各アドレス
に従って絵柄のみ書き込まれる。即ち、4個のフレーム
メモリ16電〜164には連続する4つのフレームの映
像信号の絵柄が書き込まれたことになる。このような動
作が繰り返され、フレームメモリ16+〜164には順
次新たなフレームの映像信号の絵柄が壽き直されていく
。Here, the frame memory section 16 is composed of, for example, four frame memories 16+ to 164, and the video signal from the AD converter 3 is written into the frame memories 16+ to 164 by a write control signal, so that the video signals are sequentially written for each frame. Only the picture is written according to the address. That is, the pictures of the video signals of four consecutive frames are written into the four frame memories 16-164. Such operations are repeated, and the picture signals of new frames are sequentially rewritten in the frame memories 16+ to 164.
操作者は動画を見ていて希望のフレームが来たときにメ
モリスイッチ17を操作する。これにより、スイッチ1
1が端子口(読み出し)に接続され、メモリ制御回路1
2−のスイッチ1日にて指定したフレームメモリに対応
した読み出し制御信号(実質的には第2図(B)に示す
信号と同じ)が同期信号発生器19の出力信号に同期し
てメモリ制御回路12から取り出され、フレームメモリ
部16に供給される。例えば、第1フレームが希望フレ
ームだとすると、メモリスイッチ17を操作した時点で
は、前述の操作タイミング遅れによってフレームメモリ
161〜164には既に夫々類に例えば第1〜第4フレ
ームの映像信号が書き込まれている。ここではモニタ受
像機(図示せず)に1画面を表示する場合であるので、
メモリ制御回路12のスイッチ20にて1画面を指定す
ると、ここからの切換信号Cにてスイッチ14は端子ホ
(1画面表示)に接続される。An operator operates a memory switch 17 when a desired frame comes while watching a video. This causes switch 1
1 is connected to the terminal port (readout), and the memory control circuit 1
The read control signal (substantially the same as the signal shown in FIG. 2(B)) corresponding to the frame memory specified by switch 1 of 2- controls the memory in synchronization with the output signal of the synchronization signal generator 19. The signal is taken out from the circuit 12 and supplied to the frame memory section 16. For example, if the first frame is the desired frame, by the time the memory switch 17 is operated, the video signals of, for example, the first to fourth frames have already been written in the frame memories 161 to 164, respectively, due to the aforementioned operation timing delay. There is. Here, one screen is displayed on a monitor receiver (not shown), so
When one screen is specified with the switch 20 of the memory control circuit 12, the switch 14 is connected to terminal H (single screen display) by the switching signal C from here.
前記読み出し制御信号によって指定されたフレームメモ
リからそのフレームの映像信号の絵柄が出力され、スイ
ッチ14を介してスイッチ13の端子11に供給され、
一方、同期信号発生器19からの同期信号は端子口に供
給される。メモリ制御回路12からの読み出し制御信号
(実質的に第2図(B)に示す信号と同じ)のHレベル
、Lレベルに応じてスイッチ13が端子ハ、二に交互に
接続され、これにより、所定のフレームメモリから読み
出された絵柄は同期信号を付加されて元の映像信号の形
とされ、モニタ出力される。操作者はモニタ受像機を見
て希望フレームでない場合は別のフレームメモリの読み
出しを指定する。希望フレームである第1フレームの映
像信号の場合はプリンタ部を動作させ、これにより、第
1フレームの映像信号はデコーダ6、プリンタ処理回路
7を介してプリントヘッド8に供給され、静止画として
印刷される。The image of the video signal of the frame is output from the frame memory designated by the read control signal, and is supplied to the terminal 11 of the switch 13 via the switch 14,
On the other hand, the synchronization signal from the synchronization signal generator 19 is supplied to the terminal port. The switch 13 is alternately connected to terminals C and 2 in accordance with the H level and L level of the read control signal (substantially the same as the signal shown in FIG. 2B) from the memory control circuit 12. The picture read out from a predetermined frame memory is added with a synchronization signal to form the original video signal, and is output to a monitor. The operator looks at the monitor receiver and, if it is not the desired frame, specifies reading from another frame memory. In the case of the video signal of the first frame, which is the desired frame, the printer section is operated, whereby the video signal of the first frame is supplied to the print head 8 via the decoder 6 and the printer processing circuit 7, and is printed as a still image. be done.
このように、本発明ではフレームメモリを複数設けた構
成としているので、メモリスイッチ17を操作する際に
操作タイミング遅れがあっても3フレ一ム以内の遅れで
あれば希望のフレームはフレームメモリ161〜164
のいずれかに出き込まれていることになり、希望フレー
ムを確実に印刷できる。As described above, since the present invention has a configuration in which a plurality of frame memories are provided, even if there is a delay in operation timing when operating the memory switch 17, if the delay is within three frames, the desired frame will be stored in the frame memory 161. ~164
This means that the desired frame can be reliably printed.
ところで、本発明は読み出しを行なう際にモニタ出力と
してフレームメモリ部16の各フレームメモリ161〜
164の内容をマルチ画面として1つの表示面に表示す
ることもできる。この場合は、メモリ制御回路12のス
イッチ20にてマルチ画面を指定すると、スイッチ14
は端子へ(マルチ画面表示)に接続される。又、スイッ
チ11を端子口(読み出し)に接続する。By the way, in the present invention, each frame memory 161 to 161 of the frame memory section 16 is used as a monitor output when reading.
It is also possible to display the contents of 164 on one display screen as a multi-screen. In this case, when multi-screen is specified with switch 20 of memory control circuit 12, switch 14
is connected to the terminal (multi-screen display). Further, the switch 11 is connected to the terminal port (readout).
ここで、例えばマルチ画面を表示する場合、スイッチ2
1にてこれを指定すると、4t’scの周波数で動作し
ているカウンタ22からの2fSCのクロックがラッチ
23に供給される。ラッチ23において、フレームメモ
リ161〜164からこの順で順次読み出された各フレ
ームの映像信号の絵柄は2fscのクロックでラッチさ
れ、即ち、水平方向の絵柄が1/2に間引かれる。一方
、垂直方向の絵柄は、4マルチ画面の指定によるカウン
タ15のアドレス制御によって1/2に間引かれる。こ
のようにして間引かれた4つのフレームの絵柄は2fs
cのクロックでメモリ24に書ぎ込まれ、これにより、
4つのフレームの絵柄は4マルチ画面として1つの画面
に合成されたことになり、スイッチ14.13を介して
同期信号を付加され、モニタ出力される。Here, for example, when displaying a multi-screen, switch 2
When this is specified by 1, a clock of 2fSC from the counter 22 operating at a frequency of 4t'sc is supplied to the latch 23. In the latch 23, the picture of the video signal of each frame sequentially read out in this order from the frame memories 161 to 164 is latched with a 2fsc clock, that is, the picture in the horizontal direction is thinned out to 1/2. On the other hand, the pictures in the vertical direction are thinned out to 1/2 by the address control of the counter 15 in accordance with the designation of 4 multi-screens. The pattern of the four frames thinned out in this way is 2fs
is written to the memory 24 with the clock of c, thereby
The pictures of the four frames are combined into one screen as four multi-screens, and a synchronizing signal is added via the switches 14 and 13, and output to the monitor.
このように、本発明では複数のフレームメモリを設け、
ここに書き込まれた各フレームの映像信号を読み出し時
に4マルチ画面として1つの画面に合成表示でき、これ
により、複数のフレームメモリに書き込まれた内容を一
目で把握でき、希望フレームと他のフレームとの選択を
容易に行ない得る。In this way, the present invention provides a plurality of frame memories,
When the video signals of each frame written here are read out, they can be combined and displayed on one screen as 4 multi-screens. This allows you to grasp the contents written to multiple frame memories at a glance, and compare the desired frame with other frames. The selection can be made easily.
ここで、例えば第1フレームメモリに書き込まれた映像
信号が希望フレームだとすると、スイッチ18にてこれ
を指定する。これにより、前述のようにフレームメモリ
16電から第1フレームの映像信号の絵柄が読み出され
、スイッチ13で同期信号と付加され、デコーダ6、プ
リンタ処理回路7を経てヘッド8にて印刷される。Here, for example, if the video signal written in the first frame memory is a desired frame, this is specified using the switch 18. As a result, as described above, the picture of the first frame video signal is read out from the frame memory 16, added to the synchronization signal by the switch 13, and printed by the head 8 via the decoder 6 and printer processing circuit 7. .
なお、4マルブ一画面表示の他にも必要に応じて種々設
定でき、例えば9マルチ画面、16マルチ画面、25マ
ルチ画面を夫々設定する場合は、カウンタ22の出力ク
ロックが夫々4/3fsc。In addition to the 4-multi screen display, various settings can be made as required. For example, when setting 9 multi-screens, 16 multi-screens, and 25 multi-screens, the output clock of the counter 22 is 4/3 fsc.
fsc、415fscとなるようにスイッチ21を切換
える。この場合、フレームメモリの数も少なくとも最大
マルチ画面数より多く設けておく。fsc, switch 21 is changed so that it becomes 415 fsc. In this case, the number of frame memories is at least greater than the maximum number of multi-screens.
発明の詳細
な説明した如く、本発明によれば、フレームメモリが複
数設けられているため、メモリスイッチの操作タイミン
グに遅れがあっても希望フレームを確実に書き込み得る
。又、複数のフレームメモリからの映像信号を1つの画
面にマルチ画面表示できるため、希望フレーム前後の画
を一目で見ることができ、希望フレームの印刷のための
選択を容易に行ない得る。更に、複数のフレームメモリ
が設けられているため、マルチ画面表示した侵でもフレ
ームメモリから読み出して元の画を得ることができる。As described in detail, according to the present invention, since a plurality of frame memories are provided, a desired frame can be reliably written even if there is a delay in the operation timing of the memory switch. Furthermore, since video signals from a plurality of frame memories can be displayed in multiple screens on one screen, the images before and after the desired frame can be seen at a glance, and the desired frame can be easily selected for printing. Furthermore, since a plurality of frame memories are provided, even when a multi-screen display is performed, the original image can be obtained by reading from the frame memories.
第1図は本発明の一実施例のブロック図、第2図は本発
明における書き込み制御信号を説明する図、第3図は1
日期間における絵柄部分のみを占ぎ込むためのアドレス
を説明する図、第4図は従来の一例のブロック図である
。
1・・・コンポジット映像信号入力端子、3・・・AD
変換器、6・・・デコーダ、7・・・プリンタ処理回路
、8・・・プリントヘッド、10・・・同期分離回路、
11゜13.14.18.20.21・・・スイッチ、
12・・・メモリ制御回路、15.22・・・カウンタ
、16・・・フレームメモリ部(複数のフレームメモリ
)、161〜164・・・フレームメモリ、17・・・
メモリスイッチ、19・・・同期信号発生器、23・・
・ラッチ、24・・・メモリ、30・・・書ぎ込み手段
、31・・・読み出し手段。
特許出願人 日本ビクター株式会ネ1
:1Jlij−“−謬A二ンFIG. 1 is a block diagram of an embodiment of the present invention, FIG. 2 is a diagram explaining write control signals in the present invention, and FIG. 3 is a block diagram of an embodiment of the present invention.
FIG. 4 is a block diagram of a conventional example, which is a diagram for explaining an address for predicting only the picture part in the day period. 1...Composite video signal input terminal, 3...AD
Converter, 6... Decoder, 7... Printer processing circuit, 8... Print head, 10... Synchronization separation circuit,
11゜13.14.18.20.21...Switch,
12...Memory control circuit, 15.22...Counter, 16...Frame memory section (plurality of frame memories), 161-164...Frame memory, 17...
Memory switch, 19... Synchronization signal generator, 23...
-Latch, 24...Memory, 30...Writing means, 31...Reading means. Patent applicant: Victor Company of Japan Co., Ltd.
Claims (2)
オプリンタにおいて、 動画の異なるフレームの映像信号を夫々書き込まれる複
数のフレームメモリと、 動画を見て所定の希望フレームを選択するメモリスイッ
チと、 入力映像信号を上記複数のフレームメモリにフレーム毎
に順次書き込む書き込み手段と、上記メモリスイッチの
操作により、上記複数のフレームメモリに書き込まれた
映像信号を1つのモニタ画面に対してn(nは2以上の
整数)画面に分割したマルチ画面として読み出す読み出
し手段とよりなることを特徴とするビデオプリンタ。(1) A video printer that obtains still images from a video and makes a hard copy of the video includes a plurality of frame memories into which video signals of different frames of the video are written, and a memory switch that selects a desired frame by viewing the video. A writing means for sequentially writing input video signals into the plurality of frame memories frame by frame, and operation of the memory switch, the video signals written to the plurality of frame memories are written to one monitor screen by n (n is 2). 1. A video printer comprising: reading means for reading out a multi-screen divided into screens (an integer greater than or equal to 1).
オプリンタにおいて、 動画の異なるフレームの映像信号を夫々書き込まれる複
数のフレームメモリと、 動画を見て所定の希望フレームを選択するメモリスイッ
チと、 入力映像信号を上記複数のフレームメモリにフレーム毎
に順次書き込む書き込み手段と、上記メモリスイッチの
操作により、上記複数のフレームメモリに書き込まれた
映像信号を1つのモニタ画面に対してn(nは2以上の
整数)画面に分割したマルチ画面として読み出す読み出
し手段と、 表示されたモニタ画面上のマルチ画面から希望の1つの
画面を選択し、上記複数のフレームメモリのうち該選択
した画面に相当するフレームメモリの映像信号を読み出
して印刷する画面指定手段とよりなることを特徴とする
ビデオプリンタ。(2) A video printer that obtains still images from a video and makes a hard copy thereof includes a plurality of frame memories into which video signals of different frames of the video are respectively written, and a memory switch that selects a predetermined desired frame by viewing the video; A writing means for sequentially writing input video signals into the plurality of frame memories frame by frame, and operation of the memory switch, the video signals written to the plurality of frame memories are written to one monitor screen by n (n is 2). a reading means for reading out a multi-screen divided into screens (an integer greater than or equal to); and a reading means for reading out a desired screen from the multi-screen on the displayed monitor screen, and a frame corresponding to the selected screen from among the plurality of frame memories. A video printer comprising screen designating means for reading and printing video signals from a memory.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63236480A JPH0286451A (en) | 1988-09-22 | 1988-09-22 | Video printer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63236480A JPH0286451A (en) | 1988-09-22 | 1988-09-22 | Video printer |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0286451A true JPH0286451A (en) | 1990-03-27 |
Family
ID=17001358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63236480A Pending JPH0286451A (en) | 1988-09-22 | 1988-09-22 | Video printer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0286451A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6809757B1 (en) | 1990-11-08 | 2004-10-26 | Canon Kabushiki Kaisha | Image processing system |
JP2010136387A (en) * | 2009-12-17 | 2010-06-17 | Casio Computer Co Ltd | Still image generator, still-image generating program and method for generating still image |
-
1988
- 1988-09-22 JP JP63236480A patent/JPH0286451A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6809757B1 (en) | 1990-11-08 | 2004-10-26 | Canon Kabushiki Kaisha | Image processing system |
JP2010136387A (en) * | 2009-12-17 | 2010-06-17 | Casio Computer Co Ltd | Still image generator, still-image generating program and method for generating still image |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5047857A (en) | Television system with zoom capability for at least one inset picture | |
JPH087567B2 (en) | Image display device | |
JPS62142476A (en) | Television receiver | |
JPH05216463A (en) | Picture data processor | |
JPH11510269A (en) | On-screen display system with linked list structure | |
JPS6194479A (en) | Display device | |
JPH0286451A (en) | Video printer | |
JP2918049B2 (en) | Storage method for picture-in-picture | |
JP2545381B2 (en) | Built-in monitor printer | |
JP2712146B2 (en) | Image display device | |
JP2994928B2 (en) | Video printer | |
JPH0431892A (en) | Video signal displaying device | |
JPS62171283A (en) | Multi-image circuit for picture signal | |
JP3112078B2 (en) | Image storage device | |
JPH01143580A (en) | Teletext receiver | |
JPS60130988A (en) | Display device of television screen | |
JPH0286450A (en) | Video printer | |
JPH0876731A (en) | Frame memory writing control circuit and its method | |
JPH0738806A (en) | Signal switching device | |
JPH04248591A (en) | Moving picture window display device | |
JPH10257450A (en) | Method and device for multiplexing video signals | |
JPH099164A (en) | Multi-screen signal processing unit | |
JPS61182380A (en) | Two-pattern television receiver | |
JPH05173530A (en) | Multiinput video signal display device | |
JP2000165849A (en) | Supervisory camera system |