JPH0273108A - 物体計測装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の目的 ［産業上の利用分野〕 本発明は、物体計測装置に関し、特に投光装置によって
発生されたのち被計測物体で反射された光の収束によっ
てその光の反射点の像が光センサ装置の各光センサ上に
結像される時刻を計測し計測結果からその光の反射点の
位置を算出してなる物体計測装置に関するものである。

［従来の技術］ 従来この種の物体計測装置としては、投光装置によって
発生されたのち被計測物体で反射された光の収束に伴な
って動作せしめられる受光装置すなわち光センサ装置の
各光センサに対して共通に計数回路を配設し、被計測物
体で反射された光が結像装置により各光センサ上に結像
されたときに計数回路から与えられている計数内容を各
光センサに対し１対ｌに接続されたレジスタからなる記
憶装置に記憶し、被計測物体における光の反射点の位置
を算出するものが提案されていた　（国中等　「高速３
次元物体計測装置の試作」　電子情報通信学会技術研究
報告　社団法人電子情報通信学会　ＰＲＵ−８７−４１
１９８７年１０月１日）。

［解決すべき問題点］ しかしながらこの種の物体計測装置においては、（ｉ）
各光センサに対し１対１で紀・１装置のレジスタが接続
されていたので、光センサの個数を増加（たとえば１０
０個×１００個＝　１００００個に増加）せしめる場合
、それに応じてレジスタの個数もたとえば１００００個
に増大する欠点があり、ひいては（ｉｉ）その実装面積
が増大する欠点および実装コストが増大する欠点があり
、また（ｉｉｉ）結像装置を使用していたので、各光セ
ンサ上の像が場所によりピントズレを生じたとき分解能
を十分に維持できない欠点があり、加えて（ｉｖ）各光
センサなどの部材の感度がバラツキをもつので、その受
光信号のパルス幅が変化する欠点があり、ひいてはｔｖ
）ピントズレあるいは部材感度のバラツキにより物体計
測の精度が左右される欠点があった６そこで本発明は、
これらの欠点を解決するために、光センサ装置に属する
複数の光センサを投光装置による被計測領域の走査方向
にそって並行する少なくとも１つの群に分割し、その群
に対して１対１でランダムアクセスメモリを接続し、光
センサ装置に属する複数の光センサの受光結果を記憶せ
しめることにより、記憶装置の実装面積ならびに実装コ
ストを削減してなり、更に光センサとランダムアクセス
メモリとの間にパルス中心検出回路を配設することによ
りピントズレあるいは部材感度のバラツキによる物体計
測の精度低下を抑制してなる物体計測装置を提供せんと
するものである。

（２）発明の構成 ［問題点の解決手段］ 本発明により提供される問題点の解決手段は、［（ａ）
被計測領域を走査するための光を発生する投光装置と、 （ｂ）投光装置によって発生された光が被計測領域に配
置された被計測物体によっ て反射されることにより得られた反射 光を収束して被計測物体における光の 反射点の像を結像せしめる結像装置 と、 （ｃｌ結像装置によって結像された反射点の像によって
動作せしめられ、かつ投光 装置による被計測領域の走査方向に そって少なくとも１つの群をなすよう 配設された複数の光センサからなる第 １の光センサ装置と、 ＋ｄ１投光装置で被計測領域を走査するために発生され
た光によって動作せしめら れる第２の光センサ装置と、 （ｅ）第２の光センサ装置に対してリセット端が接続さ
れており、第２の光センサ 装置の光検知によって発生された走査 基準信号によってリセットされたのち に入力端に与えられるクロックパルス の数を計数する計数回路と、 （ｆ＋第１の光センサ装置に属する光センサの各群に対
し１対１で付設されてお り、第１の光センサ装置に属する光セ ンサが動作されたときに計数回路の計 数内容が入力され記憶せしめられる少 なくとも１つのランダムアクセスメモ リと、 （ｇｌ第１の光センサ装置に属する光センサの各群に対
し１対１で付設されてお り、第１の光センサ装置に属する光セ ンサが出力する受光信号のパルス中心 を検出し検出結果に応じてトリガ信号 をランダムアクセスメモリに与える少 なくとも１つのパルス中心検出回路 （ｈ）ランダムアクセスメモリから記憶内容を受け取り
、投光装置による反射点の 走査角を算出したのち算出された走査 角から反射点の位置を算出するデータ 処理装置と を備えてなることを特徴とする物体計測装置」 である。

［作用］ 本発明にかかる物体計測装置は、（ｉｌ投光装置によっ
て発生されかつ被計測領域の被計測物体で反射された光
を結像装置により収束せしめて結像されたその反射点の
像によって動作せしめられる第１の光センサ装置に属す
る光センサの各群に対し１対１で配設された記憶装置を
ランダムアクセスメモリで形成しているので、記憶装置
の実装面積ならびに実装コストを削減する作用をなし、
加えて（ｉｉ）第１の光センサ装置に属する光センサの
各群に対し１対１でパルス中心検出回路を配設すること
により第１の光センサが出力する受光信号のパルス中心
を検出し検出結果に応じてトリガ信号をランダムアクセ
スメモリに与えているので、第１の光センサに属する光
センサ上の結像がピントズレを生じて高分解能を維持す
る作用をなし、またｆｉｉｉ）第１の光センサ装置に属
する光センサなどの部材感度にバラツキがあってもその
受光信号のパルス幅が変化することを修復する作用をな
し、ひいては（ｉｖ）ピントズレあるいは部材感度のバ
ラツキに伴なう物体計測の精度低下を回避する作用をな
す。

［実施例］ 次に本発明にかかる物体計測装置について、その実施例
を挙げ具体的に説明する。しかしながら以下に説明する
実施例は、本発明の理解を容易化ないし促進化するため
に記載されるものであって、本発明を限定するために記
載されるものではない。換言すれば、以下に説明する実
施例において開示される各部材は、本発明の精神ならび
に技術的範囲に属する限り、各種の設計変更ならびに均
等物置換を含むものである。

゛第１図は、本発明にかかる物体計測装置の一実施例を
示す斜視図である６ 第２図および第３図は、ともに第１図実施例の一部を拡
大して示す拡大部分斜視図である。

第４図は、第１図実施例の一部を拡大して示す拡大部分
回路図である。

第５図は、第３図の一部を拡大して示すブロック回路図
である。

第６図は、第５図の動作を説明するためのタイムチャー
ト図である。

第７図は、第５図を具体化して示す詳細ブロック回路図
である。

第８図は、第７図の動作を説明するためのタイムチャー
ト図である。

第９図は、第５図を具体化して示す他の詳細ブロック回
路図である。

第１０図は、第９図の動作を説明するためのタイムチャ
ート図である。

まず第１図ないし第４図を参照しつつ、本発明にかかる
物体計測装置の一実施例について、その構成を詳細に説
明する。

１０は、本発明にかかる物体計測装置の投光装置であっ
て、被計測領域を走査するための光を発生しており、−
次元すなわち線状に拡張されたスリット光を発生するス
リット光発生装置１２と、前記スリット光の進行方向を
その拡張方向に直交する方向（以下、゛°走査方向”と
いう）に向けて時間的に一定割合（すなわち一定角速度
ω）で変化せしめつつ被計測領域を走査する走査装置１
４とを包有している。

スリット光発生装置１２は、たとえば気体レーザ光源、
半導体レーザ光源０発光ダイオード光源あるいはタング
ステンランプ光源などの適宜の光源１２１と、光源１２
１によって発生されたビーム光を一次元すなわち線状の
スリット光とする適宜の手段たとえば円筒レンズ１２２
とを包有している。

光源１２１が気体レーザ光源である場合には、その発生
するレーザ光がビーム光となっているので、円筒レンズ
１２２に対してそのまま与えればよい。これに対し光源
１２１が半導体レーザ光源である場合には、その発生す
るレーザ光が二次元すなわち面状に拡散されているので
、適宜の手段たとえば球面レンズ（図示せず）を用いて
ビーム光に収束せしめたのち、円筒レンズ１２２に対し
て与えればよい。また光源１２１が発光ダイオード光源
あるいはタングステンランプ光源などである場合には、
その発生する光がビーム光となっていないので、適宜の
手段によりビーム光に変えたのち、円筒レンズ１２２に
対して与えればよい。

走査装置１４は、たとえばスリット光を反射するだめの
ミラー１４１とスリット光の拡張方向に平行する回転軸
についてミラー１４１を一定角速度ωで回転せしめるた
めの回転駆動装置１４２とを包有する回転ミラー装置に
よって構成されている。走査装置１４は、また所望によ
り、スリット光発生装置１２を載置するためのテーブル
（図示せず）と、前記テーブルを一定角速度ωで回転せ
しめるための回転駆動装置（図示せず）とによって構成
されていてもよい。

輩は、本発明にかかる物体計測装置の被計測領域に配置
された被計測物体であって、投光装置１０によって与え
られたスリット光が照射されている。

興は、本発明にかかる物体計測装置の受光装置であって
、被計測物体並によって反射されたスリット光すなわち
反射スリット光を収束し被計測物休廷の像すなわちスリ
ット光の反射点Ｐの像を結像せしめるための結像装置３
１と、結像装置３１によって結像された被計測物体２０
の像すなわちスリット光の反射点Ｐの像を撮像するため
の撮像装置３２と、投光装置ｌＯに含まれた走査装置１
４の近傍に配設されておりスリット光によって被計測領
域が走査されていることを検出する走査検出装置３３と
を包有している。

結像装置３１は、被計測領域すなわちスリット光による
走査領域を見込んでおり１反射スリット光を収束せしめ
る収束レンズによって形成されている。

撮像装置３２は、結像装置３１によって反射スリット光
を収束せしめることにより結像された被計測物体並の像
すなわちスリット光の反射点Ｐの像を撮像するために適
宜にマトリックス状に配列された複数の光センサたとえ
ば光トランジスタ（以下この場合について主として説明
するが、これに限定する意図はない）３２１゜、３２Ｌ
２．・・・、　３２１１゜：３２１□１．３２１□２．
・・・、３２１□ｎ：”・；３２１＋ａ＋、３２１ｍｇ
、・−，３２１，Ｉ、からなる第１の光センサ装置３２
１と、第１の光センサ装置３２１に属する光トランジス
タ３２１．、．３２１＋２゜・・　、３２１．、＋３２
１．、．３２１２．、　・−，３２１２，：・−・：３
２１．、ｌ、。

３２１□２．・・・、３２１．、、の出力端に対してそ
れぞれｌ対ｌに接続された複数の比較増幅回路３２２．
、．３２２．２・・・、３２２．ｎ：３２２□、、３２
２□ａ、−−−，３２２□。；３２２１．、、．３２２
ＩＩ１２゜・・・、３２２゜と、複数の比較増幅回路３
２２．、．３２２．□・・、３２２．、＋３２２□、、
３２２□２．・−，３２２□。：３２２ｆｆ１．．３２
２．、。

・・・、３２２□の各行の出力端に対してそれぞれに１
対ｌで接続された少なくとも１つの記憶装置３２４Ｉ、
３２４□、・・・、３２４．と、記憶装置３２４　、　
、３２４□、・・・、３２４ｆｆｉの入力端に出力端が
接続された計数回路３２５と、計数回路３２５の入力端
に出力端が接続されており一定周期のクロックパルスＣ
ＬＰを発生するクロックパルス発生回路３２６と、複数
の記憶装置３２４３２４２、・・・、　３２４．の制御
端に対して複数の出力端がそれぞれ１対１に接続されて
おり指定信号ＧＥを発生するデコーダ回路３２７とを包
有している６記憶装置３２４□３２４２．・・・、３２
４□は、全て同一の構成を有しているので、便宜上ここ
では、記憶装置３２４、について説明する（ｉ＝１．２
．・・・、ｍ）。すなわち記憶装置３２４１は、複数の
比較増幅回路３２２１３２２、、、・・・、３２２．、
の出力端に対し入力端が１対ｌで接続された論理和回路
ＯＲ，と、論理和回路ＯＲの出力端に対し入力端が接続
されたパルス中心検出回路ＰＣ６と、パルス中心検出回
路ＰＣ１の出力端に対しトリガ端が接続されかつ入力端
が計数回路３２５の出力端に接続されたランダムアクセ
スメモリＲＡＭ　、と、複数の比較増幅回路３２２．、
．３２２．□、・・・３２２、の出力端に対し入力端が
接続されかつ出力端がランダムアクセスメモリＲＡＭ　
、のアドレス入力端に接続されたエンコーグ回路ＥＮＣ
、とを包有している。

走査検出装置３３は、ミラー１４１に対して対向されて
おりミラー１４１によって反射されたスリット光を検出
するための光センサたとえば光トランジスタ（以下この
場合について説明するが、これに限定する意図はない）
３３１からなる第２の光センサ装置と、光トランジスタ
３３１の出力端と撮像装置３２の計数回路３２５のリセ
ット端との間に配置された比較増幅回路３３２とを包有
している。

４０は、本発明にかかる物体計測装置１０のデータ処理
装置であって、受光装置耳中の記憶装置３２４、３２’
ｂ、・・・、３２４．すなわちランダムアクセスメモリ
ＲＡＭ、、ＲＡＭ、、・・・、　ＲＡＭｆｆ１内の記憶
アドレスを１つずつ選択して指定するための読込信号Ｓ
ＥＬを発生してその記憶装置３２４１．３２４ｔ、・・
・、　３２４．およびデコーダ回路３２７に与えるため
の読込信号発生回路４１と、読込信号発生回路４１の出
力端および受光装置３０中の記憶装置３２４　、　、３
２４□、・・・、３２４□の出力端に対して接続されて
おり、記憶装置３２４　、　、３２４２．・・・３２４
、Ｓ（詳細には、ランダムアクセスメモリＲＡＭＲＡＭ
ｔ、・・・、　ＲＡＭ、）の記憶アドレスからそこに保
持された記憶内容すなわち結像データＩＭＧを読込信号
ＳＥＬの内容に応じて受け取り記憶するための記憶装置
４２と、記憶装置４２に記憶された結像データＩＭＧの
内容から被測定物体２０におけるスリット光の反射点Ｐ
の位置を算出する演算回路４３とを包有している。デー
タ処理装置４０は、更に所望により、演算回路４３に接
続されておりその演算結果すなわち被測定物体２０にお
けるスリット光の反射点Ｐの位置を記憶するための他の
記憶装置４４と、他の記憶装置４４に接続されておりそ
の記憶内容を視認可能に表示するためのブラウン管など
の表示装置４５と、他の記憶装置４４に接続されており
その記憶内容を記録するためのフロッピーディスクなど
の記録装置４６とを包有している。

次に第１図ないし第４図を参照しつつ、本発明にかかる
物体計測装置の一実施例について、その作用を詳細に説
明する。

以下の説明を簡潔とし、かつ十分な理解をなすために、
最初に三次元座標系を導入する。

すなわち結像装置３１の中心を原点○とし、結像装置３
１すなわち原点０を通りかつスリット光の拡張方向すな
わちミラー１４１の回転軸Ｍに平行するようにＺ軸をと
り、結像装置３１すなわち原点０とミラー１４１の回転
軸Ｍとを結ぶ線分ＯＭすなわち基線（その長さをａとす
る）上にのりかつＺ軸に直交するようにＸ軸をとり、か
つ結像装置３１すなわち原点Ｏを通りかつＸ軸およびＺ
軸に直交するようにＹ軸をとる。更にスリット光とＸ軸
とのなす角すなわち走査角をαとし、スリット光を反射
した被計測物体翻上の点すなわち反射点Ｐを座標（Ｘ、
　Ｙ、　２１　とする６加えて原点Ｏを通る反射スリッ
ト光が、ＸＹ平面においてＹ軸となす角を０８とし、か
つＹＺ平面においてＹ軸となす角をβ２とする。反射点
Ｐ　（Ｘ、　Ｙ、　２１　において反射され結像装置３
１の中心すなわち原点Ｏを通過した反射スリット光が、
結像装置３１から距離ｆだけ離間された撮像面すなわち
光トランジスタ３２１．。

３２１＋ｚ、　＝・、３２Ｌ−：３２１ｚ＋、３２１ｚ
ｚ、　・・’、３２１ｚｏ：・・・：３２１□、、３２
１□２．・・・、３２１イ。上に結像された点（すなわ
ち反射点Ｐの像）Ｑの座標を（ｘ、　ｙ、　ｚｌ　とす
る。

反射点Ｐ　（Ｘ、Ｙ、２１　（７）Ｘ　、　Ｙ、　Ｚ軸
上ニオける投影点をそれぞれＲｆＸ、０．ｏｌ、ｓ　（
０，Ｙ、０１．Ｔ　（０，０，２１トする。

このとき第１図から明らかなように ＯＭ＝ＯＲ＋ＲＭ の関係が成立するので、 ａ＝Ｙｔａｎβに＋ＹＣＯｔα が成立し、これを整理して Ｙ＝ａ　［ｔａｒｌ　ｘ　＋　ｃｏｔａ］　−の関係を
求め得る。ここでｔａｎＢｘ　＝　ｘ　ｆ　−’である
ので、 Ｙ＝ａｆ　　［ｘ＋ｆ　　ｃｏｔａ］　−’と表現でき
る。

また ０Ｒ＝Ｏ３ｔａｎＢｘ の関係が成立するので、 Ｘ＝Ｙｔａｎβ× の関係を求め得る。ここでｔａｎβｘ＝ｘｆ−’である
ので、 Ｘ＝ａｘ　　［ｘ＋ｆ　　ｃｏｔａ］　　−’と表現で
きる。

同様に ＯＴ−’０３ｔａｎβ２ の関係が成立するので、 Ｚ＝Ｙｔａｎβ２ の関係を求め得る。ここでｔａ口β２＝ｚｆ−’である
ので、 Ｚ＝ａｚ　　［ｘ＋ｆ　　ｃｏｔａ］　−’　−−−−
（３）と表現できる。

加えて走査角αが、ＸＹ平面における走査検出装置３３
とミラー１４１とを結ぶ線分とＸ軸とのなす角度すなわ
ち基準走査角α。とミラー１４１の一定角速度ωと時間
ｔ、ｔ”とによって α＝ω（ｔ−ｔｏ）＋α。−−−−−−−＋４）と表現
できる。

ここで時間ｔは、ミラー１４１によって反射されたスリ
ット光が走査検出装置３３によって検出された時刻すな
わち基準時刻（たとえば°°０°゛）から、光トランジ
スタ３２１＋＋、３２Ｌｉ、・・・、３２Ｌｎ；３２１
ｇ＋、３２１ｇ□、・・・、３２１．ｎ；−・−；３２
１１．ｌ、、３２１１Ｉ１ｇ、−・・３２１、、、の各
列に対して反射スリット光が結像装置３１により結像さ
れる時刻までに所要の時間に対し、パルス中心検出回路
ＰＣ＋　、　Ｐｃｔ、・・・、　ｐｃ−における遅延時
間ｔ°を加算した時間である。したがつて時間ｔ−ｔ　
”は、ミラー１４１によって反射されたスリット光が走
査検出装置３３によって検出された時刻すなわち基準時
刻（たとえば°゛Ｏ”）から、光トランジスタ３２１．
、．３２１１２．・−，３２１１ｎ＋３２１ｚ＋、３２
１ｇ！、”’、３２１ｚｎ：・・−；３２１ｆｆｌ、、
３２１１１１□、・・・３２１、ｎの各列に対して反射
スリット光が結像装置３１により結像される時刻までに
所要の時間である。

被計測物体並の計測に際して、まず受光装置並に含まれ
た記憶装置３２４．．３２４□、・・・、　、　３２４
ｆｆ、ひいてはランダムアクセスメモリＲＡＭ、、ＲＡ
Ｍ、、・・・、　ＲＡＭ、の記憶内容が、適宜の手段（
図示せず）によって除去され、特定の値（たとえば０°
°）とされる。

投光装置ｌＯでは、スリット光発生装置１２によってス
リット光が作成されている。すなわち光源１２１の発生
したビーム光を円筒レンズ１２２によってスリット光に
変えている。スリット光は、走査装置１４のミラー１４
１に照射されている。このとき、ミラー１４１が回転駆
動装置１４２により一定角速度ωで回転されているので
、スリット光は、ミラー１４１によって反射されたのち
、被計測領域に向けそこを一定の回転速度すなわち一定
の回転角速度ωで走査するように送出される。

ここで走査検出装置３３の光トランジスタ３３１は、走
査装置１４のミラー１４１によって反射されたスリット
光が照射されたとき、導通されてそのスノット光の光量
に応じた電流■を発生する。電流Ｉは、光トランジスタ
３３１に付設された比較増幅回路３３２により所望に応
じて増幅されかつ基準値と比較されたのち、走査基準信
号ＳＩとして撮像装置３２の計数回路３２５に与えられ
る。

計数回路３２５は、走査検出装置３３の比較増幅回路３
３２から与えられた走査基準信号ＳＩをリセット信号と
しており、その走査基準信号ＳＩが与えられたときに計
数内容がリセットされ計数開始時刻が調節されたのち、
再びクロックパルス発生回路３２６から与えられたクロ
ックパルスＣＬＰＯ数を計数し始める。計数回路３２５
の計数内容は、リセット信号すなわち走査基準信号ＳＩ
によってリセットされたときに最小値（たとえば°’Ｏ
”）とされており、クロックパルスＣＬＰが到来するご
とにｌずつ増加せしめられる。計数回路３２５の計数内
容は、それぞれ記憶装置３２４．．３２４□、・・・、
３２４□ひいてはランダムアクセスメモリＲＡ！、１．
、ＲＡＭ、、・・・、　ＲＡＭ１．、の入力端に与えら
れている。

またスリット光は、被計測領域にある被計測物体２０を
線状に照射している。このときスリット光の進行方向が
走査装置１４によって一定角速度ωで変化せしめられて
いるので、スリット光の照射されている被計測物体２０
の領域は、それに応じて移動している。したがって被計
測物体翻によるスリット光の反射点ｐ（ｘ、ｙ、ｚ＋の
位置が、変化している。

被計測物体２０によって反射されたスリット光すなわち
反射スリット光は、受光装置３０の結像装置３１によっ
て収束され、撮像装置３２の撮像面すなわち複数の光ト
ランジスタ３２１１１，３２１．□、・・・、３２１．
、ｌ；３２１２１．３２１２２．・・・、３２１ｚｎ：
・・−：３２１１．ｌ、、３２１．、、　　・・３２１
、、上で結像されている。反射スリット光の結像位置Ｑ
　（ｘ、　ｙ、　ｚ）は、スリット光による被計測領域
の走査に応じて複数の光トランジスタ３２１゜３２１、
、、・・−，３２１，ｎ；３２１．、．３２１２２．　
＝・＝、３２１ｍ、；−・−；３２１ｆｆｉ、、３２１
．２．・・・、３２１□の列方向に序々に移動している
。反射スリット光が結像されると、光トランジスタ３２
１．、．３２１．□、・・・、３２１□。：３２１□、
、３２１□２゜・・・、３２１ｚｎ；”・；３２１．、
．３２１−、、−・・、３２１．、、は、それぞれ導通
し、その結像された反射スリット光の光量に応じた受光
信号すなわちパルス状の受光電流Ｉ　Ｉ　Ｉ＋　Ｉ１２
．”　’＋　Ｌｎ：Ｉｚ＋、　Ｉｚ□、　”　’、Ｉ２
ｎ：”　’　：１１１１１．ｌ１ｌｌ１１゜・・・＋ｌ
ｌｌｌＴ１を発生する。パルス状の受光電流■工、□、
・・・、Ｌｎ：Ｉａ＋、Ｉａ□、・・・、Ｉｍｎ：・・
’　：Ｉｍ＋、　ＩＩＲ／ｌ＋・・・Ｉｍｎは、それぞ
れ光トランジスタ３２Ｌ＋、３２１＋□。

＝”、３２１．。：３２ｂ＋、３２１ａ２．・−，３２
１，ｎ；−・・、３２Ｌｆｆｉ、。

３２１、□、・・・、３２１□に対して１対１に付設さ
れた比較増幅回路３２２□、３２２＋ｚ、・・・、３２
２．ｎ：３２２□１．３２２２２゜・−，３２２，。；
・・・；３２２．、．３２２．、．３２２ｆｆ１．によ
って所望に応じて増幅されかつ基準値と比較されたのち
、トリガ信号Ｓ１．、ＳＩ、□、・・・、Ｓｌ、ｌｌ；
　ＳＩ２．、ＳＩ２□、・・Ｓｌ、、；−−−：　Ｓｌ
、Ｒ，、Ｓｌ、、、２．−・・、Ｓｌ、。としてそれぞ
れ記憶装置３２４．．３２４□、・・・、　３２４．に
与えられる。

記憶装置３２４．．３２４２．・・・、３２４□は、ト
リガ信号ＳＬ＋、ＳＩ＋ｚ、　・＝、ＳＩ＋。：ＳＩｚ
＋、５Ｉｚｚ、　・・・、５Ｉ２ｎ：＝・ＳＩ、、、、
、ＳＩ、、、、・・・、ＳＩ、、、、、が与えられたと
きに、実質的に同一の動作を行なう。そのためここでは
便宜上、記憶装置３２４．について説明する（ｉ＝１．
２．・・・ｍ）。

記憶装置３２４．では、トリガ信号５１１１．５Ｉ１２
゜・・・、Ｓｌ、、が高レベルとなるごとに、論理和回
路ＯＲ，がそのトリガ信号Ｓ１．、、Ｓｌ、２．・・・
、ＳＩ、、、に対応した高レベルの信号（以下、これも
゛°トリガ信号ＳＩ＋＋、ＳＩ＋□、・・・、ＳＩ、。

°と示す）を出力し、パルス中心検出回路ＰＣ６に与え
る。パルス中心検出回路ＰＣ１は、論理和回路ＯＲ，か
ら高レベルの信号が与えられるごとに、その高レベルの
信号（すなわちトリガ信号５Ｉ１１．５Ｉ１２．−・・
、Ｓｌ、ｎ）のパルス中心時間位置Ｔｏを検出し、その
パルス中心時間位置Ｔｏから遅延時間ｔ１以下”Ｔｓｔ
ｒ°゛とも示されている）だけ遅延して立ち上がる（も
しくは立ち下がる）パルス中心検出信号を発生し、ラン
ダムアクセスメモリＲＡＭ　、のトリガ端に対しトリガ
信号ＴＩ＋　として与える。このときエンコーダ回路Ｅ
ＮＣ、がトリガ信号ＳＩ、　、、Ｓｌ、□、−−−、Ｓ
Ｉ、、の到来に応じて所定のアドレス信号ＡＤｌを発生
しランダムアクセスメモリＲＡＩＪ　、のアドレス入力
端に与えているので、ランダムアクセスメモリＲＡＭ　
＋は、トリガ信号ＳＩ、、、ＳＩ、□、・・、ＳＩ、、
ｌひいては光トランジスタ３２Ｌ、、３２Ｌ２．・−，
３２Ｌ、に対応した記憶アドレスに、計数回路３２５か
ら与えられている計数内容ＣＯＮを記憶し保持する。こ
のときの記憶装置３２４１３２４□、・・・、３２４．
ひいてはランダムアクセスメモリＲＡ１１１Ｉ、ＲＡＭ
２．・・、　ＲＡｌ、１ｆｆｌの記憶内容を、光トラン
ジスタ３２１．、．３２１．□、　、−，３２１，ｎ＋
３２１．、．３２１□２．・・３２１２゜；・・：３２
１．、．３２１．！、・・・、　３２１．、に対応して
時間ｔ、、ｔ＋□、・・・、ｔｚｎ：ｔｚ＋、ｊｚ□、
・・・、ｔ２ｎ；’・−＋１１Ｉｔ、、・・・＋ｊｌｌ
ｌｌ’ｌとする。

データ処理装置４０は、読込信号発生回路４１から読込
信号ＳＥＬを発生し、受光装置耳中のデコーダ回路３２
７と記憶装置３２４．．３２４．、・・・、３２４．、
ひいてはランダムアクセスメモリＲＡＭ　、　、　ＲＡ
Ｍ、　、・・・、　ＲＡｌ、ｌ□とに与えている。デコ
ーダ回路３２７に与えられた読込信号ＳＥＬは、デコー
ダ回路３２７において指定信号ＣＥとされ、記憶装置３
２４＋、３２１□、　”’、３２４ｎｌひいてはランダ
ムアクセスメモリＲＡＭ１．　ＲＡＭ２．・・・、　Ｒ
ＡＭ、１．に与えられており、その内容に応じて記憶装
置３２４３２４□、・・・、　３２４．ひいてはランダ
ムアクセスメモリＲＡＭ、、ＲＡＭ２．・・・、　ＲＡ
Ｍ、、、を指定している。また記憶装置３２４　、　、
３２４□、・・、３２４１．ｌひいてはランダムアクセ
スメモリＲＡＭ　＋　、　ＲＡＩＪ２　、・・・、　Ｒ
ＡＩ、！、に対して直接に与えられた読込信号ＳＥＬは
、その内容に応じてランダムアクセスメモリＲＡｎ、、
ＲＡＭ１・・・、　ＲＡＭゆ内の記憶アドレスを指定し
ている。読込信号ＳＥＬの指定に応じて記憶装置３２４
　、　、３２４□、・・・、　３２４．ひいてはランダ
ムアクセスメモリＲＡ！、！　、　、　ＲＡＭ２　、・
・・、　ＲＡＭｆｆ１は、その記憶内容すなわち時間ｔ
’＋＋、ｊ＋□、・・、ｊｌ、、：ｊ２１．ｔ２□、・
・・ｊ　２　ｎ　：・・・：ｔ、、、１．ｔ、、、、・
・・＋　ｊ　＠　ｎを結像データＩＭＧとして順次、デ
ータ処理装置並の記憶装置４２に向けて出力する。

記憶装置４２は、受光装置四から与えられた結像データ
ＩＭＧすなわち記憶内容ｊ　Ｉ　Ｉ　＋　ｊ　＋　２　
＋・・・、ｊｌ。：ｔａ　１．　ｔｚ□、・・・、ｔ！
ｌｌ；・・・：ｔ□、ｔ□２．・・・、ｔ□を記憶し保
持する。記憶装置４２に記憶された結像データＩ＆４Ｇ
は、演算回路４３に与えられており、そこで被測定物体
並におけるスリット光の反射点Ｐの位置（Ｘ、　Ｙ、　
２１　を算出するために供される。

すなわち演算回路４３は、光トランジスタ３２１＋＋３
２Ｌａ、　・＝、３２１＋ｎ：３２１ｇ＋、３２１ｚｚ
、　・＝Ｊ２１ｚ、：＝・：３２１、、．３２１．２．
−−・、３２１．ｒ、について、それぞれ上記（４）式
により α■２ω　（ｔｚ−ｔ”）　　＋α０ α　目＝ω α　Ｉｎ”　ω （１，□−ｔ”）十α。

（ｔｚｎ−ｔ”）　　＋α。

α２．＝ω　（ｔｚ＋−ｔ”）　　＋α。

α２□＝ω　（ｔｚａ−ｔ”）　　＋α。

α２．、＝ω　（ｔｚｎ−ｔ”）　　＋α。

α１＝ω　（ｔ、＋−ｔ　”　）　　＋α。

０ｍ２＝ω　（ｔ、、−ｔ”）　　＋α。

α１１１１１”ω　（ｔ、ｎ−ｔ”）　　＋α０の如く
、走査角αを算出する。この走査角αすなわちα、、α
１□、・・・、αｌｏ；　α２３．α２□、・・・α２
ｏ；・・・：α１．α１□、・・・、α、を上記ｍ〜（
３）式に代入することにより、光トランジスタ３２１　
＋　＋　、　３２Ｌｉ、　”　’、３２１＋ｎ：３２１
ｉ＋　、　３２１ｇｇ、　”　’、　３２１ｇ、：・・
；３２１□、３２１ｆｆｉ２．・−，３２１ｆｆｉ、に
結像された反射点Ｐの位置（Ｘ、Ｙ、Ｚ）すなわち反射
点Ｐ　ＩＩ＋　Ｐ　ｒｚ＋　Ｐ　Ｉｎ　；Ｐ　！Ｉｎ　
Ｐ　２！＋　”’＋　Ｐ　ｚｎ：・・’；　Ｐ　ｍｌ＋
　Ｐ　ｍ２・・−、Ｐ、、（７）位置（Ｘ＋Ｉ、Ｙ＋＋
、Ｚ＋、ｌ、（Ｘ１ｉ、Ｙ、−、２１２）−・・、　（
Ｘ、ｎ、Ｙ、、、、Ｚ、、ｌ　、　（Ｘ、、、Ｙ、、、
２２．）、　（Ｘ、、、Ｙ２．。

２２２）−＝・、　（Ｘ２ｏ、Ｙ２ｎ、Ｚ２ｎｌ　；・
＝：　（ｘｆｆ、１．ｙ−＋、ｚ−＋１（Ｘ、２．Ｙ、
、、、、Ｚ、、、２＋　、　・−、ｆＸ−、、Ｙ−、、
Ｚ、、ｌ　を算出する。

第５図および第６図を参照しつつ、パルス中心検出回路
ＰＣＩの構成について説明する。

演算回路４３の演算結果すなわち被測定物休廷における
スリット光の反射点Ｐの位置（Ｘ、　Ｙ、　ＺＩの算出
結果は、他の記・障装置４４に与えられて記憶され保持
される。記憶装置４４の記憶内容は、所望により１表示
装置４５により視認可能に表示され、また記録装置４６
により記録される。

ここで上述した受光装置３０中のパルス中心検出回路Ｐ
ＣＩについて、その構成および作用を詳細に説明する。

（ｉ＝１〜ｍ）。

パルス中心検出回路ＰＣＩは、たとえば第５図および第
６図に図示したごとく構成すればよい。以下に、これを
詳述する。

パルス中心検出回路Ｐｃｔは、論理和回路ＯＲ１の出力
端に対して入力端が接続されており、論理和回路ＯＲ＋
から上述のごとく入力パルスすなわちｌ・リガ信号Ｓ１
．．　（ここでは矩形パルスとして図示する。以下同様
。ｊ＝１−ｍ）が入力されたときそのパルス幅Ｔを計測
しパルス幅信号Ｓ０として出力するパルス幅計測回路Ａ
と、パルス幅計測回路Ａの出力端に対して入力端が接続
されておりパルス幅信号ＳＱの内容（すなわちパルス幅
Ｔ）を入力パルスすなわちトリガ信号Ｓｒ、、のパルス
中心時間位置Ｔ。に対応した除数すなわち２で除算し除
算信号Ｓ３Ｑとして出力する除算回路Ｂと、除算回路Ｂ
の出力端に対して入力端が接続されており除算信号Ｓ５
゜の内容（すなわち時間幅Ｔ／２）を所望の設定遅延時
間Ｔ　３Ｅア　（＝ｔ゛：以下同様）から減算し遅延指
令信号ＳＦとして出力する減算回路Ｃと、減算回路Ｃの
出力端に対して入力端が接続されかつ出力端がランダム
アクセスメモリＲＡＭ　、のトリガ端に接続されており
遅延指令信号ＳＦに応じてパルス中心検出信号を発生し
上述したトリガ信号Ｔ１．とじて出力することによりラ
ンダムアクセスメモリＲＡＭ　、のトリガ端に与える出
力回路りとを包有している。

しかして第５図および第６図を参照しつつ、パルス中心
検出回路Ｐｃｔの作用について説明する。

パルス中心検出回路ＰＣＩのパルス幅計測回路Ａは、論
理和回路ＯＲ，から入力端に入力パルスすなわちトリガ
信号ＳＩ、が与えられたとき、その時間幅すなわちパル
ス幅Ｔを計測し、パルス幅信号Ｓ０として出力する。

除算回路旦は、パルス幅計測回路Δの出力すなわちパル
ス幅信号Ｓｏの内容（すなわちパルス幅Ｔ）を入力パル
スすなわちトリガ信号Ｓ１．のパルス中心時間位置Ｔ。

に対応した除数すなわち２で除算してＴ／２を算出し、
除算信号Ｓｓｏとして出力する。

減算回路Ｃは、除算回路Ｂの出力すなわち除算信号Ｓ　
９Ｑの内容Ｔ／２を所定の設定遅延時間Ｔｏ丁から減算
することにより、所要の遅延時間Ｔ、、Ｔ−Ｔ／２を算
出し、遅延指令信号Ｓ、として出力する。

出力回路りは、減算回路Ｃの出力すなわち遅延指令信号
ＳＦの内容（すなわちＴ　５ＥＴ−Ｔ　／　２１に応じ
た時間だけ入力パルスすなわちトリガ信号５ＩＩＪの後
端時間位置（すなわちＴ　０＋Ｔ／２１から遅延した時
間位置（すなわちＴ。十ＴｓＥＴ）でパルス中心検出信
号を発生し、パルス状のトリガ信号Ｔ１．（ここでは矩
形パルスとして図示する。以下同様、）としてランダム
アクセスメモリＲＡＭ　、のトリガ端に向け出力する。

上述したパルス中心検出回路Ｐｃｔは、具体的には、た
とえば第７図および第８図に示したごとく構成すればよ
い。以下に、これを詳述する。

第７図および第８図を参照しつつ、パルス中心検出回路
ＰＣＩの構成について説明する。

パルス幅計測回路Ａは、一方の入力端に対して制御回路
旦に包有されたクロックパルス発生回路ＣＬＫからクロ
ックパルス信号Ｓ　ｅＸが与えられかつ他方の入力端に
対して論理和回路ＯＲ，から入力パルスすなわちトリガ
信号Ｓ１．、が与えられており入力パルスすなわちトリ
ガ信号５ＩＩＪの到来している時間（すなわちそのパル
ス幅Ｔに対応した時間）内にクロックパルス信号Ｓ　ｃ
ｍを通過せしめ出力端からクロックパルス信号Ｓ　ｃｘ
”として出力するゲート回路としてのアンド回路ＡＮＤ
と、クロックパルス入力端ＧＫに対しアンド回路ＡＮＤ
の出力端が接続されており入力パルスすなわちトリガ信
号ＳＩ、Ｊの到来している時間内にクロックパルス信号
Ｓ　ＣＫ＠が与えられるカウンタＣＮＴとを包有してい
る。

除算回路旦は、パルス幅計測回路Δに包有されたカウン
タＣＮＴの出力端Ｑに対しデータ入力端Ａが接続されて
おりカウンタＣＮＴの計数内容（すなわちトリガ信号５
ＩＩＪのパルス幅Ｔ）がパルス幅信号ＳＱとして入力さ
れたのちそれを入力パルスすなわちトリガ信号５ＩＩＪ
のパルス中心時間位置Ｔ。

に対応した除数すなわち２によって除算した結果Ｔ／２
を出力するシフトレジスタＳＨＴを包有している。

減算回路旦は、除算回路旦に包有されたシフトレジスタ
ＳＨＴの出力端Ｑに対して入力端が接続されたノット回
路ＮＯＴと、ノット回路ＮＯＴの出力端に対しデータ入
力端Ｂが接続されかつキャリー入力端Ｃに対してキャリ
ー信号″゛１°°が入力されている全加算器ＡＤＤと、
全加算器ＡＤＤの他のデータ入力端Ａに対し出力端が接
続されており所望の遅延時間ＴｓＥ工の設定（設定され
た遅延時間Ｔ　！ＪＥＴを゛°設定遅延時開戸゛という
）を行なう設定回路ＳＥＴとを包有している。

出力回路旦は、データ入力端Ａが減算回路旦に含まれた
全加算器ＡＤＤの出力端Ｆに対して接続されており全加
算器ＡＤＤの出力する遅延指令信号ＳＦに応じてパルス
中心検出信号を発生しトリガ信号Ｔ１．とじて出力端Ｑ
からランダムアクセスメモリＲＡ帽に対して出力するダ
ウンカウンタＤＣＮＴを包有している。

制御回路Ｅは、パルス幅計測回路Δ、除算回路Ｂおよび
出力回路りの一部を構成する制御回路であるが、ここで
は説明の都合上、パルス幅計測回路Δ、除算回路旦およ
び出力回路旦から分離して図示されている。すなわち制
御回路旦は、上述したクロックパルス発生回路ＣＬＫと
、クロックパルス入力端ＧＫがクロックパルス発生回路
ＣＬＫの出力端に対して接続されクリア入力端ＣＬがダ
ウンカウンタＤＣＮＴの出力端に接続されており制御入
力端ＣＴが入力パルスすなわちトリガ信号ＳＩ、、の供
給源たる論理和回路ＯＲ，に対して接続された制御パル
ス発生回路ＣＴＲを包有している。また制御パルス発生
回路ＣＴＲは、第１の出力端（すなわちクリア出力端Ｉ
Ｑ、がパルス幅計測回路Δに包有されたカウンタＣＮＴ
のクリア入力端ＣＬに対して接続されており、第２．第
３の出力端（すなわちロード出力端およびシフト出力端
ＩＱ２．０３がそれぞれ除算回路Ｂに包有されたシフト
レジスタＳＨＴのロード入力端ＬＤおよびシフト入力端
ＳＴに接続されており、第４．第５の出力端（すなわち
他のロード出力端およびクロックパルス出力端）Ｑ４．
Ｑ５がそれぞれ出力回路りに包有されたダウンカウンタ
ＤＣＮＴのロード入力端ＬＤおよびクロックパルス入力
端ＣＫに接続されている。

しかして第７図および第８図を参照しつつ、パルス中心
検出回路ＰＣ２の作用について説明する。

制御回路Ｅにおいて、クロックパルス発生回路ＣＬにか
らクロックパルス信号Ｓ　ｅｔｔが出力されており、パ
ルス幅計測回路Δに包有されたアンド回路ＡＮＤの一方
の入力端と、制御パルス発生回路ＣＴＲのクロックパル
ス入力端ＧＫとに対して与えられている。

この状態でパルス幅計測回路Ａに包有されたアンド回路
ＡＮＤの他の入力端に対して入力パルスすなわちパルス
状の増幅電圧からなるトリガ信号Ｓ１．、が論理和回路
ＯＲ，から到来すると、そのＨレベル（以下この場合を
例示的に説明する）の期間すなわち入力パルスすなわち
トリガ信号５ＩＩＪのパルス幅Ｔに対応してアンド回路
ＡＮＤの出力端からクロックパルス信号Ｓ　ｃｘ”が出
力される。クロックパルス信号ＳｃＸ＃は、カウンタＣ
ＮＴのクロックパルス入力端ＣＫに与えられているので
、カウンタＣＮＴがクロックパルス信号Ｓｃ、＋６に含
まれたパルスの数を計数する。カウンタＣＮＴの計数内
容は、入力パルスすなわちトリガ信号ＳＩ、のパルス幅
Ｔに対応しており、その出力端Ｑからパルス幅信号ＳＱ
として除算回路旦に包有されたシフトレジスタＳＨＴの
データ入力端Ａに与えられる。

入力パルスすなわちトリガ信号５ＩＩＪが論理和回路叶
、から到来すると、そのＨレベルが終了したのち制御回
路旦に包有された制御パルス発生回路ＣＴＲの出力端Ｑ
２からロード信号Ｓ　ＳＬＤが出力され、除算回路旦に
包有されたシフトレジスタＳＨＴのロード入力端ＬＤに
与えられる。これによりシフトレジスタＳＨＴは、デー
タ入力端Ａに与えられているパルス幅信号Ｓａの内容を
読み込む。

そののち制御パルス発生回路ＣＴＲの出力端Ｑ３からシ
フト信号Ｓｓｓアが発生され、シフトレジスタＳＨＴの
シフト入力端ＳＴに与えられる。これによりシフトレジ
スタＳＨＴは、カウンタＣＮＴから入力されたパルス幅
信号Ｓ０の内容を１ビツトだけ下位ビット方向にシフト
し、かつ空白となった最上位ビットに対し０を設定する
。結果的にカウンタＣＮＴから入力されたパルス幅信号
ＳＱの内容が、入力パルスすなわちトリガ信号Ｓ１．、
のパルス中心時間位置Ｔ。に対応した除数すなわち２に
よって除算される。これにより、入力パルスすなわちト
リガ信号ＳＩ、のうち所望のパルス中心時間位置Ｔ、か
らその後端時間位置までの時間幅Ｔ／２が算出される。

シフトレジスタＳＨＴにおける除算結果は、その出力端
Ｑから除算信号Ｓｓｏとして減算回路Ωに包有されたノ
ット回路ＮＯＴに与えられている。ノット回路ＮＯＴは
、除算信号Ｓｓｏを反転し、反転除算信号Ｓ３゜とじて
全加算器ＡＤＤのデータ入力端Ｂに与えている。減算回
路旦では、設定回路ＳＥＴに対し所望の設定遅延時間Ｔ
ａＥｔが設定されており、出力端からその内容が設定遅
延信号Ｓｇとして全加算器ＡＤＤのデータ入力端Ａに与
えられている。

全加算器ＡＤＤでは、データ入力端Ａに対し入力された
設定遅延信号Ｓ３とデータ入力端Ｂに対し入力された反
転除算信号Ｓ　ＭＱとがキャリー入力端Ｃに入力されて
いるキャリー信号”ｌ”に対して加算され、結果的に設
定回路ＳＥＴに対して設定された設定遅延時間ＴｓＥＴ
から除算回路旦における除算結果Ｔ／２を減算すること
により実際の遅延時間（すなわちトリガ信号Ｓ１．、の
後端時間位置からパルス中心検出信号すなわちトリガ信
号ＴＩ、が発生されるまでの時間幅Ｉ　Ｔ　−ｔｔ　−
Ｔ　／　２が算出される。

その結果は、全加算器ＡＤＤの出力端Ｆから遅延指令信
号ＳＦとして出力回路旦に包有されたダウンカウンタＤ
ＣＮＴのデータ入力端Ａに与えられる。

このとき制御パルス発生回路ＣＴＲの出力端Ｑ４からロ
ード信号Ｓ。Ｌｆ＋が発生され、ダウンカウンタＤＣＮ
Ｔのロード入力端ＬＤに対して与えられているので、デ
ータ入力端Ａに与えられている遅延指令信号Ｓ７の内容
が読み込まれ、その遅延指令信号ＳＦの内容がダウンカ
ウンタＤＣＮＴの中に保持される。

そののち制御パルス発生回路ＣＴＲの出力端Ｑ。

からクロックパルス信号Ｓ　ｏｃｘが発生され、ダウン
カウンタＤＣＮＴのクロックパルス入力端ＣＫに対して
与えられているので、ダウンカウンタＤＣＮＴでは、全
加算器ＡＤＤから遅延指令信号Ｓ、として入力された内
容（すなわち実際の遅延時間ＴｓＥＴ　−Ｔ／２）から
クロックパルス入力端ＣＫに与えられているクロックパ
ルス信号Ｓ　ＤＣＸが到来するごとに１つずつ減算され
る。遅延指令信号ＳＦとして入力された内容（すなわち
実際の遅延時間Ｔｓｔア−Ｔ／２）に対応する数だけの
クロックパルスがクロックパルス信号Ｓ。ＣＫによって
クロックパルス入力端ＣＫに与えられたとき、ダウンカ
ウンタＤＣＮＴの計数内容は０となるので、パルス中心
検出信号が発生され、その出力端Ｑからパルス状のトＪ
ガ信号Ｔ１．とじて出力され、ランダムアクセスメモリ
ＲＡＭ　＋のトリガ端に与えられる。

パルス中心検出信号すなわちトリガ信号ＴＩ。

は、制御パルス発生回路ＣＴＲのクリア入力端ＣＬに与
えられ、制御パルス発生回路ＣＴＲの内容をクリアして
おり、後続の入力パルスすなわちトリガ信号ＳＴ、、の
到来に備えられる。

それに先立って制御パルス発生回路ＣＴＲは、出力端Ｑ
ｌからクリア信号Ｓ　ＣＬを発生してカウンタＣＮＴの
クリア入力端ＣＬに与え、カウンタＣＮＴをクリアして
おり、後続の入力パルスすなわちトリガ信号ＳＩ、の到
来に備えられる。

またパルス中心検出回路ＰＣＩは、たとえば第９図およ
び第１０図に示したごとく構成してもよい。

以下に、これを詳述する。

第９図および第１Ｏ図を参照しつつ、パルス中心検出回
路ＰＣ１の構成について説明する。

パルス幅計測回路Ａは、一方の入力端に対し、て制御回
路Ｅに包有されたクロックパルス発生回路ＣＬＫからク
ロックパルス信号Ｓ。Ｘが与えられかつ他方の入力端に
対して論理和回路ＯＲ，から入力パルスすなわちｌ・リ
ガ信号Ｓ１．ｊが与えられており入力パルスすなわちト
リガ信号Ｓ１．、の到来している時間（すなわちそのパ
ルス幅Ｔに対応した時間）内にクロックパルス信号Ｓ　
ｅｋを通過せしめ出力端からクロックパルス信号Ｓ　ｃ
ｘ　　として出力するゲート回路としてのアンド回路Ａ
ＮＤと、クロックパルス入力端ＣＫに対しアンド回路Ａ
ＮＤの出力端が接続されており入力パルスすなわちトリ
ガ信号Ｓ１．、の到来している時間内にクロックパルス
信号Ｓ　ＣＸ”が与えられるカウンタＡＣＮＴとを包有
してい除算回路Ｂは、パルス幅計測回路Ａに包有された
カウンタＡＣＮＴの出力端Ｑに対しデータ入力端Ａが接
続されておりカウンタＡＣＮＴの計数内容（すなわちト
リガ信号５ＩＩＪのパルス幅Ｔ）がパルス幅信号ＳＡＱ
として入力されたのちそれを入力パルスすなわちトリガ
信号Ｓ１．、のパルス中心時間位置Ｔ。

に対応した除数すなわち２によって除算した結果Ｔ／２
を出力するシフトレジスタ５ｌ（Ｔを包有している。

減算回路Ｃは、除算回路Ｂに包有されたシフトレジスタ
ＳＨＴの出力端Ｑに対して入力端が接続されたノット回
路ＮＯＴと、ノット回路ＮＯＴの出力端に対しデータ入
力端Ｂが接続されかつキャリー入力端Ｃに対してキャリ
ー信号°゛１”が入力されている全加算器ＡＤＤと、全
加算器ＡＤＤの他のデータ入力端Ａに対し出力端が接続
されており所望の遅延時間Ｔ　ｓｔｒの設定（設定され
た遅延時間Ｔ、。□を゛°設定遅延時開戸　ＩＩ！７′
°という）を行なう設定回路ＳＥＴとを包有している。

出力回路りは、データ入力端Ａが減算回路Ｃに含まれた
全加算器ＡＤＤの出力端Ｆに対して接続されており全加
算器ＡＤＤの出力する遅延指令信号Ｓ、に応じてパルス
中心検出信号を発生しトリガ信号ＴＩ、として出力端Ｑ
からランダムアクセスメモリＲＡＭ　＋に対して出力す
る比較回路Ｃ１，ｌＰと、比較回路ＣＭＰのデータ入力
端Ｂに対して出力端Ｑが接続されかつクリア入力端が比
較回路Ｃ１１ｌＰの出力端Ｑに接続されたカウンタＢＣ
ＮＴを包有している。

制御回路旦は、パルス幅計測回路Δ、除算回路Ｂおよび
出力回路りの一部を構成する制御回路であるが、ここで
は説明の都合上、パルス幅計測回路Δ、除算回路旦およ
び出力回路旦から分離して図示されている。すなわち制
御回路Ｅは、上述したクロックパルス発生回路ＣＬＫと
、クロックパルス入力端ＧＫがクロックパルス発生回路
ＣＬＫの出力端に対して接続されクリア入力端ＣＬが比
較回路ＣＭＰの出力端に接続されており制御入力端ＣＴ
が入力パルスすなわちトリガ信号ＳＩ、の供給源たる論
理和回路ＯＲ，に対して接続された制御パルス発生回路
ＣＴＲを包有している。また制御パルス発生回路ＣＴＲ
は、第１の出力端（すなわちクリア出力端）Ｑ、がパル
ス幅計測回路Δに包有されたカウンタＡＣＮＴのクリア
入力端ＣＬに対して接続されており、第２．第３の出力
端（すなわちロード出力端およびシフト出力端ＩＱ、、
Ｑ３がそれぞれ除算回路Ｂに包有されたシフトレジスタ
ＳＨＴのロード入力端ＬＤおよびシフト入力端ＳＴに接
続されており、第４の出力端（すなわちクロックパルス
出力端）Ｑ４が出力回路りに包有されたカウンタＢＣＮ
Ｔのクロックパルス入力端Ｃにに接続されている。

しかして第９図および第１０図を参照しつつ、パルス中
心検出回路ＰＣ１の作用について説明する。

制御回路Ｅにおいて、クロックパルス発生回路ＣＬＫか
らクロックパルス信号Ｓ　ｃｋが出力されており、パル
ス幅計測回路Ａに包有されたアンド回路ＡＮＤの一方の
入力端と、制御パルス発生回路ＣＴＲのクロックパルス
入力端ＣＫとに対して与えられている。

この状態でパルス幅計測回路Ａに包有されたアンド回路
ＡＮＤの他の入力端に対して入力パルスすなわちトリガ
信号Ｓ１．、が論理和回路ＯＲ，から到来すると、その
Ｈレベル（以下この場合を例示的に説明する）の期間す
なわち入力パルスすなわちトリガ信号Ｓ１．、のパルス
幅Ｔに対応してアンド回路ＡＮＤの出力端からクロック
パルス信号Ｓ　ＣＸ”が出力される。クロックパルス信
号Ｓ　ｃｘ”は、カウンタＡＣＮＴのクロックパルス入
力端ＧＫに与えられているので、カウンタＡＣＮＴがク
ロックパルス信号Ｓ　ＣＫ”に含まれたパルスの数を計
数する。カウンタＡＣＮＴの計数内容は、入力パルスす
なわちトリガ信号ＳＩ、のパルス幅Ｔに対応しており、
その出力端Ｑからパルス幅信号ＳＡＧとして除算回路Ｂ
に包有されたシフトレジスタＳＨＴのデータ入力端Ａに
与えられる。

入力パルスすなわちトリガ信号ＳＩ、が論理和回路ＯＲ
，から到来すると、そのＨレベルが終了したのち制御回
路Ｅに包有された制御パルス発生回路ＣＴＲの出力端Ｑ
２からロード信号Ｓ　ＩＩＬＤが出力され、除算回路Ｂ
に包有されたシフトレジスタＳＨＴのロード入力端ＬＤ
に与えられる。これによりシフトレジスタＳＨＴは、デ
ータ入力端Ａに与えられているパルス幅信号Ｓ　ＡＱの
内容を読み込む。

そののち制御パルス発生回路ＣＴＲの出力端Ｑ３からシ
フト信号Ｓｓｇアが発生され、シフトレジスタＳＨＴの
シフト入力端ＳＴに与えられる。これによりシフトレジ
スタＳＨＴは、カウンタＡＣＮＴから入力されたパルス
幅信号ＳＡＱの内容を１ビツトだけ下位ビット方向にシ
フトし、かつ空白となった最上位ビットに対し０を設定
する。結果的にカウンタＡ（：ＮＴから入力されたパル
ス幅信号Ｓ　ＡＯの内容が、入力パルスすなわちトリガ
信号５ＩＩＪのパルス中心時間位置Ｔ。に対応した除数
すなわち２によって除算される。これにより、入力パル
スすなわちトリガ信号Ｓ１．、のうち所望のパルス中心
時間位置Ｔ０からその後端時間位置までの時間幅Ｔ／２
が算出される。

シフトレジスタＳＨＴにおける除算結果は、その出力端
Ｑから除算信号Ｓｓｏとして減算回路Ｃに包有されたノ
ット回路ＮＯＴに与えられている。ノット回路ＮＯＴは
、除算信号Ｓｓａを反転し、反転除算信号Ｓｓｏとして
全加算器ＡＤＤのデータ入力端Ｂに与えている。減算回
路Ｃでは、設定回路ＳＥＴに対し所望の設定遅延時間Ｔ
ｓＥＴが設定されており、出力端からその内容が設定遅
延信号Ｓｓとして全加算器ＡＤＤのデータ入力端Ａに与
えられている。

全加算器ＡＤＤでは、データ入力端Ａに対し入力された
設定遅延信号Ｓ８とデータ入力端Ｂに対し入力された反
転除算信号Ｓｓａとがキャリー入力端Ｃに入力されてい
るキャリー信号゛１°°に対して加算され、結果的に設
定回路ＳＥＴに対して設定された設定遅延時間ＴｓＥＴ
から除算回路Ｂにおける除算結果Ｔ／２を減算すること
により実際の遅延時間（すなわちトリガ信号Ｓ１．、の
後端時間位置からパルス中心検出信号ひいてはトリガ信
号Ｔ１．が発生されるまでの時間幅Ｉ　Ｔ　ＩＩＥＴ　
−Ｔ　／　２が算出される。

その結果は、全加算器ＡＤＤの出力端Ｆから遅延指令信
号ＳＦとして出力回路旦に包有された比較回路ＣＭＰの
データ入力端Ａに与えられる。このとき入力パルスすな
わちトリガ信号ＳＬ、の後端時間位置に応じて制御パル
ス発生回路ＣＴＲの出力端Ｑ４からクロックパルス信号
Ｓ　ｓｅｘが発生され始め、カウンタＢＣＮＴのクロッ
クパルス入力端ＣＫに対して与えられているので、カウ
ンタＢＣＮＴはクロックパルス信号Ｓ　ａｃｘに含まれ
たパルスの数を計数し始める。カウンタＢＣＮＴの計数
値は、計数値信号ＳＢＱとして比較回路ＣＭＰのデータ
入力端Ｂに与えられているので、その計数値が比較回路
ＣＭＰのデータ入力端Ａに与えられている遅延指令信号
Ｓ、の内容すなわち実際の遅延時間ＴｓＥＴ−Ｔ／２に
一致したとき、比較回路ＣＭＰにおいてパルス中心検出
信号が発生され、その出力端Ｑからパルス状のトリガ信
号Ｔ１．として出力され、ランダムアクセスメモリＲＡ
Ｍ　、のトリガ端に与えられる。

パルス中心検出信号すなわちトリガ信号ＴＩは、制御パ
ルス発生回路ＣＴＲのクリア入力端ＣＬおよびカウンタ
ＢＣＮＴのクリア入力端ＣＬに与えられ、制御パルス発
生回路ＣＴＲおよびカウンタＢＣＮＴの内容をクリアし
ており、後続の入力パルスすなわちトリガ信号５ＩＩＪ
の到来に備えられる。

それに先立って制御パルス発生回路ＣＴＲは、出力端Ｑ
、からクリア信号Ｓ　ＣＬを発生してカウンタＡＣＮＴ
のクリア入力端ＣＬに与え、カウンタＡＣＮＴをクリア
しており、後続の入力パルスすなわちトリガ信号Ｓ１．
Ｊの到来に備えられる。

なお上述においては、比較増幅回路３２２□。

３２２、、、・・・、３２２．Ｉ、；３２２□、、３２
２゜２．・・・、３２２２゜：・・・：３２２、、．３
２２．２．・・・、　３２２．ｎが包有される場合につ
いて説明したが、本発明は、これに限定されるものでは
なく、これらが除去された場合も包有するものである。

加えて上述においては、撮像装置３２がマトリックス状
に配列された複数の光センサによって形成される場合に
ついて主として説明したが、本発明は、これに限定され
るものではなく、所望の形状（たとえば曲線状）に複数
の光センサを配列して撮像装置を形成する場合も包摂し
ている。

更に投光装置圧がスリット光を発生しているが、本発明
は、これに限定されるものではなく、たとえば投光装置
によって発生される光の強度を確保したい場合などのた
めに、投光装置がビーム光を発生する場合も包摂してい
る。この場合には、撮像装置の光センサを１行に配列し
てもよかろう。

加えて撮像装置３２がデコーダ回路３２７を包有してい
るが、本発明は、これに限定されるものではなく、デコ
ーダ回路３２７を除去し、記憶装置３２４１．３２４□
、・・・、　３２４．ＩｌのランダムアクセスメモリＲ
ＡＭ　。

ＲＡＭ、、・・・、ＲＡＬとデータ処理装置４０の記憶
装置４２とを共通化して単一の記憶装置で形成してもよ
い。

（３）発明の効果 上述より明らかなように本発明にかかる物体計測装置は
。

（ａｌ被計測領域を走査するための光を発生する投光装
置と、 （ｂ）投光装置によって発生された光が被計測領域に配
置された被計測物体によっ て反射されることにより得られた反射 光を収束して被計測物体における光の 反射点の像を結像せしめる結像装置 と、 （ｃ）結像装置によって結像された反射点の像によって
動作せしめられ、かつ投光 装置による被計測領域の走査方向に そって少なくとも１つの群をなすよう 配設された複数の光センサからなる第 １の光センサ装置と、 （ｄ）投光装置で被計測領域を走査するために発生され
た光によって動作せしめら れる第２の光センサ装置と、 （ｅ）第２の光センサ装置に対してリセット端が接続さ
れており、第２の光センサ 装置の光検知によって発生された走査 基準信号によってリセットされたのち に入力端に与えられるクロックパルス の数を計数する計数回路と、 （ｆ）第１の光センサ装置に属する光センサの各群に対
し１対１で付設されてお り、第１の光センサ装置に属する光セ ンサが動作されたとぎに計数回路の計 数内容が入力され記憶せしめられる少 なくとも１つのランダムアクセスメモ リと、 （ｇ）第１の光センサ装置に属する光センサの各群に対
し１対１で付設されてお り、第１の光センサ装置に属する光セ ンサが出力する受光信号のパルス中心 を検出し検出結果に応じてトリガ信号 をランダムアクセスメモリに与える少 なくとも１つのパルス中心検出回路 と、 （ｈ）ランダムアクセスメモリから記憶内容を受け取り
、投光装置による反射点の 走査角を算出したのち算出された走査 角から反射点の位置を算出するデータ 処理装置と を備えてなるので、 （ｉ）記・障装置の実装面積を削減で き、ひいてはその実装コストを 削減できる効果 を有し、加えて （１１）第１の光センサ装置に属する複数の光センサ上
の結像がピント ズレを生じても高分解能を維持 できる効果 を有し、また （ｉｉｉｌ第１の光センサ装置に属する複数の光センサ
などの部材感度に バラツキがあってもその受光信 号のパルス幅が変化することを 修復できる効果 を有し、ひいては ｆｉｖ）ピントズレあるいは部材感度のバラツキに伴な
う物体計測の精 度低下を回避できる効果 を有する。

【図面の簡単な説明】

第１図は本発明にかかる物体計測装置の一実施例を示す
斜視図、第２図および第３図はともに第１図実施例の一
部を拡大して示す拡大部分回路図、第４図は第１図実施
例の一部を拡大して示す拡大部分回路図、第５図は第３
図の一部を拡大して示すブロック回路図、第６図は第５
図の動作を説明するためのタイムチャート図、第７図は
第５図を具体化して示す詳細ブロック回路図、第８図は
第７図の動作を説明するためのタイムチャート図、第９
図は第５図を具体化して示す他の詳細ブロック回路図、
第１０図は第９図の動作を説明するためのタイムチャー
ト図である。 １０・・・・・・・・・・・・・・・・・・・・投光装
置１２・・・・・・・・・・・・・・・・・・スリット
光発生装置１２１・・・・・・・・・・・・・・光源１
２２・・・・・・・・・・・・・・円筒レンズ１４・・
・・・・・・・・・・・・・・・・走査装置１４１　・
・・・・・・・・・・・・・之フー１４２・・・・・・
・・・・・・・・回転駆動装置被計測物体 ３０・・・・・・・・・・・・・・・・・・・・受光装
置３１・・・・・・・・・・・・・・・・・・結像装置
３２・・・・・・・・・・・・・・・・・・撮像装置３
２１゜〜３２１□・・・・光トランジスタ３２２　、、
〜３２２□。・・・・比較増幅回路３２４１　〜３２４
□　・・・・記憶装置３２５　　・・・・・・・・・・
・・計数回路３２６・・・・・・・・・・・・・・クロ
ックパルス発生回路 ３２７・・・・・・・・・・・・・・デコーダ回路３３
・・・・・・・・・・・・・・・・・・走査検出装置３
３１・・・・・・・・・・・・・・光トランジスタ３３
２・・・・・・・・・・・・・・比較増幅回路ＲＡＩＪ
　、・・・・・・・・・・・・・・・・ランダムアクセ
スメモリ

Claims (5)

【特許請求の範囲】
1. （１）（ａ）被計測領域を走査するための光を発生する
   投光装置と、 （ｂ）投光装置によって発生された光が被計測領域に配
   置された被計測物体によって反射されることにより得ら
   れた反射光を収束して被計測物体における光の反射点の
   像を結像せしめる結像装置と、 （ｃ）結像装置によって結像された反射点の像によって
   動作せしめられ、かつ投光装置による被計測領域の走査
   方向にそって少なくとも１つの群をなすよう配設された
   複数の光センサからなる第１の光センサ装置と、 （ｄ）投光装置で被計測領域を走査するために発生され
   た光によって動作せしめられる第２の光センサ装置と、 （ｅ）第２の光センサ装置に対してリセット端が接続さ
   れており、第２の光センサ装置の光検知によって発生さ
   れた走査基準信号によってリセットされたのちに入力端
   に与えられるクロックパルスの数を計数する計数回路と
   、 （ｆ）第１の光センサ装置に属する光センサの各群に対
   し１対１で付設されており、第１の光センサ装置に属す
   る光センサが動作されたときに計数回路の計数内容が入
   力され記憶せしめられる少なくとも１つのランダムアク
   セスメモリと、 （ｇ）第１の光センサ装置に属する光センサの各群に対
   し１対１で付設されており、第１の光センサ装置に属す
   る光センサが出力する受光信号のパルス中心を検出し検
   出結果に応じてトリガ信号をランダムアクセスメモリに
   与える少なくとも１つのパルス中心検出回路と、 （ｈ）ランダムアクセスメモリから記憶内容を受け取り
   、投光装置による反射点の走査角を算出したのち算出さ
   れた走査角から反射点の位置を算出するデータ処理装置
   と を備えてなることを特徴とする物体計測装置。
2. （２）パルス中心検出回路が、 （ａ）受光信号のパルス幅を計測し、パルス幅信号とし
   て出力するパルス幅計測回路と、（ｂ）パルス幅計測回
   路からパルス幅信号として入力された受光信号のパルス
   幅を２によって除算することにより、受光信号のパルス
   中心時間位置から後端時間位置までの時間幅を算出し、
   除算信号として出力する除算回路と、 （ｃ）除算回路から除算信号として入力された時間幅を
   所望の遅延時間から減算することにより、受光信号の後
   端時間位置からパルス中心検出信号の出力されるべき時
   間位置までの時間幅を算出し、遅延指令信号として出力
   する減算回路と、 （ｄ）減算回路から遅延指令信号として入力された時間
   幅に応じた時間だけ受光信号の後端時間位置から遅延し
   た時間位置でパルス中心検出信号を発生し記憶装置に向
   けトリガ信号として出力する出力回路と を備えてなる特許請求の範囲第（１）項記載の物体計測
   装置。
3. （３）パルス中心検出回路が、 （ａ）一方の入力端がクロックパルス発生回路の出力端
   に接続されかつ他方の入力端が第１の光センサ装置に属
   する光センサに接続されており、第１の光センサ装置の
   属する光センサから受光信号が到来している期間にクロ
   ックパルス発生回路から与えられたクロックパルス信号
   を通過せしめるゲート回路と、 （ｂ）ゲート回路の出力端に対しクロック入力端が接続
   されており、ゲート回路を通過せしめられたクロックパ
   ルス信号に含まれたパルス数を計数して受光信号のパル
   ス幅を計測し、パルス幅信号として出力するカウンタと
   、 （ｃ）第１の光センサ装置に属する光センサに対し制御
   端が接続されかつクロックパルス入力端がクロックパル
   ス発生回路の出力端に対して接続された制御パルス発生
   回路と、 （ｄ）カウンタの出力端に対しデータ入力端が接続され
   かつロード入力端およびシフト入力端がそれぞれ制御パ
   ルス発生回路のロード出力端およびシフト出力端に接続
   されており、カウンタからパルス幅信号として入力され
   た受光信号の時間幅を２によって除算し、受光信号のパ
   ルス中心時間位置から後端時間位置までの時間幅を算出
   し、除算信号として出力するシフトレジスタと、 （ｅ）シフトレジスタの出力端に対して接続されており
   、シフトレジスタから除算信号として入力された時間幅
   を所望の遅延時間から減算することにより、受光信号の
   後端時間位置からパルス中心検出信号の出力されるべき
   時間位置までの時間幅を算出し、遅延指令信号として出
   力する減算回路と、 （ｆ）減算回路の出力端に対しデータ入力端が接続され
   かつロード入力端およびクロックパルス入力端がそれぞ
   れ制御パルス発生回路の他のロード出力端およびクロッ
   クパルス出力端に接続されており、減算回路から遅延指
   令信号として入力された時間幅に応じた数のパルスが制
   御パルス発生回路からクロックパルス信号として与えら
   れたとき、パルス中心検出信号を発生し、出力端から記
   憶装置に向けトリガ信号として出力するダウンカウンタ
   と を備えてなる特許請求の範囲第（１）項記載の物体計測
   装置。
4. （４）パルス中心検出回路が、 （ａ）一方の入力端がクロックパルス発生回路の出力端
   に接続されかつ他方の入力端が第１の光センサ装置に属
   する光センサに接続されており、第１の光センサ装置に
   属する光センサから受光信号が到来している期間にクロ
   ックパルス発生回路から与えられたクロックパルス信号
   を通過せしめるゲート回路と、 （ｂ）ゲート回路の出力端に対しクロック入力端が接続
   されており、ゲート回路を通過せしめられたクロックパ
   ルス信号に含まれたパルス数を計数して受光信号のパル
   ス幅を計測し、パルス幅信号として出力するカウンタと
   、 （ｃ）第１の光センサ装置に属する光センサに対し制御
   端が接続されかつクロックパルス入力端がクロックパル
   ス発生回路の出力端に対して接続された制御パルス発生
   回路と、 （ｄ）カウンタの出力端に対しデータ入力端が接続され
   かつロード入力端およびシフト入力端がそれぞれ制御パ
   ルス発生回路のロード出力端およびシフト出力端に接続
   されており、カウンタからパルス幅信号として入力され
   た受光信号の時間幅を２によって除算し、受光信号のパ
   ルス中心時間位置から後端時間位置までの時間幅を算出
   し、除算信号として出力するシフトレジスタと、 （ｅ）シフトレジスタの出力端に対して接続されており
   、シフトレジスタから除算信号として入力された時間幅
   を所望の遅延時間から減算することにより、受光信号の
   後端時間位置からパルス中心検出信号の出力されるべき
   時間位置までの時間幅を算出し、遅延指令信号として出
   力する減算回路と、 （ｆ）制御パルス発生回路のクロックパルス出力端に対
   しクロックパルス入力端が接続されており、入力パルス
   が除去されたのち制御パルス発生回路のクロックパルス
   出力端から出力されるクロックパルス信号に含まれたパ
   ルス数を計数し、計数値信号として出力する他のカウン
   タと、 （ｇ）減算回路の出力端に対しデータ入力端が接続され
   かつ他のカウンタの出力端に対して他のデータ入力端が
   接続されており、減算回路から遅延指令信号として入力
   された時間幅と他のカウンタから計数値信号として入力
   され計数値とが一致したとき、パルス中心検出信号を発
   生し、 出力端から記憶装置に向けトリガ信号として出力する比
   較回路と を備えてなる特許請求の範囲第（１）項記載の物体計測
   装置。
5. （５）減算回路が、 （ａ）シフトレジスタの出力端に対し入力端が接続され
   ており、シフトレジスタから与えられた除算信号を反転
   せしめ反転除算信号として出力するノット回路と、 （ｂ）所望の遅延時間が設定されており、設定遅延信号
   として出力する設定回路と、 （ｃ）ノット回路の出力端に対し一方のデータ入力端が
   接続されかつ設定回路の出力端に対し他方のデータ入力
   端が接続されており、ノット回路から入力された反転除
   算信号と設定回路から入力された設定遅延信号と１とを
   互いに加算することにより、受光信号の後端時間位置か
   らパルス中心検出信号の出力されるべき時間位置までの
   時間幅を算出し、遅延指令信号として出力する全加算器
   と を備えてなる特許請求範囲第（３）項もしくは第（４）
   項記載の物体計測装置。