JPH0267848A - 可変長データフレームの転送方式 - Google Patents
可変長データフレームの転送方式Info
- Publication number
- JPH0267848A JPH0267848A JP63219833A JP21983388A JPH0267848A JP H0267848 A JPH0267848 A JP H0267848A JP 63219833 A JP63219833 A JP 63219833A JP 21983388 A JP21983388 A JP 21983388A JP H0267848 A JPH0267848 A JP H0267848A
- Authority
- JP
- Japan
- Prior art keywords
- data frame
- slot
- length
- data
- transmission path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012546 transfer Methods 0.000 title claims description 15
- 238000000034 method Methods 0.000 title claims description 13
- 230000005540 biological transmission Effects 0.000 claims description 41
- 238000004891 communication Methods 0.000 claims description 22
- 238000010586 diagram Methods 0.000 description 17
- 238000012937 correction Methods 0.000 description 3
- 238000012217 deletion Methods 0.000 description 3
- 230000037430 deletion Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[概要]
メツセージの通信を行う通信システムにおける可変長デ
ータフレームの転送方式に関し、データフレームを識別
するビットパターンのエラーによる受信側に与える影響
を少なくし高信鎖性を実現できる可変長データフレーム
の転送方式を提供することを目的とし、 複数の端末装置と伝送路とが接続された通信制御装置の
間で、伝送路上のデータフレームを使用してメツセージ
の通信を行う可変長データフレームの転送方式において
、伝送路上は固定長スロットの整数倍の長さとなる可変
長データフレームの転送を行い、データフレーム中の各
固定長スロットの先頭位置にそのスロットがデータフレ
ームの先頭のスロットか同一データフレーム内の途中の
固定長スロットかを表示する識別子が設けられるよう構
成し、さらに、データフレームの各固定長スロットに設
けられた識別子により受信部における同期保護を行うよ
う構成する。
ータフレームの転送方式に関し、データフレームを識別
するビットパターンのエラーによる受信側に与える影響
を少なくし高信鎖性を実現できる可変長データフレーム
の転送方式を提供することを目的とし、 複数の端末装置と伝送路とが接続された通信制御装置の
間で、伝送路上のデータフレームを使用してメツセージ
の通信を行う可変長データフレームの転送方式において
、伝送路上は固定長スロットの整数倍の長さとなる可変
長データフレームの転送を行い、データフレーム中の各
固定長スロットの先頭位置にそのスロットがデータフレ
ームの先頭のスロットか同一データフレーム内の途中の
固定長スロットかを表示する識別子が設けられるよう構
成し、さらに、データフレームの各固定長スロットに設
けられた識別子により受信部における同期保護を行うよ
う構成する。
の高さ(伝送路帯域の有効利用)と同時に高信幀性(伝
送路上でのデータエラーを少なくするかエラーによる影
響を少なくする)が求められている。
送路上でのデータエラーを少なくするかエラーによる影
響を少なくする)が求められている。
[産業上の利用分野]
本発明はメツセージの通信を行う通信システムにおける
可変長データフレームの転送方式に関する。
可変長データフレームの転送方式に関する。
近年、メツセージの通信を行う通信システムとしてLA
N (ローカルエリアネットワーク)、高速パケット網
、l5DN(サービス総合ディジタル通信網)等が実用
化され、利用されるようになった。そのような通信シス
テムでは、高速大容量化が進み、それと共に広域化と大
規模化の傾向にある。
N (ローカルエリアネットワーク)、高速パケット網
、l5DN(サービス総合ディジタル通信網)等が実用
化され、利用されるようになった。そのような通信シス
テムでは、高速大容量化が進み、それと共に広域化と大
規模化の傾向にある。
上記の通信システムは各ノードに設けられた通信制御装
置(メツセージの蓄積交換を行う機能を備える)間が伝
送路により接続されており、高速化を進める際に、隣接
する通信制御装置を結ぶ伝送路上のデータフレームの転
送において転送効率[従来の技術] 従来例の説明図を第6図に示す。
置(メツセージの蓄積交換を行う機能を備える)間が伝
送路により接続されており、高速化を進める際に、隣接
する通信制御装置を結ぶ伝送路上のデータフレームの転
送において転送効率[従来の技術] 従来例の説明図を第6図に示す。
複数の通信制御装置60〜63はそれぞれ端末装置60
1,611・・631が複数個(図には各々1個だけ示
す)が接続されると共に複数の伝送路が接続され、各端
末からメツセージは通信制御装置による制御により伝送
路を介して蓄積交換が行われる。なお、この図では一方
方向の伝送路だけ示すが実際は逆方向の伝送路も備えら
れている。
1,611・・631が複数個(図には各々1個だけ示
す)が接続されると共に複数の伝送路が接続され、各端
末からメツセージは通信制御装置による制御により伝送
路を介して蓄積交換が行われる。なお、この図では一方
方向の伝送路だけ示すが実際は逆方向の伝送路も備えら
れている。
各通信制御装置は伝送路610・・630により接続さ
れ、その伝送路上の可変長データフレームの構成が第6
図の伝送路620について示されている。このフレーム
構成は、当該技術においてHDLC(ハイレベルデータ
リンクコントロールプロシジュア)として知られる伝送
制御手順に従うもので、先頭にユニークなフラグパター
ン(Fで表示)が設けられ、次にアドレス部、次にデー
タ部(誤りチエツク用のフレームチエツクシーケンスを
含む)が設けられる、最後のフラグは同時に次のフレー
ムの先頭のフラグを表す、このフレーム構成内のデータ
部により任意の長さのデータを伝送することができる。
れ、その伝送路上の可変長データフレームの構成が第6
図の伝送路620について示されている。このフレーム
構成は、当該技術においてHDLC(ハイレベルデータ
リンクコントロールプロシジュア)として知られる伝送
制御手順に従うもので、先頭にユニークなフラグパター
ン(Fで表示)が設けられ、次にアドレス部、次にデー
タ部(誤りチエツク用のフレームチエツクシーケンスを
含む)が設けられる、最後のフラグは同時に次のフレー
ムの先頭のフラグを表す、このフレーム構成内のデータ
部により任意の長さのデータを伝送することができる。
フラグパターンは図に示すように”01111110”
というビットパターンからなり、フラグパターン以外の
領域では、送信側で“1″が5連続以上続くデータを送
信する場合、“l”が5個連続するパターンの送信後に
“0”を挿入し、受信側では“1″が5連続するパター
ン受信後の°°O”を削除することによりパターンの単
一性を実現している。フレームのアドレス部はフレーム
内のデータの宛先を示すもので、受信側の通信制御装置
は、このアドレスを参照して所定の伝送路または端末に
このデータフレームを再送信する。
というビットパターンからなり、フラグパターン以外の
領域では、送信側で“1″が5連続以上続くデータを送
信する場合、“l”が5個連続するパターンの送信後に
“0”を挿入し、受信側では“1″が5連続するパター
ン受信後の°°O”を削除することによりパターンの単
一性を実現している。フレームのアドレス部はフレーム
内のデータの宛先を示すもので、受信側の通信制御装置
は、このアドレスを参照して所定の伝送路または端末に
このデータフレームを再送信する。
[発明が解決しようとする課題]
従来の第6図に示す方式によれば、伝送路上でフラグパ
ターンに対するlピントのデータエラーの発生によりデ
ータフレーム識別に誤りを生じる。
ターンに対するlピントのデータエラーの発生によりデ
ータフレーム識別に誤りを生じる。
即ち、フラグパターンの検出ができないと、データフレ
ーム内の境界(フラグ、アドレス、データ等)の識別が
誤って行われるため、本来アドレスでI工tい部分がア
ドレスと誤認識されて、本来の宛先とは無関係な宛先で
受信され、重大な影響を与える。なお、従来はアドレス
部内のエラーに対しては、エラー訂正符号を付加するこ
とにより対処できたが、可変長データフレーム境界識別
用のフラグパターンに関するデータエラーには無防備で
あった。
ーム内の境界(フラグ、アドレス、データ等)の識別が
誤って行われるため、本来アドレスでI工tい部分がア
ドレスと誤認識されて、本来の宛先とは無関係な宛先で
受信され、重大な影響を与える。なお、従来はアドレス
部内のエラーに対しては、エラー訂正符号を付加するこ
とにより対処できたが、可変長データフレーム境界識別
用のフラグパターンに関するデータエラーには無防備で
あった。
また、逆にフラグパターン以外の領域におけるlピント
のデータエラー発生により、偽のフラグパターンが生じ
てデータフレームの分断が起き、偽アドレスに対する処
理により不正な宛先へメンセージを送信することが起き
る。
のデータエラー発生により、偽のフラグパターンが生じ
てデータフレームの分断が起き、偽アドレスに対する処
理により不正な宛先へメンセージを送信することが起き
る。
このように従来の方式では伝送路上のデータエラー発生
に対して信転性が低いという問題があった。
に対して信転性が低いという問題があった。
本発明はデータフレームを識別するビットパターンにエ
ラーが発生しても受信側に与える影響を少なくし高信頼
性を実現できる可変長データフレームの転送方式を提供
することを目的とする。
ラーが発生しても受信側に与える影響を少なくし高信頼
性を実現できる可変長データフレームの転送方式を提供
することを目的とする。
[課題を解決するための手段]
本発明による可変長データフレームの基本的構成図を第
1図に示す。
1図に示す。
図において、10は可変長の1データフレーム、11は
固定長スロット、12はデータフレームの先頭の固定長
スロットであることを表す先頭識別子、13はアドレス
部、14はデータ部、15はデータフレーム内の先行す
る固定長スロットに後続する固定長スロ7)であること
を表す途中識別子である。
固定長スロット、12はデータフレームの先頭の固定長
スロットであることを表す先頭識別子、13はアドレス
部、14はデータ部、15はデータフレーム内の先行す
る固定長スロットに後続する固定長スロ7)であること
を表す途中識別子である。
本発明は伝送路上のデータフレームの長さを固定長スロ
ットの整数倍とすることにより、転送すべきデータを複
数個の連続する固定長スロットからなるデータフレーム
により転送し、受信側におけるデータフレームの同期を
取ることを容易にし、各固定長スロットの先頭に識別子
を設けて受信側におけるlデータフレームのデータを識
別処理するものである。
ットの整数倍とすることにより、転送すべきデータを複
数個の連続する固定長スロットからなるデータフレーム
により転送し、受信側におけるデータフレームの同期を
取ることを容易にし、各固定長スロットの先頭に識別子
を設けて受信側におけるlデータフレームのデータを識
別処理するものである。
[作用]
転送すべきデータは、複数の固定長スロットに分割され
る。その際先頭の固定長スロット11には先頭を表す識
別子12を設け、続いて伝送相手を表すアドレス部13
が設けられ、それに続いて固定長スロットの残り部分に
データが配置される。
る。その際先頭の固定長スロット11には先頭を表す識
別子12を設け、続いて伝送相手を表すアドレス部13
が設けられ、それに続いて固定長スロットの残り部分に
データが配置される。
これに続く次の固定長スロットは、先頭に前の固定長ス
ロットに後続するスロットであることを表す途中識別子
15が設けられ、その後のデータ部14には先頭の固定
スロットのデータ部に続くデータが配置される。以下、
同じデータフレームに属する固定長スロットが任意の個
数連続して、転送すべき全部のデータが固定長スロット
により転送される。固定長スロットによりデータに端数
が生しると、ダミービット等を付加する等の方法により
固定長とする。
ロットに後続するスロットであることを表す途中識別子
15が設けられ、その後のデータ部14には先頭の固定
スロットのデータ部に続くデータが配置される。以下、
同じデータフレームに属する固定長スロットが任意の個
数連続して、転送すべき全部のデータが固定長スロット
により転送される。固定長スロットによりデータに端数
が生しると、ダミービット等を付加する等の方法により
固定長とする。
1つのデータフレームの転送が終了すると、別のデータ
フレームの転送が続いて行われ、その先頭の固定長スロ
7)には、先頭識別子が設けられる。
フレームの転送が続いて行われ、その先頭の固定長スロ
7)には、先頭識別子が設けられる。
[実施例]
第2図は実施例1のデータフレーム構成図、第3図は実
施例2のデータフレーム構成図、第4図は本発明を実施
する通信制御装置の構成図、第5図(a)は送信部の構
成図、第5図[有])は受信部の構成図である。
施例2のデータフレーム構成図、第4図は本発明を実施
する通信制御装置の構成図、第5図(a)は送信部の構
成図、第5図[有])は受信部の構成図である。
初めに第2図の実施例1のフレーム構成について説明す
る。
る。
第2図において、20はlデータフレーム、21は固定
長スロット、22のFSはデータフレームの開始(およ
び固定長スロットの開始)を示すフラグパターン、23
はアドレス部、24はデータ部、25のFCはデータフ
レームの途中(途中の固定長スロット)を表すフラグパ
ターンを示す。
長スロット、22のFSはデータフレームの開始(およ
び固定長スロットの開始)を示すフラグパターン、23
はアドレス部、24はデータ部、25のFCはデータフ
レームの途中(途中の固定長スロット)を表すフラグパ
ターンを示す。
この実施例1の場合、1つのデータフレーム20はフラ
グパターンFS、22とアドレス部23およびデータ部
24により先頭の固定長スロットを形成し、これに続く
固定長スロットはフラグパターンFC,25とデータ部
24により形成され、これに続き同様の固定長スロット
が形成され、複数個のスロットにより1データフレーム
が構成される。
グパターンFS、22とアドレス部23およびデータ部
24により先頭の固定長スロットを形成し、これに続く
固定長スロットはフラグパターンFC,25とデータ部
24により形成され、これに続き同様の固定長スロット
が形成され、複数個のスロットにより1データフレーム
が構成される。
フラグパターンFSとFCはそれぞれ異なるビットパタ
ーンにより構成され、両ビ、ドパターン間のハミング距
離を大きくすることにより誤りに対し訂正可能にするこ
とができる0例えば、FCとして、“00110011
’″、FSとして“11001100”を使用する。
ーンにより構成され、両ビ、ドパターン間のハミング距
離を大きくすることにより誤りに対し訂正可能にするこ
とができる0例えば、FCとして、“00110011
’″、FSとして“11001100”を使用する。
この実施例1のデータフレームは、受信側において、各
フラグパターンFS、FCの位Iで同期保護をかける。
フラグパターンFS、FCの位Iで同期保護をかける。
即ち、フラグパターンを同期信号として引き込み、公知
の技術である前方保護および後方保護により同期をとる
ことができる。
の技術である前方保護および後方保護により同期をとる
ことができる。
従って、このフラグパターンを用いることにより、フラ
グパターン内にビットエラーが発生しても同期を維持す
るのでスロット位置(データフレームの境界位置)の識
別誤りを生しる可能性が掻めて少ない。
グパターン内にビットエラーが発生しても同期を維持す
るのでスロット位置(データフレームの境界位置)の識
別誤りを生しる可能性が掻めて少ない。
次に、第3図の実施例2のフレーム構成について説明す
る。
る。
第3図の30は1データフレーム、31は固定長スロッ
ト、32はスロット多重フレーム・フラグパターンF、
33は固定スロットの先頭を表す制?3mピントC13
4はアドレス部、35はデータ部、36は途中の固定長
スコツトであることを表す制御ビットご(制御ビットC
の否定論理)を表す。
ト、32はスロット多重フレーム・フラグパターンF、
33は固定スロットの先頭を表す制?3mピントC13
4はアドレス部、35はデータ部、36は途中の固定長
スコツトであることを表す制御ビットご(制御ビットC
の否定論理)を表す。
この実施例2の場合、1つのデータフレーム30は制御
ビン)C,33とアドレス部34およびデータ部35で
先頭の固定長スコツトを形成し、これに続く固定長スコ
ツトは制御ビットC936とデータ部35により形成さ
れ、これに続き同様の固定長スロットが形成され、複数
個のスロットにより1データフレームが構成される。
ビン)C,33とアドレス部34およびデータ部35で
先頭の固定長スコツトを形成し、これに続く固定長スコ
ツトは制御ビットC936とデータ部35により形成さ
れ、これに続き同様の固定長スロットが形成され、複数
個のスロットにより1データフレームが構成される。
スロット多重フレーム・フラグパターンF32は従来と
同様の“’01111110°”または上記FS、FC
の例に挙げたパターンを使用できる。
同様の“’01111110°”または上記FS、FC
の例に挙げたパターンを使用できる。
この実施例2では複数のスロットを多重化したフレーム
に対して、受信側においてスロット多重フレーム・フラ
グパターンF、32を検出することにより同期保護をか
ける。
に対して、受信側においてスロット多重フレーム・フラ
グパターンF、32を検出することにより同期保護をか
ける。
次に本発明が実施される通信制御装置の構成を第4図に
より説明する。
より説明する。
図の40は通信制御装置、41は複数の送信部、42は
スイッチ部、43は端末対応部、44は複数の受信部、
45は送信側の伝送路、46は受信側の伝送路、47は
端末への送受信線路を表す。
スイッチ部、43は端末対応部、44は複数の受信部、
45は送信側の伝送路、46は受信側の伝送路、47は
端末への送受信線路を表す。
通信制御装置40は、受信側の複数の伝送路46からの
データ信号を受信部44において受信し、端末からの送
信信号も端末対応部43で受信して両受倍信号はスイッ
チ部42における従来と同様の交換処理(メモリへの蓄
積・処理が行われ、行き先の方路を選択して送出する処
理)を経て送信部41から伝送路へ送信されるか、端末
対応部43を経て端末へ送出される。本発明の可変長デ
ータフレームの転送方式は、第4図の送信部41と相手
通信制御装置の受信部(図示されず)を結ぶ各伝送路4
5上および、他の通信制御装置(図示されず)と受信部
44を結ぶ各伝送路46上のデータの転送に実施される
。
データ信号を受信部44において受信し、端末からの送
信信号も端末対応部43で受信して両受倍信号はスイッ
チ部42における従来と同様の交換処理(メモリへの蓄
積・処理が行われ、行き先の方路を選択して送出する処
理)を経て送信部41から伝送路へ送信されるか、端末
対応部43を経て端末へ送出される。本発明の可変長デ
ータフレームの転送方式は、第4図の送信部41と相手
通信制御装置の受信部(図示されず)を結ぶ各伝送路4
5上および、他の通信制御装置(図示されず)と受信部
44を結ぶ各伝送路46上のデータの転送に実施される
。
第5図(a)に送信部の構成図を示し、第5図(b)に
受信部の構成図を示す。
受信部の構成図を示す。
第5図(a)の送信部について説明すると、図の50は
送信部、51は送信回路、52は送信セレクタ、53は
制御パターン挿入回路、54は制御回路、55はスロッ
トカウンタ(実施例1の時)/スロット多重化フレーム
カウンタ(実施例2の時)、56はバッファを表す。
送信部、51は送信回路、52は送信セレクタ、53は
制御パターン挿入回路、54は制御回路、55はスロッ
トカウンタ(実施例1の時)/スロット多重化フレーム
カウンタ(実施例2の時)、56はバッファを表す。
動作を説明すると、第4図のスイッチ部42からの可変
長データフレーム転送開始の制御信号が、制御回路54
に伝えられると、制御回路54はそのデータフレームを
バッファ56に取り込む。
長データフレーム転送開始の制御信号が、制御回路54
に伝えられると、制御回路54はそのデータフレームを
バッファ56に取り込む。
スロットカウンタ/スコツト多重化フレームカウンタ(
以下、単に“スロットカウンタ”という)55は、実施
例1の場合(第2図)各固定長スロットの先頭を伝送路
へ送信するタイミングを制御回路54に通知し、実施例
2の場合(第3図)更にスロット多重フレーム・フラグ
パターンF32の送信タイミングを制御回路54に通知
する。
以下、単に“スロットカウンタ”という)55は、実施
例1の場合(第2図)各固定長スロットの先頭を伝送路
へ送信するタイミングを制御回路54に通知し、実施例
2の場合(第3図)更にスロット多重フレーム・フラグ
パターンF32の送信タイミングを制御回路54に通知
する。
制御回路54はスロットカウンタ55がら通知されるタ
イミングに従い、同時に次にスロットを転送すべきバッ
ファ56内のデータブロックが一連のデータフレームの
開始位置にあるが否かを識別して、第2図、第3図に示
すフォーマットに応じて、制御パターン挿入回路53を
駆動して、フラグパターンFS、FC(実施例1の場合
)、フラグパターンF、制御ピントCまたはC(実施例
2の場合)の生成を行い、送信セレクタ52を制御パタ
ーン送信のタイミングでのみ送信回路5】側に切り換え
、第2図または第3図の形式で伝送路上に送信を行う。
イミングに従い、同時に次にスロットを転送すべきバッ
ファ56内のデータブロックが一連のデータフレームの
開始位置にあるが否かを識別して、第2図、第3図に示
すフォーマットに応じて、制御パターン挿入回路53を
駆動して、フラグパターンFS、FC(実施例1の場合
)、フラグパターンF、制御ピントCまたはC(実施例
2の場合)の生成を行い、送信セレクタ52を制御パタ
ーン送信のタイミングでのみ送信回路5】側に切り換え
、第2図または第3図の形式で伝送路上に送信を行う。
制御パターン挿入回路53は継続するスロ7)データが
データフレームの先頭位置か否かにより、フラグパター
ンFSまたはFC,C=1またはC−〇の選択を行う。
データフレームの先頭位置か否かにより、フラグパター
ンFSまたはFC,C=1またはC−〇の選択を行う。
この場合、フラグパターンFSとFCについては、FS
=11001100.FC=00110011とするか
、または8BIOB (冗長ビットを付加する公知の伝
送路符号化形式)等の符号変換により数ビツトエラーを
訂正可能なものとする。
=11001100.FC=00110011とするか
、または8BIOB (冗長ビットを付加する公知の伝
送路符号化形式)等の符号変換により数ビツトエラーを
訂正可能なものとする。
また、制御ビットCについては、伝送路上ではエラー訂
正符号が付加され、例えば、C=1は”zi”、c=o
は“000”の3ビツトの冗長構成にして、1ビツト誤
りに対して多数決論理により訂正可能とすることができ
る。
正符号が付加され、例えば、C=1は”zi”、c=o
は“000”の3ビツトの冗長構成にして、1ビツト誤
りに対して多数決論理により訂正可能とすることができ
る。
次に第5図(b)の受信部の構成を説明する。図の70
は受信部、71は制御回路、72はバッファ、73は制
御パターン削除回路、74は同期保護回路、75は制御
パターン検出回路、76は受信回路を表す。
は受信部、71は制御回路、72はバッファ、73は制
御パターン削除回路、74は同期保護回路、75は制御
パターン検出回路、76は受信回路を表す。
伝送路より受信したデータフレームは受信回路76で受
信され、制御パターン検出回路75は、同期保護回路7
4により通知されるスロットタイミングに従い、実施例
1の場合フラグパターンFS/FCを検出し、実施例2
の場合制御ビットCを検出する。
信され、制御パターン検出回路75は、同期保護回路7
4により通知されるスロットタイミングに従い、実施例
1の場合フラグパターンFS/FCを検出し、実施例2
の場合制御ビットCを検出する。
また、制inパターンにビットエラーが発生した場合は
、制御パターン検出回路75においてエラー訂正を行っ
て結果を制御回路71に通知する。
、制御パターン検出回路75においてエラー訂正を行っ
て結果を制御回路71に通知する。
この通知には、データフレームの先頭位置か否かも含ま
れる。
れる。
各スロットは、制御パターン削除回路73により、フラ
グパターンFS、FC(実施例1の場合)あるいはF、
C(実施例2の場合)のパターンの削除(制御回路71
によりタイミングが通知される)された後、制御回路7
1の指示によってバッファ72中に受信される。そして
、各スロットがデータフレームに占める位置は制御回路
71により識別されているので、バッファ72において
可変長データフレームを再構成(伝送路上のフレーム構
成から元のスイッチ部で処理されるデータへ再構成)す
ることができ、次いでスイッチ部へ転送される。
グパターンFS、FC(実施例1の場合)あるいはF、
C(実施例2の場合)のパターンの削除(制御回路71
によりタイミングが通知される)された後、制御回路7
1の指示によってバッファ72中に受信される。そして
、各スロットがデータフレームに占める位置は制御回路
71により識別されているので、バッファ72において
可変長データフレームを再構成(伝送路上のフレーム構
成から元のスイッチ部で処理されるデータへ再構成)す
ることができ、次いでスイッチ部へ転送される。
[発明の効果]
本発明によれば、伝送路上を識別子で始まる固定長スロ
ットにより分割し、識別子を使い分けることにより固定
長スロットの整数倍という意味での可変長データフレー
ム転送を可能にすることができる。また、識別子のエラ
ー発生に対しても同期保護によりデータフレーム境界位
置およびスロット位置の識別誤りを無くすことができ境
界識別の信輔性を著しく向上することができる。
ットにより分割し、識別子を使い分けることにより固定
長スロットの整数倍という意味での可変長データフレー
ム転送を可能にすることができる。また、識別子のエラ
ー発生に対しても同期保護によりデータフレーム境界位
置およびスロット位置の識別誤りを無くすことができ境
界識別の信輔性を著しく向上することができる。
さらに、識別子としてハミング距離の大きいフラグパタ
ーンや、冗長ビットを付加したものを用いることにより
境界位置の識別誤りを防止することができる。
ーンや、冗長ビットを付加したものを用いることにより
境界位置の識別誤りを防止することができる。
構成図、第5図(a)は送信部の構成図、第5図(b)
は受信部の構成図、第6図は従来例の説明図である。
は受信部の構成図、第6図は従来例の説明図である。
第1図中、
lO;可変長の1データフレーム
ll:固定長スロット
12:先頭識別子
13ニアドレス部
14:データ部
15:途中識別子
特許出願人 富士通株式会社
復代理人弁理士 穂坂 相離
第1図は本発明の可変長データフレームの基本的構成図
、第2図は本発明の実施例1のフレーム構成図、第3図
は本発明の実施例2のフレーム構成図、第4図は本発明
を実施する通信制御装置の困 援 旧 咽
、第2図は本発明の実施例1のフレーム構成図、第3図
は本発明の実施例2のフレーム構成図、第4図は本発明
を実施する通信制御装置の困 援 旧 咽
Claims (2)
- (1)複数の端末装置と伝送路とが接続された通信制御
装置の間で、伝送路上のデータフレームを使用してメッ
セージの通信を行う可変長データフレームの転送方式に
おいて、 伝送路上は固定長スロットの整数倍の長さとなる可変長
データフレームの転送を行い、 データフレーム中の各固定長スロットの先頭位置にその
スロットがデータフレームの先頭のスロットか同一デー
タフレーム内の途中の固定長スロットかを表示する識別
子が設けられることを特徴とする可変長データフレーム
の転送方式。 - (2)データフレームの各固定長スロットに設けられた
識別子により受信部における同期保護を行うことを特徴
とする請求項1に記載の可変長データフレームの転送方
式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63219833A JPH0267848A (ja) | 1988-09-02 | 1988-09-02 | 可変長データフレームの転送方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63219833A JPH0267848A (ja) | 1988-09-02 | 1988-09-02 | 可変長データフレームの転送方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0267848A true JPH0267848A (ja) | 1990-03-07 |
Family
ID=16741763
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63219833A Pending JPH0267848A (ja) | 1988-09-02 | 1988-09-02 | 可変長データフレームの転送方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0267848A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04302242A (ja) * | 1990-12-10 | 1992-10-26 | American Teleph & Telegr Co <Att> | 信号伝送方法及びその装置 |
KR20000039980A (ko) * | 1998-12-16 | 2000-07-05 | 김영환 | 통신 시스템의 서비스제어부와 가입자등록부간다중메시지 전송방법 |
US6233258B1 (en) | 1997-06-13 | 2001-05-15 | Nec Corporation | ATM cell multiplexing system |
JP2007179527A (ja) * | 2005-11-29 | 2007-07-12 | Canon Inc | 電子システム、電子装置及びユニット |
JP2008148295A (ja) * | 2006-11-14 | 2008-06-26 | Nippon Hoso Kyokai <Nhk> | デジタルデータ伝送システム |
US8274984B2 (en) | 2002-09-06 | 2012-09-25 | Fujitsu Limited | Radio network controller |
US11864327B2 (en) | 2018-01-26 | 2024-01-02 | International Business Machines Corporation | Creating inductors, resistors, capacitors and other structures in printed circuit board vias with light pipe technology |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5621446A (en) * | 1979-07-31 | 1981-02-27 | Fujitsu Ltd | Packet transmission system |
JPS62163438A (ja) * | 1986-01-13 | 1987-07-20 | Nec Corp | 回線品質対応パケツト分割通信方式 |
JPS63299632A (ja) * | 1987-05-29 | 1988-12-07 | Nec Corp | パケット交換方式 |
-
1988
- 1988-09-02 JP JP63219833A patent/JPH0267848A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5621446A (en) * | 1979-07-31 | 1981-02-27 | Fujitsu Ltd | Packet transmission system |
JPS62163438A (ja) * | 1986-01-13 | 1987-07-20 | Nec Corp | 回線品質対応パケツト分割通信方式 |
JPS63299632A (ja) * | 1987-05-29 | 1988-12-07 | Nec Corp | パケット交換方式 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04302242A (ja) * | 1990-12-10 | 1992-10-26 | American Teleph & Telegr Co <Att> | 信号伝送方法及びその装置 |
US6233258B1 (en) | 1997-06-13 | 2001-05-15 | Nec Corporation | ATM cell multiplexing system |
KR20000039980A (ko) * | 1998-12-16 | 2000-07-05 | 김영환 | 통신 시스템의 서비스제어부와 가입자등록부간다중메시지 전송방법 |
US8274984B2 (en) | 2002-09-06 | 2012-09-25 | Fujitsu Limited | Radio network controller |
JP2007179527A (ja) * | 2005-11-29 | 2007-07-12 | Canon Inc | 電子システム、電子装置及びユニット |
JP2008148295A (ja) * | 2006-11-14 | 2008-06-26 | Nippon Hoso Kyokai <Nhk> | デジタルデータ伝送システム |
JP2011254552A (ja) * | 2006-11-14 | 2011-12-15 | Nippon Hoso Kyokai <Nhk> | 送信装置及び受信装置 |
US11864327B2 (en) | 2018-01-26 | 2024-01-02 | International Business Machines Corporation | Creating inductors, resistors, capacitors and other structures in printed circuit board vias with light pipe technology |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0195598B1 (en) | Universal protocol data receiver | |
EP0576136A2 (en) | Error recovery method in a system constituted by nodes connected by lienks which transfer error control fames | |
US20030118042A1 (en) | Packet communications method and apparatus | |
US4638477A (en) | Packet exchange data transmission system | |
KR100279207B1 (ko) | 통신제어유닛및메세지전송방법 | |
US4543651A (en) | Duplicated time division switching system | |
JPH10126412A (ja) | Atmリンクを通じてatmセルを伝送する方法及びシステム | |
JPS63279633A (ja) | 同報通信システム | |
CA1217263A (en) | Method and system for an open communication network | |
JPH02226926A (ja) | 多重チャネルpcmタイプのリング上にhdlcフレームを伝送するためのシステム | |
EP0537297B1 (en) | A method and a device for destination and source addressing in a packet network | |
CA2399619A1 (en) | Methods and apparatus for selecting the better cell from redundant streams within a cell-oriented environment | |
JPH0267848A (ja) | 可変長データフレームの転送方式 | |
US4534023A (en) | Plural communication channel protocol support systems | |
EP0570348B1 (en) | Control of the interchange of data packets in a network | |
US4932020A (en) | Packet switching arrangement including packet retransmission | |
JPH0758482B2 (ja) | バスシステム | |
US7162544B2 (en) | Message transfer method and apparatus | |
US4967193A (en) | Digital loop carrier system having CPU to channel unit protocol | |
JPH0653942A (ja) | メッセージ切換えシステムにおけるメッセージのエラー訂正コードを生成および検査する装置 | |
EP0744052B1 (en) | Device to control a memory | |
JPH0350927A (ja) | フレームアライナおよびその制御方法 | |
JPS6022849A (ja) | 伝送系におけるアドレス受信方法 | |
JPH04222138A (ja) | 切替方法 | |
JPH03139043A (ja) | Atm交換におけるセル抜けおよび誤配送検出方式 |