JPH0262967B2 - - Google Patents
Info
- Publication number
- JPH0262967B2 JPH0262967B2 JP59056549A JP5654984A JPH0262967B2 JP H0262967 B2 JPH0262967 B2 JP H0262967B2 JP 59056549 A JP59056549 A JP 59056549A JP 5654984 A JP5654984 A JP 5654984A JP H0262967 B2 JPH0262967 B2 JP H0262967B2
- Authority
- JP
- Japan
- Prior art keywords
- josephson junction
- inductor
- josephson
- superconducting
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S505/00—Superconductor technology: apparatus, material, process
- Y10S505/825—Apparatus per se, device per se, or process of making or operating same
- Y10S505/856—Electrical transmission or interconnection system
- Y10S505/857—Nonlinear solid-state device system or circuit
- Y10S505/858—Digital logic
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明は、ジヨセフソン接合及びインダクタを
構成要素とする超伝導回路の構成方法に関するも
のである。ジヨセフソン接合は超高速で消費電力
が小さく、超高性能の計算機の構成要素として注
目されている。
構成要素とする超伝導回路の構成方法に関するも
のである。ジヨセフソン接合は超高速で消費電力
が小さく、超高性能の計算機の構成要素として注
目されている。
ジヨセフソン接合には大別して、トンネル型と
ブリツジ型の２種類があるが、現在までの主にデ
イジタル回路に応用されているのは、電流−電圧
特性にヒステリシスを有するトンネル型ジヨセフ
ソン接合で、超伝導状態と電圧状態を２つの論理
状態に対応させている。一方、ブリツジ型ジヨセ
フソン接合はトンネル型と異なり、接合容量が無
視できる程度に小さいためトンネル型ジヨセフソ
ン接合よりも高速に動作することが期待できるが
電流−電圧特性にヒステリシスを有しないため、
論理回路に応用する場合には磁束量子を情報担体
とする方式がとられる。
ブリツジ型の２種類があるが、現在までの主にデ
イジタル回路に応用されているのは、電流−電圧
特性にヒステリシスを有するトンネル型ジヨセフ
ソン接合で、超伝導状態と電圧状態を２つの論理
状態に対応させている。一方、ブリツジ型ジヨセ
フソン接合はトンネル型と異なり、接合容量が無
視できる程度に小さいためトンネル型ジヨセフソ
ン接合よりも高速に動作することが期待できるが
電流−電圧特性にヒステリシスを有しないため、
論理回路に応用する場合には磁束量子を情報担体
とする方式がとられる。
現在までに提案されている、磁束量子を情報担
体とする磁束量子論理回路には、大別して１接合
超伝導量子干渉計を用いたものと２接合超伝導量
子干渉計を用いたものの２通りがある。このうち
後者の場合にはジヨセフソン接合が定常的に電圧
状態に遷移してしまう、いわゆるラツチアツプが
生じやすく正常に動作できる領域が小さくなる欠
点がある。しかも、前記いずれの場合においても
信号伝送の一方向性をとるためには３相以上の多
相クロツクを必要とし、多相配線が必要となつて
論理回路の製作プロセスが複雑になり、集積化し
た場合面積も大きくなる問題点がある。そのうえ
論理回路１段あたりの伝達時間がクロツクの周期
によつて決まるため、ジヨセフソン接合自体の超
高速性を十分に活用することができない。
体とする磁束量子論理回路には、大別して１接合
超伝導量子干渉計を用いたものと２接合超伝導量
子干渉計を用いたものの２通りがある。このうち
後者の場合にはジヨセフソン接合が定常的に電圧
状態に遷移してしまう、いわゆるラツチアツプが
生じやすく正常に動作できる領域が小さくなる欠
点がある。しかも、前記いずれの場合においても
信号伝送の一方向性をとるためには３相以上の多
相クロツクを必要とし、多相配線が必要となつて
論理回路の製作プロセスが複雑になり、集積化し
た場合面積も大きくなる問題点がある。そのうえ
論理回路１段あたりの伝達時間がクロツクの周期
によつて決まるため、ジヨセフソン接合自体の超
高速性を十分に活用することができない。
本発明の目的は、このような問題点を解決し、
信号を一方向に伝送するのに３相クロツクを必要
としない磁束量子論理回路を考案し、かつ動作領
域を十分広くすることにある。
信号を一方向に伝送するのに３相クロツクを必要
としない磁束量子論理回路を考案し、かつ動作領
域を十分広くすることにある。
このような目的を達成するため本発明は少なく
とも複数個の並列接続のジヨセフソン接合と、各
ジヨセフソン接合にそれぞれ並列接続された超伝
導体で作られたインダクタとを構成要素とした超
伝導単位ゲートを各インダクタによる結合インダ
クタを介して複数ゲートを直列に結合し、各超伝
導単位ゲート中の各ジヨセフソン接合にそれぞれ
大小の値の異る非対称のバイアス電源を接続し、
各ジヨセフソン接合の臨界電流値を小、中、大、
小、中、大の如く非対称に異ならしめ磁束量子を
情報担体として信号伝送が一方的にのみ行われる
よう構成したことを特徴とする超伝導回路にあ
る。
とも複数個の並列接続のジヨセフソン接合と、各
ジヨセフソン接合にそれぞれ並列接続された超伝
導体で作られたインダクタとを構成要素とした超
伝導単位ゲートを各インダクタによる結合インダ
クタを介して複数ゲートを直列に結合し、各超伝
導単位ゲート中の各ジヨセフソン接合にそれぞれ
大小の値の異る非対称のバイアス電源を接続し、
各ジヨセフソン接合の臨界電流値を小、中、大、
小、中、大の如く非対称に異ならしめ磁束量子を
情報担体として信号伝送が一方的にのみ行われる
よう構成したことを特徴とする超伝導回路にあ
る。
この回路ではジヨセフソン接合に並列インダク
タが加わつているためジヨセフソン接合が定常的
に電圧状態になること、すなわちラツチアツプを
起こすことはない。また、ジヨセフソン接合はス
イツチング時を除いて常に超伝導状態にあるため
回路における消費電力は非常に小さい。
タが加わつているためジヨセフソン接合が定常的
に電圧状態になること、すなわちラツチアツプを
起こすことはない。また、ジヨセフソン接合はス
イツチング時を除いて常に超伝導状態にあるため
回路における消費電力は非常に小さい。
本発明の超伝導回路の基本ゲートを第１図に示
す。外側のインダクタから成る超伝導ループ中の
磁束の量子化条件により、ジヨセフソン接合とイ
ンダクタから成る３つのループ中の磁束量子の数
の和は常に零にならなければならない。
す。外側のインダクタから成る超伝導ループ中の
磁束の量子化条件により、ジヨセフソン接合とイ
ンダクタから成る３つのループ中の磁束量子の数
の和は常に零にならなければならない。
第１図において１，２は並列に設かたジヨセフ
ソン接合、３，５は各ジヨセフソン結合に並列に
接続した超伝導体で作られたインダクタ、４はジ
ヨセフソン接合１，２間に接続したインダクタ、
６，７は各ジヨセフソン接合１，２に接続したバ
イアス電源を示す。
ソン接合、３，５は各ジヨセフソン結合に並列に
接続した超伝導体で作られたインダクタ、４はジ
ヨセフソン接合１，２間に接続したインダクタ、
６，７は各ジヨセフソン接合１，２に接続したバ
イアス電源を示す。
３Ｔはトリガー電流を流すためのインダクタを
示す。ここで、ジヨセフソン接合１，２は非対称
に、またバイアス電源６，７も非対称に構成す
る。この非対称とは、量子磁束をゲートG1，G2，
G3へと一方向に伝搬させる場合には、ジヨセフ
ソン結合１の臨界電流値をジヨセフソン結合２の
臨界電流値より小さくし、ジヨセフソン結合１の
バイアス電源６をジヨセフソン結合２のバイアス
電源７より大きくし非対称とするのである。トリ
ガー電流Icがインダクタ３Ｔに流れると、先ずジ
ヨセフソン結合１がジヨセフソン結合２より先に
臨界電流値を越えて電圧状態にスイツチするよう
に構成するのである。
示す。ここで、ジヨセフソン接合１，２は非対称
に、またバイアス電源６，７も非対称に構成す
る。この非対称とは、量子磁束をゲートG1，G2，
G3へと一方向に伝搬させる場合には、ジヨセフ
ソン結合１の臨界電流値をジヨセフソン結合２の
臨界電流値より小さくし、ジヨセフソン結合１の
バイアス電源６をジヨセフソン結合２のバイアス
電源７より大きくし非対称とするのである。トリ
ガー電流Icがインダクタ３Ｔに流れると、先ずジ
ヨセフソン結合１がジヨセフソン結合２より先に
臨界電流値を越えて電圧状態にスイツチするよう
に構成するのである。
以下第１図にもとづいてこのゲートの動作原理
を詳細に説明する。バイアス電源端子６，７にバ
イアス電流を印加していない場合およびバイアス
電流のみを印加している場合には、３つのループ
，，のいずれにも磁束量子がなくこれを論
理状態“０”に対応させる。入力電流が初段の基
本ゲートの第１ループのインダクタ３に加わる
と、左側のジヨセフソン接合１に流れる電流が接
合１の臨界電流値を越え、瞬間的にこのジヨセフ
ソン接合１は電圧状態にスイツチし、フラクソイ
ドの量子化条件を満足するように、左のループ
には反時計回りの周回電流Ｉ１が、真中のループ
には時計回りのの周回電流Ｉ２が発生する。こ
の周回電流Ｉ２が流れることにより右側のジヨセ
フソン接合２に流れる電流が接合の臨界電流値を
越え、このジヨセフソン接合２が瞬間的に電圧状
態にスイツチし、時計回りのの周回電流Ｉ２は右
のループに伝搬される。以上では、わかり易く
説明するために周回電流について説明したが、反
時計回り、時計回りの周回電流Ｉ１，Ｉ２は各々
手前向き、向こう向きの磁束量子に対応してお
り、このゲートG1では前述した様な磁束量子の
発生、伝搬が起きる。この結果、左のループには
手前向きの磁束量子が、右のループには向こう向
きの磁束量子が存在しており、この状態を論理状
態“１”に対応させる。
を詳細に説明する。バイアス電源端子６，７にバ
イアス電流を印加していない場合およびバイアス
電流のみを印加している場合には、３つのループ
，，のいずれにも磁束量子がなくこれを論
理状態“０”に対応させる。入力電流が初段の基
本ゲートの第１ループのインダクタ３に加わる
と、左側のジヨセフソン接合１に流れる電流が接
合１の臨界電流値を越え、瞬間的にこのジヨセフ
ソン接合１は電圧状態にスイツチし、フラクソイ
ドの量子化条件を満足するように、左のループ
には反時計回りの周回電流Ｉ１が、真中のループ
には時計回りのの周回電流Ｉ２が発生する。こ
の周回電流Ｉ２が流れることにより右側のジヨセ
フソン接合２に流れる電流が接合の臨界電流値を
越え、このジヨセフソン接合２が瞬間的に電圧状
態にスイツチし、時計回りのの周回電流Ｉ２は右
のループに伝搬される。以上では、わかり易く
説明するために周回電流について説明したが、反
時計回り、時計回りの周回電流Ｉ１，Ｉ２は各々
手前向き、向こう向きの磁束量子に対応してお
り、このゲートG1では前述した様な磁束量子の
発生、伝搬が起きる。この結果、左のループには
手前向きの磁束量子が、右のループには向こう向
きの磁束量子が存在しており、この状態を論理状
態“１”に対応させる。
このゲートG1を第８図に示すように多段接続
する場合には、第１ゲートG1の右端のインダク
タ５Ａと次段のゲートG2左端のインダクタ３Ｂ
を相互インダクタで結合するか、あるいはこれを
電流注入形に変換したものを用いればよく、右の
ループに周回電流が流れることにより、次段の
ゲートG2の左側のジヨセフソン接合１Ｂを流れ
る電流を接合の臨界電流値よりも大きくすること
ができる。
する場合には、第１ゲートG1の右端のインダク
タ５Ａと次段のゲートG2左端のインダクタ３Ｂ
を相互インダクタで結合するか、あるいはこれを
電流注入形に変換したものを用いればよく、右の
ループに周回電流が流れることにより、次段の
ゲートG2の左側のジヨセフソン接合１Ｂを流れ
る電流を接合の臨界電流値よりも大きくすること
ができる。
第２図は、第１図のゲートのしきい値特性を計
算したものである。かつこ内の字は各々、各ルー
プ内の磁束量子の数を表わしている。前述した論
理状態“０”、“１”は各々（０、０、０）モード
（−１、０、１）モードに対応している。しきい
値特性上で全平面にいずれかのモードが対応して
いるのが本発明の特徴であり、これにより第１図
のゲートが定常的に電圧状態になることがないこ
とを示している。また外側のインダクタ５より成
るループ中の磁束の量子化条件により、かつこ
内の３つの数の和は例えば（−１、０、＋１）の
ように常に零にならなければならず、これにより
各モードで他のモードと重なつていない領域が十
分広くなつている。
算したものである。かつこ内の字は各々、各ルー
プ内の磁束量子の数を表わしている。前述した論
理状態“０”、“１”は各々（０、０、０）モード
（−１、０、１）モードに対応している。しきい
値特性上で全平面にいずれかのモードが対応して
いるのが本発明の特徴であり、これにより第１図
のゲートが定常的に電圧状態になることがないこ
とを示している。また外側のインダクタ５より成
るループ中の磁束の量子化条件により、かつこ
内の３つの数の和は例えば（−１、０、＋１）の
ように常に零にならなければならず、これにより
各モードで他のモードと重なつていない領域が十
分広くなつている。
第２図中の斜線部の領域は動作領域を表わして
いるが、この領域は第３図に示すように、ジヨセ
フソン接合８を１つ付加することによつてさらに
広くすることができる。第３図のゲートの動作原
理も第１図の場合と全く同様であり、入力電流が
加わることにより左端のループに反時計回りの
周回電流I1が、左から２番目のループに時計回
りの周回電流Ｉ２が発生し、時計回りの周回電流
Ｉ２はＩ３，Ｉ４の如く右端のループまで伝搬
される。この場合、３つのジヨセフソン接合１，
２，８の臨界電流値を例えば小、中、大と非対称
なもので構成し、バイアス電源６，７も上述のよ
うに非対称に設定するのである。このようにする
とトリガー電流Icにより初段のジヨセフソン接合
に磁束量子が１つ発生すると右方向のループに例
えば将棋倒しのように一方向伝搬するのである。
いるが、この領域は第３図に示すように、ジヨセ
フソン接合８を１つ付加することによつてさらに
広くすることができる。第３図のゲートの動作原
理も第１図の場合と全く同様であり、入力電流が
加わることにより左端のループに反時計回りの
周回電流I1が、左から２番目のループに時計回
りの周回電流Ｉ２が発生し、時計回りの周回電流
Ｉ２はＩ３，Ｉ４の如く右端のループまで伝搬
される。この場合、３つのジヨセフソン接合１，
２，８の臨界電流値を例えば小、中、大と非対称
なもので構成し、バイアス電源６，７も上述のよ
うに非対称に設定するのである。このようにする
とトリガー電流Icにより初段のジヨセフソン接合
に磁束量子が１つ発生すると右方向のループに例
えば将棋倒しのように一方向伝搬するのである。
第４図は第２図と同様に、第３図のゲートのし
きい値特性を示したものであり、この図の斜線部
分で示されている動作領域は、第２図の場合より
もさらに広くなつている。このように、インダク
タとジヨセフソン接合の臨界電流の積が小さいよ
うな、インダクタとジヨセフソン接合を付け加え
て動作領域を広くすることは本発明の特徴であ
る。
きい値特性を示したものであり、この図の斜線部
分で示されている動作領域は、第２図の場合より
もさらに広くなつている。このように、インダク
タとジヨセフソン接合の臨界電流の積が小さいよ
うな、インダクタとジヨセフソン接合を付け加え
て動作領域を広くすることは本発明の特徴であ
る。
以上の本発明の超伝導回路の構成方法を用いて
構成した超伝導回路の動作を計算機によつてシミ
ユレーシヨンを行ない、正常に動作することを確
認したのでその結果を以下に詳細に示す。
構成した超伝導回路の動作を計算機によつてシミ
ユレーシヨンを行ない、正常に動作することを確
認したのでその結果を以下に詳細に示す。
動作シミユレーシヨン例
第１図に示したゲートを３段縦続に接続した第
８図に示すものの動作の計算機シミユレーシヨン
を行なつた。シミユレーシヨンにあたつては、ジ
ヨセフソン接合を通常用いられている第５図に示
すような等価回路で置き換えた。
８図に示すものの動作の計算機シミユレーシヨン
を行なつた。シミユレーシヨンにあたつては、ジ
ヨセフソン接合を通常用いられている第５図に示
すような等価回路で置き換えた。
第５図において１０はジヨセフソン接合、Ｉ１
は内部抵抗、Ｉ２は内部容量を示す。本発明の超
伝導回路では高速性に優れているブリツジ型ジヨ
セフソン接合を用いるので、第５図中の容量Ｉ２
の値は無視できる程度に小さいため、近似的に容
量Ｉ２の値を零にしている。この近似は、動作シ
ミユレーシヨンを行なう上で妥当な近似であり、
これにより結果は実際の場合とほとんど異ならな
い。
は内部抵抗、Ｉ２は内部容量を示す。本発明の超
伝導回路では高速性に優れているブリツジ型ジヨ
セフソン接合を用いるので、第５図中の容量Ｉ２
の値は無視できる程度に小さいため、近似的に容
量Ｉ２の値を零にしている。この近似は、動作シ
ミユレーシヨンを行なう上で妥当な近似であり、
これにより結果は実際の場合とほとんど異ならな
い。
本発明の大きな特徴である、信号伝送の一方向
性を確認するために動作シミユレーシヨンにあた
つては、入力を初段のゲートG1の入力側インダ
クタ３に加えた場合と、最終段の出力側インダク
タに加えた場合の、２通りの場合について実施し
た。
性を確認するために動作シミユレーシヨンにあた
つては、入力を初段のゲートG1の入力側インダ
クタ３に加えた場合と、最終段の出力側インダク
タに加えた場合の、２通りの場合について実施し
た。
シミユレーシヨンに用いたパラメータの値は次
のようなものである。ａ＝２、L1I0＝L2I0＝１／４ Φ0、L3I0＝１／８Φ0、IB1＝I0、IB2＝３／２I0、IC＝
１／２ I0、IC′＝2I0、I0Ro＝2.6mV、ここでΦ0は磁束量
子で大きさは2.068×10-15〔Wb〕であり、ICは初
段の入力側に加える入力電流、IC′は最終段の出
力側に加える入力電流である。
のようなものである。ａ＝２、L1I0＝L2I0＝１／４ Φ0、L3I0＝１／８Φ0、IB1＝I0、IB2＝３／２I0、IC＝
１／２ I0、IC′＝2I0、I0Ro＝2.6mV、ここでΦ0は磁束量
子で大きさは2.068×10-15〔Wb〕であり、ICは初
段の入力側に加える入力電流、IC′は最終段の出
力側に加える入力電流である。
各図中で11，12は各々、初段のゲートG1の左
側のジヨセフソン接合１Ａ及び、右側のジヨセフ
ソン接合２Ａのそれぞれの両端の位相差を表わし
同様に21，22は２段めのゲートG2のジヨセフソ
ン接合の両側の位相差を表わし、31，32は３段
めのゲートG3の各々、左側、右側のジヨセフソ
ン接合１Ｃ，２Ｃの両端の位相差を表わす。ここ
で、左のループに磁束量子が存在している場合に
は左側のジヨセフソン接合の両端の位相差が約
2πだけ増加し、右のループに磁束量子が存在し
ている場合には右側のジヨセフソン接合の両端の
位相差が約2πだけ増加する。したがつて、第６
図から初段の入力側に入力が加わつた場合には、
まず初段で前述した動作原理に従つて、磁束量子
の発生・伝搬が起こり、これが次段に伝わり２段
のゲートG2、３段めのゲートG3でも同様の磁束
量子の発生・伝搬が起こり、結局３段めのゲート
G3の出力側のループに磁束量子が伝搬する。ま
た、第６図の動作シミユレーシヨン結果からゲー
ト１段あたりの伝達遅延時間は２ピコ秒以下であ
り、ブリツジ型ジヨセフソン接合を用いることが
できるために超高速にすることが可能であること
がわかる。
側のジヨセフソン接合１Ａ及び、右側のジヨセフ
ソン接合２Ａのそれぞれの両端の位相差を表わし
同様に21，22は２段めのゲートG2のジヨセフソ
ン接合の両側の位相差を表わし、31，32は３段
めのゲートG3の各々、左側、右側のジヨセフソ
ン接合１Ｃ，２Ｃの両端の位相差を表わす。ここ
で、左のループに磁束量子が存在している場合に
は左側のジヨセフソン接合の両端の位相差が約
2πだけ増加し、右のループに磁束量子が存在し
ている場合には右側のジヨセフソン接合の両端の
位相差が約2πだけ増加する。したがつて、第６
図から初段の入力側に入力が加わつた場合には、
まず初段で前述した動作原理に従つて、磁束量子
の発生・伝搬が起こり、これが次段に伝わり２段
のゲートG2、３段めのゲートG3でも同様の磁束
量子の発生・伝搬が起こり、結局３段めのゲート
G3の出力側のループに磁束量子が伝搬する。ま
た、第６図の動作シミユレーシヨン結果からゲー
ト１段あたりの伝達遅延時間は２ピコ秒以下であ
り、ブリツジ型ジヨセフソン接合を用いることが
できるために超高速にすることが可能であること
がわかる。
また第７図は、最終段ゲートG3の出力側イン
ダクタに第６図よりも大きな入力を加えた場合の
動作シミユレーシヨン電流IC′を印加した場合の
結果である。この場合には、最終段のゲートG3
で磁束量子の発生が起こつているがこれは前段の
ゲートG2には伝搬していない。また入力として
入力電流IC′よりも小さな電流を加えた場合には
最終段に磁束量子の発生も起こらなかつた。した
がつて、出力側にかなり大きな電流が加わつた場
合にも信号は前段には伝搬されないことがわか
る。
ダクタに第６図よりも大きな入力を加えた場合の
動作シミユレーシヨン電流IC′を印加した場合の
結果である。この場合には、最終段のゲートG3
で磁束量子の発生が起こつているがこれは前段の
ゲートG2には伝搬していない。また入力として
入力電流IC′よりも小さな電流を加えた場合には
最終段に磁束量子の発生も起こらなかつた。した
がつて、出力側にかなり大きな電流が加わつた場
合にも信号は前段には伝搬されないことがわか
る。
また第３図に示した動作領域を広くしたゲート
についても、３段のゲートG1，G2，G3を縦続に
接続した第９図に示したものについて全く同様に
して計算機によるシミユレーシヨンを行つた。こ
の場合にも初段ゲートG1の入力側インダクタに
入力を加えた場合には、初段のゲートG1で磁束
量子の発生・伝搬が起こりこれが次段のゲート
G2に伝搬され、最終段のゲートG3の出力側イン
ダクタに入力を与えた場合には、大きな電流を加
えて最終段に磁束量子の発生が起こつても前段に
は伝搬されないことが確認された。
についても、３段のゲートG1，G2，G3を縦続に
接続した第９図に示したものについて全く同様に
して計算機によるシミユレーシヨンを行つた。こ
の場合にも初段ゲートG1の入力側インダクタに
入力を加えた場合には、初段のゲートG1で磁束
量子の発生・伝搬が起こりこれが次段のゲート
G2に伝搬され、最終段のゲートG3の出力側イン
ダクタに入力を与えた場合には、大きな電流を加
えて最終段に磁束量子の発生が起こつても前段に
は伝搬されないことが確認された。
本発明の超伝導回路の構成方法による回路の動
作の、計算機によるシミユレーシヨンを行なつた
結果、信号は入力側から出力側にのみ伝搬され、
３相クロツクを用いないで信号伝搬の一方向性が
とれることが確認された。またこの超伝導回路の
構成方法により、超高速の論理回路の製作が可能
であることが示された。
作の、計算機によるシミユレーシヨンを行なつた
結果、信号は入力側から出力側にのみ伝搬され、
３相クロツクを用いないで信号伝搬の一方向性が
とれることが確認された。またこの超伝導回路の
構成方法により、超高速の論理回路の製作が可能
であることが示された。
第１図は本発明の超伝導回路の構成方法による
基本ゲートを示す図、第２図は第１図のゲートの
しきい値特性を示す図、第３図は本発明の超伝導
回路の構成方法により、ジヨセフソン接合を付加
して動作領域を広くしたゲートを示す図、第４図
は第３図のゲートのしきい値特性を示す図、第５
図は動作シミユレーシヨンに用いたジヨセフソン
接合の等価回路を示す図、第６図は第１図のゲー
トを３段縦続に接続した回路について初段の入力
側に入力を加えた場合の動作シミユレーシヨン結
果、第７図は第６図と同じ回路について最終段の
出力側に入力を加えた場合のシミユレーシヨン結
果である。第８図乃至第９図は本発明の実施の他
の一例を示す回路図である。 １…ジヨセフソン接合、この接合の臨界電流
I0、２…ジヨセフソン接合、この接合の臨界電流
aI0、ただしａは定数、３…インダクタ（L1）、４
…インダクタ（L2）、５…インダクタ（L3）、６
…バイアス電流（IB1）、７…バイアス電流（IB2）、
８…ジヨセフソン接合、９…インダクタ、１０…
超伝導電流、１１…接合の並列抵抗（Ro）、１２
…接合の並列コンデンサ(C)。
基本ゲートを示す図、第２図は第１図のゲートの
しきい値特性を示す図、第３図は本発明の超伝導
回路の構成方法により、ジヨセフソン接合を付加
して動作領域を広くしたゲートを示す図、第４図
は第３図のゲートのしきい値特性を示す図、第５
図は動作シミユレーシヨンに用いたジヨセフソン
接合の等価回路を示す図、第６図は第１図のゲー
トを３段縦続に接続した回路について初段の入力
側に入力を加えた場合の動作シミユレーシヨン結
果、第７図は第６図と同じ回路について最終段の
出力側に入力を加えた場合のシミユレーシヨン結
果である。第８図乃至第９図は本発明の実施の他
の一例を示す回路図である。 １…ジヨセフソン接合、この接合の臨界電流
I0、２…ジヨセフソン接合、この接合の臨界電流
aI0、ただしａは定数、３…インダクタ（L1）、４
…インダクタ（L2）、５…インダクタ（L3）、６
…バイアス電流（IB1）、７…バイアス電流（IB2）、
８…ジヨセフソン接合、９…インダクタ、１０…
超伝導電流、１１…接合の並列抵抗（Ro）、１２
…接合の並列コンデンサ(C)。
Claims (1)
- 【特許請求の範囲】 １ 少なくとも複数個の並列接続のジヨセフソン
接合と、各ジヨセフソン接合にそれぞれ並列接続
された超伝導体で作られたインダクタとを構成要
素とした超伝導単位ゲートを各インダクタによる
結合インダクタを介して複数ゲートを直列に結合
し、各超伝導単位ゲート中の各ジヨセフソン接合
にそれぞれ大小の値の異る非対称のバイアス電源
を接続し、各ジヨセフソン接合の臨界電流値を
小、中、大、小、中、大の如く非対称に異ならし
め磁束量子を情報担体として信号伝送が一方的に
のみ行われるよう構成したことを特徴とする超伝
導回路。 ２ 超伝導単位ゲートは３個のジヨセフソン接合
を並列接続し、各両側のジヨセフソン接合に超伝
導体で作られたインダクタを並列に接続すると共
に各ジヨセフソン接合間に直列接続の超伝導イン
ダクタを設けたものより成る特許請求の範囲第１
項記載の超伝導回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59056549A JPS60199227A (ja) | 1984-03-24 | 1984-03-24 | 超伝導回路 |
| GB08503660A GB2156620B (en) | 1984-03-24 | 1985-02-13 | Unidirectional single-flux-quantum logic circuit |
| US06/701,488 US4678945A (en) | 1984-03-24 | 1985-02-14 | Unidirectional single-flux-quantum logic circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59056549A JPS60199227A (ja) | 1984-03-24 | 1984-03-24 | 超伝導回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60199227A JPS60199227A (ja) | 1985-10-08 |
| JPH0262967B2 true JPH0262967B2 (ja) | 1990-12-27 |
Family
ID=13030174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59056549A Granted JPS60199227A (ja) | 1984-03-24 | 1984-03-24 | 超伝導回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4678945A (ja) |
| JP (1) | JPS60199227A (ja) |
| GB (1) | GB2156620B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04290276A (ja) * | 1991-03-19 | 1992-10-14 | Fujitsu Ltd | 超伝導装置 |
| US5229962A (en) * | 1991-06-13 | 1993-07-20 | Yuh Perng Fei | Buffered nondestructive-readout Josephson memory cell with three gates |
| US5334884A (en) * | 1991-07-23 | 1994-08-02 | International Business Machines Corporation | Three junction squid mixer |
| SE512591C2 (sv) | 1995-06-30 | 2000-04-10 | Ericsson Telefon Ab L M | Anordning och förfarande avseende digital information |
| US7863892B2 (en) * | 2005-10-07 | 2011-01-04 | Florida State University Research Foundation | Multiple SQUID magnetometer |
| US8571614B1 (en) | 2009-10-12 | 2013-10-29 | Hypres, Inc. | Low-power biasing networks for superconducting integrated circuits |
| US10222416B1 (en) | 2015-04-14 | 2019-03-05 | Hypres, Inc. | System and method for array diagnostics in superconducting integrated circuit |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4117354A (en) * | 1977-06-30 | 1978-09-26 | International Business Machines Corporation | Two-part current injection interferometer amplifiers and logic circuits |
| JPS5649586A (en) * | 1979-09-28 | 1981-05-06 | Yoichi Okabe | Logical element based on josephson junction |
| DE3008926A1 (de) * | 1980-03-08 | 1981-10-01 | Universität Karlsruhe Institut für Elektrotechnische Grundlagen der Informatik, 7500 Karlsruhe | Asymmetrische interferometer mit josephson-kontakten gleicher magnetischer laenge |
-
1984
- 1984-03-24 JP JP59056549A patent/JPS60199227A/ja active Granted
-
1985
- 1985-02-13 GB GB08503660A patent/GB2156620B/en not_active Expired
- 1985-02-14 US US06/701,488 patent/US4678945A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB8503660D0 (en) | 1985-03-13 |
| GB2156620B (en) | 1987-04-08 |
| GB2156620A (en) | 1985-10-09 |
| JPS60199227A (ja) | 1985-10-08 |
| US4678945A (en) | 1987-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA3088259C (en) | Four-input josephson gates | |
| US6518786B2 (en) | Combinational logic using asynchronous single-flux quantum gates | |
| US4275314A (en) | Josephson Atto-Weber switch | |
| EP0809888B1 (en) | A novel logic family employing two-terminal chalcogenide switches as the logic gates therein | |
| EP3776856B1 (en) | Superconducting integrated circuits with clock signals distributed via inductive coupling | |
| US6734699B1 (en) | Self-clocked complementary logic | |
| EP3577761B1 (en) | Superconducting circuits based devices and methods | |
| EP3711165B1 (en) | Superconducting and/or gate and method for determining logical and/or values based on single flux quantum pulse inputs | |
| US4371796A (en) | Josephson logic gate device | |
| US20190019938A1 (en) | Josephson transmission line for superconducting devices | |
| US4837604A (en) | Femtosecond three-terminal switch and vertical tunnel junction | |
| JPH0262967B2 (ja) | ||
| Yoshikawa et al. | A new design approach for RSFQ logic circuits based on the binary decision diagram | |
| JPS59139728A (ja) | 超伝導磁束量子論理回路 | |
| US12206413B2 (en) | SFQ-based pulse-conserving logic gates | |
| JP2711017B2 (ja) | 超電導双方向２進カウンタ及び超電導アナログデジタル変換器 | |
| JP2004072219A (ja) | 超電導分周回路 | |
| JPH0817252B2 (ja) | 電流注入型ジョゼフソン論理ゲートとその集積回路 | |
| Fleischman et al. | Evaluation of flux-based logic schemes for high-T/sub c/applications | |
| Fulton et al. | Josephson junction current-switched logic circuits | |
| Beha et al. | A four input-AND-gate with five asymmetric interferometers | |
| Krylov et al. | Rapid Single Flux Quantum (RSFQ) Circuits | |
| Fujimaki et al. | Variable threshold logic with superconducting quantum interferometers | |
| WO2025116978A2 (en) | Non-return to zero (nrz) amplifier system | |
| Miyake et al. | Proposal of unilateral single-flux-quantum logic gate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |