JPH02502322A - Method of manufacturing plastic pin grid array and products produced thereby - Google Patents
Method of manufacturing plastic pin grid array and products produced therebyInfo
- Publication number
- JPH02502322A JPH02502322A JP88501929A JP50192988A JPH02502322A JP H02502322 A JPH02502322 A JP H02502322A JP 88501929 A JP88501929 A JP 88501929A JP 50192988 A JP50192988 A JP 50192988A JP H02502322 A JPH02502322 A JP H02502322A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- tape
- interconnect
- package
- grid array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004033 plastic Substances 0.000 title claims description 45
- 229920003023 plastic Polymers 0.000 title claims description 45
- 238000004519 manufacturing process Methods 0.000 title description 9
- 238000000034 method Methods 0.000 claims description 132
- 229910052751 metal Inorganic materials 0.000 claims description 63
- 239000002184 metal Substances 0.000 claims description 63
- 239000002952 polymeric resin Substances 0.000 claims description 53
- 229910000679 solder Inorganic materials 0.000 claims description 46
- 229920003002 synthetic resin Polymers 0.000 claims description 46
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 34
- 229920000642 polymer Polymers 0.000 claims description 25
- 230000008569 process Effects 0.000 claims description 22
- 238000000465 moulding Methods 0.000 claims description 21
- 229920005989 resin Polymers 0.000 claims description 19
- 239000011347 resin Substances 0.000 claims description 19
- 238000003780 insertion Methods 0.000 claims description 18
- 230000037431 insertion Effects 0.000 claims description 18
- 238000005476 soldering Methods 0.000 claims description 17
- 238000007789 sealing Methods 0.000 claims description 15
- 229920001169 thermoplastic Polymers 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 13
- 239000000853 adhesive Substances 0.000 claims description 12
- 230000001070 adhesive effect Effects 0.000 claims description 12
- 238000005538 encapsulation Methods 0.000 claims description 12
- 229920001721 polyimide Polymers 0.000 claims description 12
- 229920001187 thermosetting polymer Polymers 0.000 claims description 12
- 239000004642 Polyimide Substances 0.000 claims description 11
- 239000000843 powder Substances 0.000 claims description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 7
- 239000010931 gold Substances 0.000 claims description 7
- 239000007788 liquid Substances 0.000 claims description 7
- 239000003822 epoxy resin Substances 0.000 claims description 6
- 229920000647 polyepoxide Polymers 0.000 claims description 6
- 239000004416 thermosoftening plastic Substances 0.000 claims description 6
- 230000008878 coupling Effects 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- 238000002844 melting Methods 0.000 claims description 5
- 230000008018 melting Effects 0.000 claims description 5
- 238000004806 packaging method and process Methods 0.000 claims description 5
- 229920001296 polysiloxane Polymers 0.000 claims description 5
- 239000004721 Polyphenylene oxide Substances 0.000 claims description 4
- 230000004907 flux Effects 0.000 claims description 4
- -1 poly(bismaleimide) Polymers 0.000 claims description 4
- 229920000570 polyether Polymers 0.000 claims description 4
- RSWGJHLUYNHPMX-UHFFFAOYSA-N Abietic-Saeure Natural products C12CCC(C(C)C)=CC2=CCC2C1(C)CCCC2(C)C(O)=O RSWGJHLUYNHPMX-UHFFFAOYSA-N 0.000 claims description 3
- 239000004952 Polyamide Substances 0.000 claims description 3
- KHPCPRHQVVSZAH-HUOMCSJISA-N Rosin Natural products O(C/C=C/c1ccccc1)[C@H]1[C@H](O)[C@@H](O)[C@@H](O)[C@@H](CO)O1 KHPCPRHQVVSZAH-HUOMCSJISA-N 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 3
- 229920002313 fluoropolymer Polymers 0.000 claims description 3
- 239000004811 fluoropolymer Substances 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000001746 injection moulding Methods 0.000 claims description 3
- 229920003192 poly(bis maleimide) Polymers 0.000 claims description 3
- 229920002492 poly(sulfone) Polymers 0.000 claims description 3
- 229920002647 polyamide Polymers 0.000 claims description 3
- KHPCPRHQVVSZAH-UHFFFAOYSA-N trans-cinnamyl beta-D-glucopyranoside Natural products OC1C(O)C(O)C(CO)OC1OCC=CC1=CC=CC=C1 KHPCPRHQVVSZAH-UHFFFAOYSA-N 0.000 claims description 3
- 241000257465 Echinoidea Species 0.000 claims description 2
- 239000004695 Polyether sulfone Substances 0.000 claims description 2
- UCKMPCXJQFINFW-UHFFFAOYSA-N Sulphide Chemical compound [S-2] UCKMPCXJQFINFW-UHFFFAOYSA-N 0.000 claims description 2
- 230000007797 corrosion Effects 0.000 claims description 2
- 238000005260 corrosion Methods 0.000 claims description 2
- 238000002788 crimping Methods 0.000 claims description 2
- 229920001643 poly(ether ketone) Polymers 0.000 claims description 2
- 229920006393 polyether sulfone Polymers 0.000 claims description 2
- 229920006389 polyphenyl polymer Polymers 0.000 claims description 2
- 238000003825 pressing Methods 0.000 claims description 2
- 239000004332 silver Substances 0.000 claims description 2
- 239000004634 thermosetting polymer Substances 0.000 claims description 2
- 238000001721 transfer moulding Methods 0.000 claims description 2
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 claims 6
- 239000011248 coating agent Substances 0.000 claims 5
- 238000000576 coating method Methods 0.000 claims 5
- 229910001092 metal group alloy Inorganic materials 0.000 claims 3
- 239000004697 Polyetherimide Substances 0.000 claims 2
- 229920001601 polyetherimide Polymers 0.000 claims 2
- 238000009736 wetting Methods 0.000 claims 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims 1
- 239000004698 Polyethylene Substances 0.000 claims 1
- 238000004026 adhesive bonding Methods 0.000 claims 1
- 235000013405 beer Nutrition 0.000 claims 1
- 239000011737 fluorine Substances 0.000 claims 1
- 229910052731 fluorine Inorganic materials 0.000 claims 1
- 239000000203 mixture Substances 0.000 claims 1
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 claims 1
- 229920000573 polyethylene Polymers 0.000 claims 1
- 229920001021 polysulfide Polymers 0.000 claims 1
- 239000005077 polysulfide Substances 0.000 claims 1
- 150000008117 polysulfides Polymers 0.000 claims 1
- 229910052709 silver Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 47
- 239000000463 material Substances 0.000 description 21
- 239000004065 semiconductor Substances 0.000 description 19
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 17
- 239000010949 copper Substances 0.000 description 16
- 229910052802 copper Inorganic materials 0.000 description 16
- 239000000919 ceramic Substances 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000011068 loading method Methods 0.000 description 6
- 229920000620 organic polymer Polymers 0.000 description 6
- 238000003491 array Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 229920003223 poly(pyromellitimide-1,4-diphenyl ether) Polymers 0.000 description 5
- 239000004593 Epoxy Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 239000002775 capsule Substances 0.000 description 4
- 238000010276 construction Methods 0.000 description 4
- 239000000945 filler Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 210000002784 stomach Anatomy 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 241000255925 Diptera Species 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229910001128 Sn alloy Inorganic materials 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 238000010924 continuous production Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 229920006332 epoxy adhesive Polymers 0.000 description 2
- 238000013007 heat curing Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000006082 mold release agent Substances 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229920002959 polymer blend Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 241000430525 Aurinia saxatilis Species 0.000 description 1
- 229920002799 BoPET Polymers 0.000 description 1
- 101100179591 Caenorhabditis elegans ins-22 gene Proteins 0.000 description 1
- 229920013683 Celanese Polymers 0.000 description 1
- 240000004307 Citrus medica Species 0.000 description 1
- 229910000531 Co alloy Inorganic materials 0.000 description 1
- 229920001875 Ebonite Polymers 0.000 description 1
- 241000287828 Gallus gallus Species 0.000 description 1
- 241000282821 Hippopotamus Species 0.000 description 1
- 241000254158 Lampyridae Species 0.000 description 1
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 1
- 239000005041 Mylar™ Substances 0.000 description 1
- 229910000978 Pb alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 244000294611 Punica granatum Species 0.000 description 1
- 235000014360 Punica granatum Nutrition 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 240000008042 Zea mays Species 0.000 description 1
- 235000005824 Zea mays ssp. parviglumis Nutrition 0.000 description 1
- 235000002017 Zea mays subsp mays Nutrition 0.000 description 1
- OFLYIWITHZJFLS-UHFFFAOYSA-N [Si].[Au] Chemical compound [Si].[Au] OFLYIWITHZJFLS-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005885 boration reaction Methods 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 235000005822 corn Nutrition 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 150000001993 dienes Chemical class 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 239000008187 granular material Substances 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 150000003949 imides Chemical class 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000002991 molded plastic Substances 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 239000012074 organic phase Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000000088 plastic resin Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000004801 process automation Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 235000021419 vinegar Nutrition 0.000 description 1
- 239000000052 vinegar Substances 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
- XOOUIPVCVHRTMJ-UHFFFAOYSA-L zinc stearate Chemical group [Zn+2].CCCCCCCCCCCCCCCCCC([O-])=O.CCCCCCCCCCCCCCCCCC([O-])=O XOOUIPVCVHRTMJ-UHFFFAOYSA-L 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/18—Construction of rack or frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/02—Arrangements of circuit components or wiring on supporting structure
- H05K7/10—Plug-in assemblages of components, e.g. IC sockets
- H05K7/1053—Plug-in assemblages of components, e.g. IC sockets having interior leads
- H05K7/1076—Plug-in assemblages of components, e.g. IC sockets having interior leads co-operating by sliding
- H05K7/1084—Plug-in assemblages of components, e.g. IC sockets having interior leads co-operating by sliding pin grid array package carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。 (57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】 プラスチック製のピン リッドアレイを製作する方法及びそれにより生産される 製品本発明は広い範囲に適用されるが、特にプラスチック製のピングリッドアレ イを組立てる方法と、それにより生じる製品との両方に係る。特に、開示される プラスチック製のピングリッドアレイは、フレキシブル及びセミリジット電子回 路、例えば、テープ自動化ポンディング(TAB)テープであって端子ビンをそ れに電気的に接続されそしてポリマー樹脂内に選択的にカプセル封じされたもの を含む。[Detailed description of the invention] Method of manufacturing plastic pin lid array and produced thereby Product The present invention has wide application, but is particularly applicable to plastic pin grid arrays. It concerns both the method of assembling the product and the resulting product. In particular, disclosed Plastic pin grid arrays are suitable for flexible and semi-rigid electronic circuits. For example, Tape Automated Bonding (TAB) tape with terminal bins attached to it. electrically connected to and selectively encapsulated within a polymer resin. including.
従来においては、ピングリッドアレイはプラスチックまたはセラミックパッケー ジとして製作された。プラスチックピングリッドアレイは典型的に印刷配線板( PWB)サブストレートであって集積回路チップ上のポンディングパッドを入出 力(Ilo)ピンと結合する小印刷配線回路パターンを有するものを使用して製 作された。これら印−配11回路パターンの多数の■がスタックされそして一緒 に接着されて、Illなインターコネクトと増大されたm数のI10ピンとを賃 供し得る1個のパッケージを形成した。Traditionally, pin grid arrays are packaged in plastic or ceramic packages. It was produced as a ji. Plastic pin grid arrays are typically printed wiring boards ( PWB) is a substrate that connects and removes bonding pads on integrated circuit chips. Manufactured using one with a small printed wiring circuit pattern that mates with the power (Ilo) pin. Made. A large number of these 11 circuit patterns are stacked and put together. is glued to the Ill interconnect and an increased number of I10 pins. One package was formed that could be served.
プラスチックパッケージは、セラミックパッケージの動作特性と比較されるとき 、パッケージ化された集積回路チップの動作を重大に改良する幾つかの重要な物 理的特性を有する。これら特性には、より大きいII流容量、より短い動作遅延 時間のためのより低い誘電率、そして減少されたインダクタンス及びキャパシタ ンスが含まれる。かつまた、PWBサブストレートの回路構成は、光学的に画成 された回路設計を有する金属フォイルを組込まれ得るから、極度に精密でありそ して6度に導電性である。対照的に、セラミックパッケージは低導電性金属化に 基づいて製作され従って前者と同様な精密度を以て画成され得ない回路構成を有 する。When plastic packages are compared to the operating characteristics of ceramic packages , several important things that significantly improve the operation of packaged integrated circuit chips. It has physical characteristics. These characteristics include greater II current capacity, shorter operating delays, and Lower dielectric constant for time, and reduced inductance & capacitor Includes Additionally, the circuit configuration of the PWB substrate is optically defined. Metal foils with detailed circuit designs can be incorporated, making them extremely precise and possible. It is conductive to 6 degrees. In contrast, ceramic packages require less conductive metallization. have a circuit configuration that cannot be defined with the same precision as the former. do.
PWBサブストレートの一欠点は、ピンを回l!構成要素に結合するための貫通 孔のドリリング及びその鍍金の必要性である。第2の欠点は、PWBパッケージ はセラミックのサブストレートに比し、熱の消散性において劣ることである。One drawback of PWB substrates is that the pins cannot be rotated! Through-holes to join components It is necessary to drill holes and plate them. The second drawback is the PWB package is inferior to ceramic substrates in terms of heat dissipation.
本発明は集積回路チップの能動面上に位置される入出力端子パッドに個々のり一 ド翰端を結合するため、TABまたは在来のワイヤポンディング手順を採用する 。The present invention provides a method for attaching individual adhesives to input/output terminal pads located on the active side of an integrated circuit chip. Employ TAB or conventional wire bonding procedures to join the dowel ends .
フレキシブルまたはセミリジット電子回路は、典型的に3種の一般的な形式を以 て構成される。第1は単層の全金属構成である。第2は1個の金ji11Iにポ リイミドのごとき誘電体の裏当てを配して成る211構成である。そして第3は カプトン(KAPTON)ポリイミドのごとき誘電体サブストレートにIl@剤 で結合された1個または2個の金属層から成る311または511構成である。Flexible or semi-rigid electronic circuits typically come in three general forms: It consists of The first is a single-layer, all-metal configuration. The second one is a gold ji11I. 211 configuration with a dielectric backing such as LIIMIDE. And the third is Il@ agent on dielectric substrates such as KAPTON polyimide. 311 or 511 configurations consisting of one or two metal layers bonded by .
プラスチック製の射出Ilt彫ピングリッドアレイの形成は、半導体パッケージ 化最新情報と題されてニュースレター第■巻肋、1.1987年1月号第10頁 に説明されている。この論文に図解されるピングリッドアレイは、本発明におけ るがごとくプラスチック樹脂内に成形によって完全にカプセル封じされた相互接 続式四路構成を有するようには見えない。さらに、端子ビンが回路機構を通って 突出するようにも見えない。回路機構の端縁及び回路機構の両側におけるビンの 部分のカプセル封じは本発明の重要な局面である。ビンと回路機構との間の相互 接続はポリマー樹脂によるカプセル封じによって強化されそして環境的に保′S されるからである。Plastic injection Ilt carved pin grid array formation for semiconductor package Newsletter Vol. is explained in. The pin grid array illustrated in this paper is The interconnects are completely encapsulated by molding within the plastic resin. It does not appear to have a continuous four-way configuration. In addition, the terminal bin passes through the circuitry. It doesn't seem to stand out either. of the bins at the edges of the circuitry and on both sides of the circuitry. Encapsulation of parts is an important aspect of the invention. Interaction between bin and circuitry The connection is reinforced by encapsulation with a polymer resin and is environmentally sustainable. This is because it will be done.
TABテープを岨み込んだセラミックピングリッドアレイパッケージの構成が、 1986年IEEE560−563頁掲載ツツミ外による論文“コンポラット型 ビングリッドアレイパッケージ”に開示される。第2図に図解されるように、セ ラミックベースはそれから突出する複数の入出力ビンを有する。銅配線通路を有 するポリイミドフィルムは、入出力ピンのための通孔を有する。ポリイミドフィ ルムはビン上方に配置されそして前記ベースに接着剤で結合される。次にビンは 配線通路にはんだ付けされる。最後に、入出力ピンのための通孔を有するキャッ プが、前記ベースとフィルムとに接着剤で結合される。この方式においては、ビ ンとテープは一緒にカプセル封じされることなく、単に接着剤によってセラミッ クキャップとベースとの間に結合されている。この技術は回路の端縁を環境に対 し露出されたまま放置する。The configuration of the ceramic pin grid array package with TAB tape is A paper by Tsutsumi et al. published in 1986 IEEE on pages 560-563 “Compolat type Bin Grid Array Package”.As illustrated in FIG. The ramic base has a plurality of input and output bins projecting therefrom. Has copper wiring path The polyimide film has through holes for input and output pins. Polyimide fiber The lum is placed over the bottle and adhesively bonded to the base. Then the bottle Soldered to the wiring path. Finally, a cap with through holes for input and output pins. A tape is adhesively bonded to the base and the film. In this method, bit The tape and tape are not encapsulated together, they are simply bonded to the ceramic by the adhesive. is connected between the cap and the base. This technology protects the edges of the circuit from the environment. and leave it exposed.
プラスチックチップキャリヤパッケージが米国特許第4618739号に開示さ れる。端子ピンはプラスチックの射出成形のごとき方法によってベース構Ji! 要素内に組み込まれる。金属化プラスチックテープがベース構成要素上に結合さ れそしてビンが任意の所望技術例えば溶接によって金属化テープに結合される。A plastic chip carrier package is disclosed in U.S. Pat. No. 4,618,739. It will be done. The terminal pins are made into base structures using methods such as plastic injection molding. Embedded within an element. A metallized plastic tape is bonded onto the base component. and the vials are bonded to the metallized tape by any desired technique, such as welding.
結合を容易にするために、通孔が金属化プラスチックテープに設けられて端子ピ ンの端との接触点に位置される。通孔は金属化テープをレーザー溶接のごとき技 術によって端子ピン端と結合させることを可能にする。プラスチックカバーがベ ース構成要素に接着剤で結合される。前述ピングリッドアレイは本発明のパッケ ージと同様にプラスチックから形成される。しかし、金属化テープはそれと端子 ピンとの閃の相互接続な促進するためにそれを貫いて突出するビンを有しない。To facilitate bonding, holes are provided in the metallized plastic tape to accommodate the terminal pins. located at the point of contact with the end of the tube. The holes are made using a technique such as laser welding metallized tape. This makes it possible to connect the ends of the terminal pins by technique. The plastic cover is adhesively bonded to base components. The aforementioned pin grid array is a package of the present invention. It is made of plastic, similar to the case. However, the metallized tape has terminals with it It does not have a vial protruding through it to facilitate flash interconnection with pins.
また、金属化テープはプラスチックによってカプセル封じされることなく、単に それに接着剤によって結合され、そして回路機構の端縁は環境に対して露出され る。Also, metallized tape is not encapsulated by plastic, but simply bonded to it by adhesive, and the edges of the circuitry are exposed to the environment. Ru.
以上言及された諸問題及び諸欠点は、端子ピンがフレキシブルまたはセミリジッ ト電子回路機構を通って挿入される本発明によって容易に解決され得る。ビンを テープに電気的に相互接続した後、ビンとテープはポリマー81脂によって一緒 にカプセル封じされる。好ましくは、テープの全端縁とビンは結合部を相互接続 するためにカプセル封じされ、環境に対する露出を最小限にする。かくのごとき 単一ステップ式カプセル封じ方法は、もし希望されるならば、自ll装置によっ て容易に実行されそしてビンとテープとの間の結合部がカプセル封じされ、従っ て、信頼されそして劣化されにくい高信頼度パッケージを生産する。The problems and drawbacks mentioned above are caused by the fact that the terminal pins are flexible or semi-rigid. This can be easily solved by the present invention, which is inserted through the electronic circuitry. a bottle After electrically interconnecting the tape, the bottle and tape are held together by Polymer 81 resin. encapsulated in. Preferably, all edges of the tape and bins interconnect the joints. Encapsulated to minimize environmental exposure. Like this A single step encapsulation method can be used with your own equipment if desired. is easily carried out and the joint between the bottle and tape is encapsulated, thus to produce high-reliability packages that are reliable and resistant to deterioration.
本発明の一目的は、集積ピングリッドアレイパッケージと、先行技術による方法 において遭遇される諸問題及び諸欠点を回避する集積回路ピングリッドアレイパ ッケージを形成する方法とを提供することである。One object of the present invention is to provide an integrated pin grid array package and method according to the prior art. An integrated circuit pin grid array package that avoids the problems and drawbacks encountered in An object of the present invention is to provide a method for forming a package.
本発明のもう一つの目的は、集積ピングリッドアレイパッケージと、低コストで 効率的に操作される自動化されたアセンブリを使用して組立てられ得る集積回路 チップキャリアパッケージを形成する方法とを提供することである。Another object of the invention is to provide an integrated pin grid array package and a low cost Integrated circuits that can be assembled using efficiently operated automated assemblies A method of forming a chip carrier package is provided.
本発明のさらにもう一つの目的は、集積ピングリッドアレイパッケージと、前記 のごとき方法であって集積回路チップをそれに結合されたTABテープが成形に 先立って試験可能であるものとを提供することである。Yet another object of the present invention is to provide an integrated pin grid array package and In this method, an integrated circuit chip is molded using TAB tape bonded to it. The objective is to provide products that can be tested in advance.
本発明のさらにもう一つの目的は、集積ピングリッドアレイパッケージと、単一 成形過程を使用して容易に実行できる集積チップキャリアパッケージを形成する 方払とを提供することである。Yet another object of the invention is to provide an integrated pin grid array package and a single pin grid array package. Forming an integrated chip carrier package that is easy to implement using a molding process It is to provide direct payment.
本発明のさらにもう一つの目的は、ピングリッドアレイアダプタパッケージと、 単一成形過程によって比較的安価に製作し得るピングリッドアレイアダプタパッ ケージとを提供することである。Yet another object of the invention is to provide a pin grid array adapter package; A pin grid array adapter pack that can be manufactured relatively inexpensively through a single molding process. It is to provide a cage.
これら及びその他の諸口的は、以下の説明と、同一要素が同一参照番号を付与さ れそして1fjJまたは複数のプライム記号付き番号が同様機能を提供する同様 要素を表す諸図面から、より明らかになるであろう。These and other references are similar to the description below, where identical elements are given the same reference numbers. and 1fjJ or similar numbers with multiple primes providing similar functionality. It will become clearer from the drawings showing the elements.
第1A図はプラスチック製の集積[11i1!ビングリツドアレイパツケージで あってそれから複数のカプセル封じされた端子ピンが突出するものの斜視図を示 す。Figure 1A shows the plastic accumulation [11i1! With Bingrid Array Package Cage 10 shows a perspective view of a terminal with a plurality of encapsulated terminal pins protruding therefrom; vinegar.
第1B図は端子ピンからテープに切られた開口の縁まで延びる回路パターンを形 成するリード線を有するインターコネクトテープの部分上面図を示す。Figure 1B forms the circuit pattern extending from the terminal pin to the edge of the opening cut in the tape. FIG. 3 shows a partial top view of an interconnect tape having leads comprising a lead wire.
第2A図はTABテープに結合された端子ピンの横断面に基く側面図である。FIG. 2A is a cross-sectional side view of a terminal pin coupled to TAB tape.
第2B図は第2A図のテープと比較されるとき逆にされたTABテープに結合さ れた端子ピンの横断面に基く側面図である。Figure 2B is combined with an inverted TAB tape when compared to the tape in Figure 2A. FIG. 3 is a side view based on a cross section of the terminal pin.
第3A図から第3E図は、本発明に従ったプラスチック製の集積ロ路ピングリッ ドアレイパッケージ内に端子ピンがそれを貫いて延びるTABテープを成形する ための連続する過程を図解する。Figures 3A to 3E illustrate plastic integrated loop pin grips according to the present invention. Molding the TAB tape into the door array package with terminal pins extending through it Illustrate the continuous process for
第4A図から第4F図はビンが型内へそれらのTABテープとの結合に先立って 挿入される第3A図から第3E図に図解されるタイプのプラスチック製のIl柚 0路ビングリツドアレイパッケージを成形するための連続する過程を図解する。Figures 4A to 4F show the bottles entering the mold prior to joining with their TAB tape. A plastic Il citron of the type illustrated in Figures 3A to 3E is inserted. 1 illustrates a sequential process for forming a zero-way Bingrid array package.
第5A図から第5E図はプラスチック製の集積1路ピングリツドアレイパツケー ジのM2の実施例を形成するための連続する過程を図解する。Figures 5A through 5E show plastic integrated single-way pin grid array packages. FIG.
第6A図から第6D図は集積回路デバイスがそれを貫いて延びる端子ピンを有す るTABテープに結合されそして該テープがピン及び集積回路と一緒にポリマー 樹脂内にカプセル封じされるプラスチック製の集積1路ピングリツドアレイパツ ケージの第3の実施例を形成するためのi続する過程を図解する。6A through 6D show an integrated circuit device having terminal pins extending therethrough. TAB tape is bonded to the polymer TAB tape along with the pins and integrated circuit. Integrated one-way pin grid array made of plastic encapsulated in resin Figure 3 illustrates the successive steps for forming a third embodiment of the cage.
第7図はピンをロックされたインターコネクトテープが型内においてカプセル封 じされそしてリール上に再び巻取られるリールからリールへの操業を示す。Figure 7 shows the pin-locked interconnect tape encapsulated in the mold. A reel-to-reel operation is shown in which the winding is wound on the reel and re-spooled onto the reel.
第8A図から第8D図はビングリッドアレイ7ダブタパツケージを形成する連続 する過程を図解する。Figures 8A to 8D are a series of bin grid arrays forming a seven-dove package. Illustrate the process.
第9図はリード付きチップキャリヤに対しはんだ結合するようにされたビングリ ッドアレイアダプタパッケージを図解する。FIG. 9 shows a binding ring adapted for solder connection to a leaded chip carrier. Figure 2 illustrates a head array adapter package.
第10図はリードレスチップキャリアに対しはんだ結合するようにされたピング リッドアレイアダプタパッケージを図解する。Figure 10 shows pins adapted to be soldered to a leadless chip carrier. Figure 3 illustrates a lid array adapter package.
第11A図から第11C図は一代替ピン実施例並びにピンをフレキシブル回路に 結合するためのはんだ付は工程を図解する。Figures 11A through 11C show an alternative pin embodiment and pins in flexible circuits. Soldering for joining illustrates the process.
第12A図から第12F図はピングリッドアレイパッケージの他の実施例を形成 するための連続する過程を図解する。これら実施例はピンをフレキシブル回路に はんだ付けすることによって得られる利点、即ち改良された導電性及び増大され た剛性、を利用する。Figures 12A to 12F form another embodiment of a pin grid array package. Illustrate the continuous process to achieve this. These examples can be used to convert pins into flexible circuits. The advantages obtained by soldering, namely improved conductivity and increased Take advantage of the added stiffness.
本発明は、その−例が第1A図において図解される集積回路ピングリッドパッケ ージ10と、該パッケージ10を作る方法であってそれによりそれを貫いて延び る端子ビン14を有する可撓または半剛性回路テープ12、例えばTAB手順に おいて使用するテープ、がポリマー樹脂16内にカプセル封じされる方法に特に 指向される。The invention relates to an integrated circuit pin grid package, an example of which is illustrated in FIG. 1A. a package 10 and a method of making the package 10 whereby the package 10 extends therethrough. A flexible or semi-rigid circuit tape 12 having terminal pins 14, e.g. In particular, the tape used in the process is encapsulated within the polymer resin 16. be directed.
電子回路構造に関しては3種の一般的形式がある。第1は単層即ち全金属構造で ある。第2はポリイミドのような誘電体裏当てを配された金属層から成る2層構 造である。そして第3はカプトンポリイミドのごとき誘電体の一側面または両側 面に接着剤で結合された1個または2鋳の金jIIlから成る3mまたは511 11!である。本発明の電子回路は、端子ピンがそれを通って挿入される複数の 孔を形成される。There are three general types of electronic circuit construction. The first is a single layer or all-metal structure. be. The second is a two-layer structure consisting of a metal layer with a dielectric backing such as polyimide. It is constructed. and third, one or both sides of a dielectric such as Kapton polyimide. 3m or 511 consisting of one or two cast gold jIIl bonded with adhesive to the face 11! It is. The electronic circuit of the invention comprises a plurality of terminal pins inserted through which the terminal pins are inserted. Holes are formed.
単層全金属構造を使用するカプセル封じされたプラスチック製のピングリッドア レイチップキャリヤが、ミューリングに交付された米国特許第4677526号 に開示される。端子ピンはカプセル封じに先立って金属リードフレームを曲げる ことによって形成される。米国特許第4677526号において、端子ビン間の 間隔はり一ドta間の電気的絶縁を可能にするのに十分なほど大きくされなくて はならない、端子ピンの個数はそれらの間隔と同様に制限される。本発明に従っ てそのなかに端子ピンが取付けられる金属回路テープを使用することによって、 位置決め制限または間隔制限は遭遇されない。端子ビン本数は希望に従って大き くされ得る。これに加えて、回路テープは支持のためには使用されないから、そ れは希望に従って薄くされ得る。1オンス(28,359)の1 (0,036 m [0,0014in] (F)厚さ)ハ本発明に従う単層回路の一実施例と して十分に働く。Encapsulated plastic pin door using single layer all metal construction Ray Chip Carrier No. 4,677,526 issued to Mulling will be disclosed. Terminal pins bend metal lead frame prior to encapsulation formed by In U.S. Pat. No. 4,677,526, between the terminal bins The spacing must not be made large enough to allow electrical isolation between the beams and the ta. The number of terminal pins is limited as is their spacing. According to the invention By using metal circuit tape into which the terminal pins are installed, No positioning or spacing limitations are encountered. The number of terminal bins can be increased as desired. It can be made worse. In addition to this, circuit tape is not used for support, so This can be diluted as desired. 1 (0,036) of 1 ounce (28,359) m [0,0014in] (F) Thickness) C An embodiment of the single layer circuit according to the present invention And work hard enough.
2m!I回路は一般的に誘電キャリヤ上に銅を電着させることによって形成され る。キャリヤは普通はポリイミド、例えばカプトン、であるが、その他の誘電体 例えばエポキシガラスも使用され得る。誘電キャリヤに対する制約は、それが後 続成形作業時の熱、一般に約140℃−約260℃、に耐え得ることと、パッケ ージの全厚さがJEDEC規格、蓋を含む厚さが4−06as(0,160in )より小さいこと、内であるべきことに過ぎない。2m! I-circuits are generally formed by electrodepositing copper onto a dielectric carrier. Ru. The carrier is usually a polyimide, such as Kapton, but other dielectrics may be used. For example, epoxy glass may also be used. The constraint on the dielectric carrier is that it It must be able to withstand the heat during follow-forming operations, generally from about 140°C to about 260°C, and the packaging The total thickness of the cage is JEDEC standard, and the thickness including the lid is 4-06as (0,160in). ) is only a smaller thing, a thing that should be within.
本発明に従えば、誘電キャリヤの厚さは約0.05層m(0,002in)と約 0.76層m(0,030in)の間であり、そして好ましくは、0.127a m+(0,005tn)から約0.254am (0,010in)まt−テあ る。According to the invention, the thickness of the dielectric carrier is approximately 0.05 layer m (0,002 in) and approximately between 0.76 layer m (0,030 in) and preferably 0.127 a Approximately 0.254am (0,010in) from m+(0,005tn) Ru.
電着された綱は、約174オンスから約4オンス(0,009am[0,000 4inlから約0.142aw[0,0056in]の厚さ)までであり、そし て好ましくは、約172オンスから約2オンス(0,0”18層から約0.07 1履[0,0012inから約0.0048inlの厚さ)までである。Electrodeposited ropes range from about 174 ounces to about 4 ounces (0,009 am [0,000 am 4 inl to approximately 0.142 aw [0,0056 in] thick, and preferably from about 172 ounces to about 2 ounces (0.0"18 to about 0.07 1 shoe [0,0012 inches to about 0.0048 inches thick].
3層回路は誘電キャリヤに接着剤で結合された錬銅箔から構成される。接着剤は 約0.025jw+ (0,001in)の厚さであり、そして**及びポリイ ミド層は前記2層目路テープにおいて開示されたそれと同じ厚さである。The three-layer circuit consists of wrought copper foil adhesively bonded to a dielectric carrier. The adhesive is approximately 0.025jw+ (0,001in) thick and The mid layer is the same thickness as that disclosed in the two layer channel tape.
第1B図、第2A図及び第2B図を参照すると、誘電層22に接着剤で結合され た金属インターコネクト回路パターンまたは層20を画成する3層インターコネ クトテープ18が図解される。前記金属インターコネクトパターン1120は任 意の希望材料、例えば銅または銅合金、から形成され得、一方、誘電層22は任 意の誘電材料、例えばカプトンポリイミド、から形成され得る。前記インターコ ネクトテープ18は端子ピン26を受容するための少なくとも1個そして典型的 には複数個の孔24を形成される。好ましくは、インターコネクトテープ18の 孔24は、チー118がビンヘッド30の溝またはスロット28と機械的に相互 ロックするようにサイズを付与される。孔24は金属1i20の孔25及びプラ スチン \り層22の孔27から、任意の好適な技術例えばフォト □エツチン グ、ドリル穿孔、スタンピングまたはそれらの組合せによって形成される。孔2 4の直径は金g層20及びプラスチック層22において同じであることが好まし い。もし希望されるならば、プラスチック122の孔27の直径を金属層20の 孔25のそれより少し小さく作ることは本発明の範囲に含まれる。プラスチック [122の孔27の直径は金属1120の孔25より最高的33%まで小さくさ れ得ると考えられる。プラスチック層22のより小さい孔27はピン26に対し より緊迫された結合を提供すると同時に、ピンヘッドがテープ孔24内に差込ま れるとき金属1120のクリンピングの機会を減少させる。1B, 2A, and 2B, the dielectric layer 22 is adhesively bonded to the dielectric layer 22. A three-layer interconnect defining a metal interconnect circuit pattern or layer 20 duct tape 18 is illustrated. The metal interconnect pattern 1120 may be Dielectric layer 22 may be formed of any desired material, such as copper or a copper alloy, while dielectric layer 22 may be formed of any desired material, such as copper or a copper alloy. It may be formed from any dielectric material, such as Kapton polyimide. The interco Connecting tape 18 has at least one and typically A plurality of holes 24 are formed in the hole. Preferably, the interconnect tape 18 Hole 24 allows tee 118 to mechanically interact with groove or slot 28 in bin head 30. Sized to lock. The hole 24 is connected to the hole 25 of the metal 1i20 and the plastic The pores 27 in the tin layer 22 can be removed using any suitable technique such as photo etching. formed by drilling, drilling, stamping, or a combination thereof. Hole 2 4 is preferably the same in the gold layer 20 and the plastic layer 22. stomach. If desired, the diameter of the hole 27 in the plastic 122 can be adjusted to the diameter of the hole 27 in the metal layer 20. It is within the scope of the invention to make the hole slightly smaller than that of hole 25. plastic [The diameter of hole 27 in 122 is up to 33% smaller than hole 25 in metal 1120. It is thought that it is possible. The smaller holes 27 in the plastic layer 22 are connected to the pins 26. While providing a tighter bond, the pin head is inserted into the tape hole 24. reduces the chance of crimping of metal 1120 when
端子ピンは任意の導電材料から形成される。tJL群の導電性とカプセル封じポ リマー樹脂の熱膨張係数に厳密に講和するFA膨張係数とに基いて好適とされる 材料は銅または銅基合金である。一般的に、燐のごとき特別の強度を付加する元 素を含む銅基合金が使用される。Terminal pins are formed from any electrically conductive material. Conductivity and encapsulation of tJL group It is preferred based on the FA expansion coefficient, which strictly corresponds to the thermal expansion coefficient of the remer resin. The material is copper or copper-based alloy. Commonly used are substances that add extra strength, such as phosphorus. Copper-based alloys containing copper are used.
ピン26のピンヘッド30は好ましくはスロット28とピンヘッド30の頂面3 4との閂にV形彫状32を有する。V形彫状32はそれにより孔24内へのピン 26の挿入がチー118をクリンプさせないように形成される。ピンのv形彫状 が図示されているが、孔24内へのピン26の挿入を容易にする任意の所望形状 にピンヘッド30を形成することは本発明の範囲に含まれる。例えばピンヘッド 30は湾曲または円筒形状を有し得る。ピンヘッド3oは孔24の直径より少し 大きいことが好ましい。ピンヘッド30の最大外形は、金属l!20の孔25の 内径より約5%から約15%大きいことが好ましい。The pin head 30 of the pin 26 preferably has a slot 28 and a top surface 3 of the pin head 30. 4 has a V-shaped chisel 32 on the bolt. The V-shape 32 thereby allows the pin into the hole 24. 26 is configured so that the insertion of the tee 118 does not cause it to crimp. V-shaped pin is shown, but any desired shape that facilitates insertion of pin 26 into hole 24 It is within the scope of the present invention to form the pin head 30 in. For example, pinhead 30 may have a curved or cylindrical shape. The pin head 3o is slightly smaller than the diameter of the hole 24. Larger is preferable. The maximum external shape of the pin head 30 is metal l! 20 holes 25 Preferably, it is about 5% to about 15% larger than the inner diameter.
ピンヘッド30の外形は、金属W20と電気的接触を保証するために、孔25の 内径より大きい。同時に、もしピンヘッド30の外形が孔25の直径よりも大き 過ぎる、即ち、約15%以上大きい、ならば、金属層20の金属はクリンプ状態 に成りそして恐らく裂ける。また、ピンヘッド30の外径は、テープが曲げられ ないように端子ピンがテープの十分な接触面積によって担持され得るように十分 多くされなくてはならないことが理解ざるべきである。また、孔24のそれと同 等またはそれより小さい直径を以てピンヘッド30の外径を形成することも本発 明の範囲に含まれる。ピン26がTABチー118内にいったん挿入されたなら ば、それはその中心1136をTABチー11日を通って延びる平面38に対し て実質的に垂直にして担持される。The outer shape of the pin head 30 is shaped like the hole 25 to ensure electrical contact with the metal W20. larger than the inner diameter. At the same time, if the external shape of the pin head 30 is larger than the diameter of the hole 25, too large, i.e., greater than about 15%, then the metal of metal layer 20 is in a crimped state. and possibly tear. In addition, the outer diameter of the pin head 30 is determined by bending the tape. Enough so that the terminal pins can be carried by enough contact area of the tape so that It must be understood that more needs to be done. Also, the same as that of hole 24. It is also possible to form the outer diameter of the pin head 30 with a diameter equal to or smaller than that. Included in the scope of light. Once pin 26 is inserted into TAB Qi 118 For example, it has its center 1136 relative to the plane 38 extending through the TAB and held in a substantially vertical position.
また、端子ピン26は端子チー118のための座を形成する肩またはカラー39 を有する。カラー39はチー718を溝28内にロックするためのストッパとし て働く。これに加えて、カラー39はチー118を支持するように働く。第2A 図において、テープ18はg電1122が肩39と接触するようにスロット28 内に配置される。第2A図に図解されるように、ピン26に対するチー718の オリエンテーションは、本文において説明される実施例のおのおのにおいて使用 され得る。しかし、また、第2B図に示されるように、チー718をピン26に 対し逆に位置させることも本発明の範囲に含まれる。The terminal pin 26 also has a shoulder or collar 39 that forms a seat for the terminal pin 118. has. The collar 39 serves as a stopper for locking the tee 718 in the groove 28. work. In addition to this, the collar 39 serves to support the chi 118. 2nd A In the figure, the tape 18 is inserted into the slot 28 so that the g terminal 1122 contacts the shoulder 39. placed within. As illustrated in FIG. 2A, the tip 718 relative to the pin 26 is Orientation is used in each of the examples described in the text. can be done. However, it is also possible to attach the chi 718 to the pin 26 as shown in FIG. 2B. However, it is also within the scope of the present invention to position it in the opposite direction.
この実施例においては、金属層はピン26の盾39に直接接触している。このオ リエンテーションからは、テープ18と端子ピン26との間の良好な電気的接続 が、さらにボンディングを行うことなしに、生じる。また、テープ18は、はん だ42のごとき手段によって、ピン26のカラー39に結合され得る。また、ピ ン26は後に説明されるごとく型内の穴内においてピン26を自動中心復帰させ るためテーバ付きのコーン形状の140を有する。In this embodiment, the metal layer is in direct contact with the shield 39 of the pin 26. This o From orientation, a good electrical connection between tape 18 and terminal pin 26 is established. occurs without further bonding. In addition, the tape 18 is It may be coupled to the collar 39 of the pin 26 by means such as a collar 42. Also, pin The pin 26 automatically returns the pin 26 to its center in the hole in the mold, as will be explained later. It has a tapered, cone-shaped 140 for holding.
第1B図を参照すると、金属インターコネクト回路パターン20を画成するイン ターコネクトテープ18の部分上面図が示される。チー718はそれを貫いて延 びる複数の孔24を有する。回路パターン2oは複数のリード1a21を画成す る。これらリード線はチー118を貫いて延びる開口23まで少なくとも延びる 。端子ピン26はインターコネクトチー718の表面から外方へ延びる。第1B 図において、ピンヘッド3oは回路パターンに接続されるものとして図解されて いる。Referring to FIG. 1B, the interconnects defining the metal interconnect circuit pattern 20 are shown in FIG. A partial top view of interconnect tape 18 is shown. Qi 718 penetrates it and extends it. It has a plurality of holes 24 extending from one side to the other. The circuit pattern 2o defines a plurality of leads 1a21. Ru. These leads extend at least to the opening 23 extending through the chi 118. . Terminal pins 26 extend outwardly from the surface of interconnect tee 718. 1st B In the figure, the pin head 3o is illustrated as being connected to a circuit pattern. There is.
ピン26がインターコネクトチー718内に挿入された後、それは好ましくはピ ン26と金属口!81120との間の機械的連続性と電気的接触とを保証するた めに孔24内にロックされる。電気的連続性をさらに保証するために、テープは 任意の在来手段、例えばはんだ付けろう付けまたは溶接、によってピンに結合さ れる。好適実施例において、ピンヘッド3oははんだ42によって被覆される。After pin 26 is inserted into interconnect chip 718, it is preferably N26 and metal mouth! 81120 to ensure mechanical continuity and electrical contact between the It is then locked into the hole 24. To further ensure electrical continuity, the tape Connected to the pin by any conventional means, such as soldering, brazing or welding. It will be done. In the preferred embodiment, pin head 3o is coated with solder 42.
また、ピンヘッド3oに隣接する金属層2oもはんだによって被覆され得る。ピ ンヘッド3oとテープ18との間におけるはんだ42の流れを増進するために、 はんだフラックスはテープ18またはピン26のヘッド30の何れかに供給され る。はんだ付番すは例えば高温空気、蒸気還流、赤外線またはレーザーを使用す る任意の在来の加熱技術によってピン26及びテープ18上にはんだを再!!流 させることにより達成され得る。はんだ42は融解しそして固化するとともにピ ンヘッド3oをテープ18の金属層20に結合する。チー718に関してピン2 6の適正な位置決めを保証するために、ピン26はそれらが互いに関してそして チー118に関して適正に整合されるように、はんだ付けに先立って、取付具ま たはジグ(図示せず)内に挿入され得る。ジグは型自体の不可欠一体部品、例え ばベース、であって成形作業を促進にするために容易に差込まれ得そして取外さ れ得るものであり得る。Furthermore, the metal layer 2o adjacent to the pin head 3o may also be covered with solder. Pi In order to enhance the flow of solder 42 between the solder head 3o and the tape 18, Solder flux is applied to either the tape 18 or the head 30 of the pin 26. Ru. Soldering can be done using e.g. hot air, steam reflux, infrared or laser. Re-solder onto pin 26 and tape 18 by any conventional heating technique! ! style This can be achieved by As the solder 42 melts and solidifies, it The head 3o is bonded to the metal layer 20 of the tape 18. Pin 2 regarding Qi 718 To ensure proper positioning of pins 26, pins 26 are aligned with respect to each other and Prior to soldering, install the fixture or or inserted into a jig (not shown). A jig is an integral part of the mold itself, for example base, which can be easily inserted and removed to facilitate molding operations. It can be something that can be done.
第2の実施例において、端子ピン26aは第11A図に示されるごとく設計され る。端子ピン26aはロック機構を必要としない。ピンヘッド30”はインター コネクトチー718の孔24の直径より少し小さい直径を有するように設計され る。ピンヘッド長さ224はインターコネクトテープ18の厚さより少し長い。In the second embodiment, the terminal pin 26a is designed as shown in FIG. 11A. Ru. Terminal pin 26a does not require a locking mechanism. Pin head 30” is inter It is designed to have a diameter slightly smaller than the diameter of the hole 24 of the connect tee 718. Ru. Pin head length 224 is slightly longer than the thickness of interconnect tape 18.
好ましくは、ピンヘッドはインターコネクトテープ18の高さを越えて約0.2 54m(0,0iOin)−約0.514mg(0,020tn)延びるべきで ある。どン26 はインターコネクトテープ18のための支持体として働く第1 の肩またはカラー39′を有する。カラーの長さは、それが以下説明されるよう にプラスチック製のピングリッドパッケージのカプセル封じベース内に完全に埋 没されるように選ばれる。カラーはピングリッドアレイパッケージのベースの一 部分を構成する第2の肩228において終端する。Preferably, the pin head extends approximately 0.2 mm above the height of interconnect tape 18. 54m (0,0iOin) - Should extend approximately 0,514mg (0,020tn) be. The first groove 26 serves as a support for the interconnect tape 18. shoulder or collar 39'. The length of the collar is as it is explained below fully embedded within the encapsulation base of the plastic pin grid package. chosen to die. The color is one of the bases of the pin grid array package. terminating at a second shoulder 228 forming the section.
インターコネクトテープ18に対するピン26aの結合は前出の実施例における がごとき機械的ボンドよりむしろ冶金学的ボンドによって行われる。ピン26a は最初複数の孔60#を有する装填取付具230内に配置される。孔60”は層 形セクション62′を有する。層形セクション62′はピン26aの第2のW2 28を受容してピンを固く支持する寸法にされる。インターコネクトテープ18 はピン26aの第1の139’上に静止するように位置される。インターコネク トテープ18の挿入は、機械的ロッキングの必要が無いことによって促進される 。テープは過度の力を使用することなしに肩上に配置され得る。テープはクリン ピングを生じることなしに肩上に日清に横たわる。以下において説明されるよう に、インターコネクトテープ18は金属インターコネクト回路層2oまたは誘1 iN22の何れかを肩39′と接触させて位置され得る。The coupling of pin 26a to interconnect tape 18 is similar to that of the previous embodiment. This is done by metallurgical bonding rather than mechanical bonding such as. pin 26a is initially placed in a loading fixture 230 having a plurality of holes 60#. Hole 60” is a layer It has a shaped section 62'. The layered section 62' is the second W2 of the pin 26a. 28 and is dimensioned to firmly support the pin. interconnect tape 18 is restingly positioned on the first 139' of pin 26a. interconnect Insertion of tape 18 is facilitated by no need for mechanical locking. . The tape can be placed on the shoulder without using excessive force. The tape is clean Lying on the Nissin on the shoulder without causing ping. as explained below , the interconnect tape 18 is attached to the metal interconnect circuit layer 2o or the dielectric layer 1. Either of the iNs 22 can be placed in contact with shoulder 39'.
ステンシルまたはスクリーンのごときマスク234がインターコネクトテープ1 8上に配置される。マスクは一達の開口236を有する。開口236はピンヘッ ド30#の直径より大きい直径を有し、そしてインターコネクトテープ18がピ ン26 の第1の肩39′上に静止するように、ビンヘッド上に嵌合するように 設計される。A mask 234 such as a stencil or screen is attached to the interconnect tape 1. 8. The mask has a single aperture 236. The opening 236 has a pin head. and the interconnect tape 18 has a diameter larger than that of the pin 30#. to rest on the first shoulder 39' of the bin 26 and to fit over the bin head. Designed.
マスク開口236の直径は、ビンヘッド3o#に隣接するインターコネクトテー プ18の一部分がマスク234によって掩蔽されないように、インターコネクト 孔24の直径より大きい。The diameter of the mask opening 236 is the same as that of the interconnect tape adjacent to the bin head 3o#. interconnect so that a portion of the interconnect 18 is not obscured by the mask 234. larger than the diameter of hole 24.
ピンヘッド30#の長さ224は、ピンヘッドがマスクを越えて少なくとも0. 254mm(0,010in)、そして好ましくはマスクを越えて約0.254 mmから約0、51am (0,010in−約0.020in)までの範囲、 延びるように選ばれる。The length 224 of the pin head 30# is such that the pin head extends beyond the mask by at least 0.0 mm. 254 mm (0,010 in), and preferably about 0.254 in. mm to about 0.51 am (0.010 in - about 0.020 in), chosen to extend.
れる。はんだペーストは金属粉をスラリーを形成するように液体ビヒクルと混合 することによって形成される。It will be done. Solder paste mixes metal powder with a liquid vehicle to form a slurry formed by
液体ビヒクルは約5体積%から約35体積%のスラリーを含む。液体ビヒクルは 当業者に既知である任意のキャリヤ媒質であり得る。好適とされる液体ビヒクル は、温和に活性化されたロジンをベースとするフラックスのごとき有機フラック スである。The liquid vehicle includes about 5% to about 35% slurry by volume. liquid vehicle is It can be any carrier medium known to those skilled in the art. Preferred liquid vehicle is an organic flux such as a mildly activated rosin-based flux. It is
前記金属粉はカプセル封じ込め樹脂の成形温度より高いがインターコネクトテー プの誘1111の熱解体をはんだ付けの間に生じさせないような融点を有するよ うに選択される。好適な金属粉は約150℃と約400℃との間の融解温度を有 しそして170℃から約300℃の範囲内で融解することが好ましい、好適とさ れる金属粉は、錫と鉛の合金または錫と銀の合金であって選択的に他の合金元素 と組合されたものから構成される低融点はんだである。指定範囲内で融解するど んな金属粉も本発明の範囲内に含まれるであろう。The metal powder is heated to a temperature higher than the molding temperature of the capsule encapsulation resin, but The material has a melting point that does not cause thermal decomposition of the lead 1111 during soldering. sea urchins are selected. Suitable metal powders have melting temperatures between about 150°C and about 400°C. and preferably has a melting temperature within the range of 170°C to about 300°C. The metal powder used is an alloy of tin and lead or an alloy of tin and silver, selectively containing other alloying elements. It is a low melting point solder composed of a combination of If it melts within the specified range. Any metal powder would also be included within the scope of this invention.
はんだペースト232はマスク234の片鍔に堆積されそしてスキージ238に よってマスクを横切って塗付けられる。スキージば任意の普通に使用されるスキ ージ材料から成るが、好ましくは高度に可撓であるべきである。高可撓性はピン ヘッド30’を曲げる、または、ピン位置を移転させることを防ぐために望まれ る。Solder paste 232 is deposited on one side of mask 234 and applied to squeegee 238. Therefore, it can be applied across the mask. The squeegee can be any commonly used squeegee. material, but preferably should be highly flexible. High flexibility pin Desired to prevent bending the head 30' or relocating the pin position. Ru.
スキージによってはんだペーストを塗付けた後、はんだペースト232は、マス ク234によって被覆されなかったインターコネクトテープ18の部分に塗布さ れる。After applying the solder paste with a squeegee, the solder paste 232 is applied to the mask. applied to the portions of interconnect tape 18 not covered by tape 234. It will be done.
インターコネクトテープ孔24もまたピンヘッド30′によって占められた区域 を除き満たされる。次に、マスクは取り外されそして装填取付具カバー240が 第11B図に示されるごとく差込まれる。装填取付具カバーは突起242を有す る。突起はインターコネクトテープ18の表面に対し圧力を加えて、テープをピ ン26 の第1のH2O2に対して強く押圧する。Interconnect tape hole 24 also occupies the area occupied by pin head 30'. Satisfied except for. Next, the mask is removed and the loading fixture cover 240 is removed. Insert as shown in Figure 11B. The loading fixture cover has a protrusion 242 Ru. The protrusions apply pressure against the surface of the interconnect tape 18 to pin the tape. Press firmly against the first H2O2 of the tube 26.
突起242はインターコネクトテープ18がはんだ付は過程間緊張状態を維持し てピン26 に接触していることを保証する。最大圧力は装填取付具カバー24 0上におもしを配置することによって、または、図示されていない外部クランプ によって装填取付具230を装填取付具カバー240に対し締付けることによっ て得られる。The protrusion 242 maintains tension during the soldering process when the interconnect tape 18 is soldered. ensure that it is in contact with pin 26. Maximum pressure is loading fitting cover 24 0 or by placing a weight on the external clamp (not shown). by tightening the loading fixture 230 against the loading fixture cover 240. can be obtained.
はんだは次に融解δれてインターコネクトチー、118の金属インターコネクト 回路パターン層20とピン26aとの−に冶金学的ポンドを形成する。はんだは 当業者に既知である任意の自動化または手動手順、例えば高温空気、赤外線また は蒸気相はんだ付番ブ、によって融解される。The solder is then melted to form interconnect Q, 118 metal interconnects. A metallurgical bond is formed between the circuit pattern layer 20 and the pin 26a. The solder is Any automated or manual procedure known to those skilled in the art, such as hot air, infrared or is melted by vapor phase soldering.
はんだペーストは、以下において説明されるように、“上キャごティ”または“ 下キャピテイ”パッケージの何れが希望されるかの別に従って、インターコネク トテープの誘$1122または伝導層20のどちらかに供給される。第11C図 ははんだペーストがインターコネクトテープ18の誘電層22、そして同様に伝 導1120.に供給されるとき形成されるフィレットを図解する。はんだはピン 26 にそして伝導層20に付着するに過ぎない、フィレットの外形は互いに異 なるが、両実施例はインターコネクトテープ18とピン26 との間に冶金学的 ポンドを形成する。The solder paste may be soldered in the “top box” or “top box” as explained below. Depending on which lower capacity package is desired, The conductive layer 1122 or the conductive layer 20 is provided with a conductive layer 1122 of the conductive tape. Figure 11C The solder paste is applied to the dielectric layer 22 of the interconnect tape 18 and also to the conductive layer 22 of the interconnect tape 18. Guide 1120. Figure 2 illustrates the fillet formed when fed to the solder pin 26 and attached to the conductive layer 20, the outer shapes of the fillets are different from each other. However, both embodiments have a metallurgical connection between the interconnect tape 18 and the pin 26. form a pound.
ピンまたは選択的にピンの一部分は、はんだ誹れを改善するために&!2の金属 によって被覆され得る。例えば、金を用いて電気メッキする。図示されない俵の 一実施例においでは、はんだペーストに代えて、むしろ、はんだプレフォーム、 例えば型打ちされたはんだリング、がはんだ整合のためにビンヘッドを使用して 肩上に配置され得る。Pin or selectively a portion of the pin to improve solder damage &! 2 metal can be covered by For example, electroplating with gold. bales not shown In one embodiment, instead of a solder paste, a solder preform, For example stamped solder rings, using a bin head for solder alignment Can be placed on the shoulder.
それにピンをはんだ付けされたインターコネクトテープから成る組立体は、はん だ付は取付具から移転されそして第3A図に示されるごとき型50内に装填され る。An assembly consisting of interconnect tape with pins soldered to it The dowel is transferred from the fixture and loaded into a mold 50 as shown in Figure 3A. Ru.
この方式において、テープ18′は型50内へのピン26′の挿入のためのキャ リヤとして役立つ。型はベース構成要素52及びカバー構成要素54を有し、こ れら構成要素はともに任意の所望材料、例えば鋼のごとき金属、かう製作され得 る。ベース構成要素52は第1のベース面58を有する凹所56を有する。第1 のベース面58から延びる複数の孔60がベース構成要素52内に形成されてい る。孔60はピン26′の壁40′を受けるように寸法を付与されたコーン形状 セクション62を有する。コーン形状の壁40′はピン26′が螢50内に適正 に整合されること保証するようにコーン形状セクション62内に嵌合する。In this manner, tape 18' serves as a cap for insertion of pin 26' into mold 50. Useful as a rear. The mold has a base component 52 and a cover component 54, which Both components may be made of any desired material, e.g. metal such as steel. Ru. Base component 52 has a recess 56 with a first base surface 58 . 1st A plurality of holes 60 are formed in the base component 52 extending from the base surface 58 of the base component 52 . Ru. Hole 60 is cone-shaped and dimensioned to receive wall 40' of pin 26'. It has a section 62. The cone-shaped wall 40' allows the pin 26' to fit properly within the firefly 50. The cone-shaped section 62 fits within the cone-shaped section 62 to ensure that it is aligned.
第3B図に図解されるように、テープ18′はピン26′によってベース構成要 素52のベース面58の上方に支持される。カバー構成要素54は今はベース構 成要素52上の適所に締付けられている。カバー構成要素54は突起64を有す る。突起64はベース構成要素52とカバー構成要素54との間に形成されたキ ャピテイ66内に突出する。突起64はテープ18′と接触する外向き突出面6 8を有する。第1の突起64は中心部分70を有する。中心部分70はテープ1 8′の開ロア2を通って突出する。カバー構成要素54の外面74はベース11 41!素52の面76に対し当接しそしてピン26′及びテープ18′のまわり にキャピテイ66を形成するように150を閉じる。As illustrated in FIG. 3B, the tape 18' is attached to the base component by means of pins 26'. It is supported above the base surface 58 of the element 52. Cover component 54 is now part of the base structure. It is tightened in place on component 52. Cover component 54 has a protrusion 64 Ru. The protrusion 64 corresponds to the key formed between the base component 52 and the cover component 54. It protrudes into the space 66. The protrusion 64 has an outwardly projecting surface 6 that contacts the tape 18'. It has 8. First protrusion 64 has a central portion 70 . The center part 70 is tape 1 8' protrudes through the open lower part 2. The outer surface 74 of the cover component 54 is attached to the base 11 41! abutting against surface 76 of element 52 and around pin 26' and tape 18'. 150 is closed to form a cavity 66.
次いでキャビティ66はM3C図に図解されるように、ピン26′及びテープ1 8′を少なくとも部分的に包囲しそして支持するようにポリマー1al[r78 を充填される。The cavity 66 then receives the pin 26' and the tape 1 as illustrated in Figure M3C. Polymer 1al [r78 is filled with.
ポリマー樹脂78が進入するにつれて、キャピテイ66は、ベース構成要素52 及び/またはカバー構成要素54を通って延びる成形通路(図示せず)を通じて 、任意の所望位置において充填される。As the polymeric resin 78 advances, the cavity 66 is exposed to the base component 52. and/or through a molded passageway (not shown) extending through cover component 54. , filled at any desired location.
ポリマー樹脂を導入する一好適方法は、第3A図に示されるようにカバー構成要 素の開口を通じるそれである。One preferred method of introducing the polymer resin is to incorporate the cover construction as shown in Figure 3A. It is that which passes through the elementary aperture.
カバー構成要素からat脂を導入することによって、インターコネクトテープに 対し圧力が加えられて、テープを成形取付具のベースに対して強く押付ける。イ ンターコネクトテープに及ぼされる圧力は成形間におけるテープの歪みをwIF i!する。ポリマー混合物は熱硬化性及び熱塑性ポリマ−1/M脂から成るグル ープから選択される。熱硬化性ポリマー樹脂は、エポキシ樹脂、1−2ポリブタ ジエン、シリコーン、ポリ(ビスマレイミド)及びポリイミドポリマーから構成 されるグループから選択され得る。into the interconnect tape by introducing AT fat from the cover component. Pressure is then applied to force the tape against the base of the molded fixture. stomach The pressure exerted on the interconnect tape reduces the distortion of the tape during forming wIF. i! do. The polymer mixture consists of a thermosetting and thermoplastic polymer 1/M resin. selected from the group. Thermosetting polymer resins include epoxy resin, 1-2 polybutyl Composed of diene, silicone, poly(bismaleimide) and polyimide polymers can be selected from the group.
これらポリマーのおのおのは、もし所望されるならば、誘電率、熱膨張係数及び 生じるポリマー混合物のコストを変更するように充填剤を添加され得る。充填材 は例えばいぶしシリカ、セラミックまたはクォーツのごとき材料を含む。熱硬化 性エポキシ樹脂は典型的には低粘度及び約170℃から約300℃の処理温度を 有する。熱塑性ポリマー樹脂は、ポリ硫化フェニル、ポリスルホン、ポリアクリ ルエーテル、ポリアミド、ポリエーテルケトン、ポリエーテルスルホン、ポリエ ーテルイミド、ポリイミド、サーモトロピック、′液晶”ポリマー及びフルオロ ポリマから構成されるグループから選択され得る。Each of these polymers has a dielectric constant, coefficient of thermal expansion, and Fillers can be added to modify the cost of the resulting polymer mixture. filling material include materials such as oxidized silica, ceramic or quartz. heat curing Epoxy resins typically have low viscosities and processing temperatures of about 170°C to about 300°C. have Thermoplastic polymer resins include polyphenyl sulfide, polysulfone, polyacrylic polyether, polyamide, polyetherketone, polyethersulfone, polyether -tellimide, polyimide, thermotropic, 'liquid crystal' polymers and fluorocarbons Polymers may be selected from the group consisting of polymers.
熱塑性ポリマー樹脂は熱硬化性樹脂に閤して述べたごとき材料を使用して事由に 従って充填材を供給される、または、供給されない。熱塑性物質は典型的に高粘 度及び約220℃を超える、好ましくは約220℃から400℃の間の、処理温 度を有する。熱塑性樹脂の一好適グループは液晶ポリマーとして知られており、 それらは充填剤を最高65体積%まで充填される、または、充填されない。液晶 ポリマーの一例はセラニーズツーボレーション社から供給されるベクトラである 。熱塑性及び熱硬化性ポリマーの特定グループが開示されたが、ここにおいて開 示されたインターコネクトテープ及びピングリッドアレイパッケージのピンのカ プセル封じを行い得るいかなるポリマー物質の使用も本発明の範囲内に含まれる 。Thermoplastic polymer resins are manufactured using materials such as those mentioned above for thermosetting resins. Therefore, it is either supplied with filler or not supplied with filler. Thermoplastics typically have high viscosity and a processing temperature of greater than about 220°C, preferably between about 220°C and 400°C. have a degree. One preferred group of thermoplastic resins are known as liquid crystal polymers, They are filled with fillers up to 65% by volume or unfilled. liquid crystal An example of a polymer is Vectra, supplied by Celanese Two Boration, Inc. . A specific group of thermoplastic and thermoset polymers have been disclosed, but are not disclosed herein. The interconnect tape and pin grid array package pins shown are The use of any polymeric material capable of providing capsule sealing is within the scope of this invention. .
本発明を実施するために、約Go、9MPa (100Oポンド毎平方インチ[ E)S i ] )より通常低い圧力においてポリマー物質を使用するトランス ファー成形技術が好ましい。本発明は好ましくはトランスファー成形を採用する 。製法のために要求される比較的低い圧力は、成形過程間における電気的接続部 を損傷する公算を減じるからである。しかし、いかなるその他の成形技術、例え ば高粘度のポリマーが約13.8MPa (2000psi )を超える比較的 高い圧力を使用して射出される射出成形、も本発明の範囲内に含まれる。熱硬化 性ポリマーと熱塑性ポリマーとの間の一つの相異点は前者が硬化時間を必要とす ることである。To practice the present invention, approximately Go, 9 MPa (100 O pounds per square inch [ E) Transformers using polymeric materials at pressures typically lower than Si] Fur molding techniques are preferred. The present invention preferably employs transfer molding. . The relatively low pressures required for the manufacturing process prevent electrical connections during the molding process. This is because it reduces the possibility of damaging the However, any other molding technology, e.g. For example, if a high viscosity polymer exceeds about 13.8 MPa (2000 psi), Injection molding using high pressure is also included within the scope of this invention. heat curing One difference between thermoplastic polymers and thermoplastic polymers is that the former require curing time. Is Rukoto.
ポリマーaJ[ifが型キャピテイ66を満たしそして硬化即ちキュアした後、 形成された集積回路ピングリッドアレイパッケージ10は型50から排出される 。これは油圧のごとき手段により操作される型を貫いて突出する複数のピン(図 示せず)によってパッケージ80を型50から押出すことによって達成される。After the polymer aJ[if fills the mold cavity 66 and hardens or cures, The formed integrated circuit pin grid array package 10 is ejected from the mold 50. . This consists of a number of pins (Fig. (not shown) by extruding the package 80 from the mold 50.
、第3D図において見られるごとき仕上げられたパッケージ80は次いでパリ取 りされそして必要に応じてパフ研磨される。, the finished package 80 as seen in FIG. 3D is then parsed. The powder is then polished and powdered as necessary.
パッケージが型に固着するのを防止するために、有機ポリマーの注入に先立って 離型剤が型壁面に塗布され得る。特定離型剤は使用されている特定有機ポリマー に応じて選択される。例えば、ポリイミドはステアリン酸亜鉛、弗素重合体また は脂肪11m1型剤を要求する。prior to injection of organic polymer to prevent the package from sticking to the mold. A mold release agent may be applied to the mold walls. The specific mold release agent is the specific organic polymer used. selected according to For example, polyimide is zinc stearate, fluoropolymer or requires a fat 11ml type agent.
この時点においてパッケージ80は凹所86の底面84上に結合される集積回路 チップデバイス82を有し得る。チップデバイス82は次いで端子ピン26′か ら延びる金属通路から形成されたリード線88に電気的に接続される。この電気 的相互接続は例えば超音波、熱音波または熱圧縮ポンディングのごとき任意の在 来技術によって行われ得る。電気的相互接続はTAB手順によりまたは在来のワ イヤ結合により達成され得る。At this point, package 80 has an integrated circuit coupled onto bottom surface 84 of recess 86. A chip device 82 may be included. Chip device 82 is then connected to terminal pin 26'. The lead wire 88 is electrically connected to a lead wire 88 formed from a metal passageway extending from the lead wire 88 . this electricity Physical interconnections can be made using any existing method such as ultrasonic, thermosonic or thermocompression bonding. This can be done by future technology. Electrical interconnections can be made by TAB procedures or by conventional This can be achieved by ear coupling.
第3E図において見られるごとく、この時点において、パッケージ80は凹所8 6内に密閉され得る。Y!!閉手段はカバー構成要素90を以て成り得る。カバ ー構成要素90は、金属、合金、ガラス、セラミックス、有機ポリマー及びそれ らの組合せから構成されるグループから選択された材料を以て製作され得る。カ バー構成要素90は任意の所望手段、例えばエポキシ接着剤、により凹所86を 掩蔽するようにパッケージ80内に密閉され得る。As seen in FIG. 3E, at this point the package 80 is in the recess 8. 6. Y! ! The closing means may consist of a cover component 90. hippopotamus - Component 90 includes metals, alloys, glasses, ceramics, organic polymers, and It may be made of a material selected from the group consisting of a combination of: mosquito Bar component 90 is sealed in recess 86 by any desired means, such as epoxy adhesive. It may be hermetically sealed within package 80.
凹所86を前に説明されたごとき熱硬化性または熱塑性有機ポリマーのような密 閉材料で充填することも本発明の範囲内に含まれる。The recess 86 is filled with a dense material such as a thermoset or thermoplastic organic polymer as previously described. Filling with closed materials is also within the scope of the invention.
第4A図−第4F図を参照すると、TABチー718#内への端子ピン26#の 挿入に先立つ型ベース構成要素52′の孔60内に端子ピン26#が挿入される 集積回路ピングリッドアレイパッケージ80’ を形成するための一連の過程が 図解される。好ましくは、端子ピン26#は第4A図に図解されるごとくピンヘ ッド30#の128’によりマイラーまたはカプトン製キャリヤ1Ooに配置さ れそして固定される。ピン26#は特有細部のすべてを省いて図示されることを 除き第2図に図解されたそれと本質的に同じである。このピン担持方法は米国特 許第4442938号に説明される。端子ピン26#はキャリヤ100によって 依然確保されている間に孔60’内に挿入される。孔60はキャリヤが第4A図 に示されるように剥離される問ピン26′を保持するように寸法を付与される。Referring to FIGS. 4A-4F, the terminal pin 26# is inserted into the TAB chip 718#. Terminal pin 26# is inserted into hole 60 of mold base component 52' prior to insertion. A series of processes for forming an integrated circuit pin grid array package 80' Illustrated. Preferably, terminal pin 26# is connected to the pin as illustrated in FIG. 4A. Placed in Mylar or Kapton carrier 1Oo by 128’ of 30# and fixed. Please note that pin 26# is illustrated without all specific details. It is essentially the same as that illustrated in FIG. This pin holding method is No. 4,442,938. Terminal pin 26# is connected by carrier 100. It is inserted into the hole 60' while still secured. The hole 60 has a carrier shown in FIG. 4A. It is dimensioned to hold the interlocking pin 26' which is removed as shown in FIG.
任意の所望技術、例えば手操作、により端子ピン26#を孔60内に挿入するこ とも本発明の範囲内に含まれる。Terminal pin 26# may be inserted into hole 60 by any desired technique, such as by hand. Both are included within the scope of the present invention.
端子ピン26#がベース構成要素52′内に配置されたならば、第48図に見ら れるように、TABテープ18#がピン26#上に配置される。チー118“は 工程の自動化を増すためにリールから引き出される。次いでチー718#は、ピ ンヘッド30″を収容するための孔またはスロット104を有する取付具102 によりピン26#上に押付けられる。取付具102はテープ18#をIIILな いように硬質ゴムのごとき任意の材料から製作される。Once the terminal pin 26# is placed within the base component 52', as seen in FIG. TAB tape 18# is placed on pin 26# so that Qi 118” is Pulled off the reel to increase process automation. Then Qi 718# A fitting 102 having a hole or slot 104 for accommodating a head 30'' is pressed onto pin 26#. The mounting tool 102 attaches tape 18# to IIIL. It can be made from any material, such as hard rubber.
次に、カバー構成要素54′が型50を閉鎖するために第4C図に図解されるよ うにベース構成要素52′上に配置される。この実施例において、チー718# の端は型50′の両側から突出する。また、ヒートシンクカップ106も最終パ ッケージ80’内にカプセル封じされるように型内に組込まれる。ヒートシンク カップ106は任意の所望形状を有し得そしてもし希望されるならば冷却ひれを 設けられ得る。ヒートシンクカップ106はテープ18#を支持するためにカラ ー108を設けられる。カラーによる支持は型内におけるポリマー樹脂の成形間 特に有利である。また、ヒートシンクはここに開示される実施例の何れにも組込 まれ得る。次に、一連の製作工程3G−3Eにおいて説明されたように、型50 ′は第4D図においてポリマー樹脂78′を充填されたものとして図示され、パ ッケージ80′は第4E図において型50’ から突き出されたものとして示さ れ、そして蓋90′は第4F図においてチップまたはデバイス82′を一密閉し ている。Cover component 54' is then inserted to close mold 50 as illustrated in FIG. 4C. 52'. In this example, Qi 718# The ends of the mold 50' project from both sides of the mold 50'. Also, the heat sink cup 106 is also It is molded to be encapsulated within a package 80'. heat sink Cup 106 can have any desired shape and include cooling fins if desired. may be provided. Heat sink cup 106 is colored to support tape 18#. -108 is provided. The support provided by the collar is used during molding of the polymer resin in the mold. Particularly advantageous. Additionally, a heat sink may be incorporated into any of the embodiments disclosed herein. It can be rare. Next, as explained in the series of manufacturing steps 3G-3E, the mold 50 ' is shown in FIG. 4D as being filled with polymer resin 78', and is The package 80' is shown as being ejected from the mold 50' in FIG. 4E. The lid 90' then seals the chip or device 82' in FIG. 4F. ing.
パッケージ80′は、第4F図において図示されるように、仕上げられたパッケ ージ80’から突出したチー718#を有する。これはピン26#とチップ82 ′とをカプセル封じされたテープ18″が、チー718#上に担持されている開 に、さらに処理されることを可能にする。パッケージ80′内の凹所86′の密 閉前または密閉後に、パッケージ80′から突出するテープ18#の端部を摘整 することも本発明の範囲内に含まれる。また、本川ii*内で説明される実施例 のおのおのがもし希望されるならばインターコネクトテープを型から突出させて 成形されることも本発明の範囲内に含まれる。Package 80' is a finished package as shown in FIG. 4F. It has a chi 718# protruding from the page 80'. This is pin 26# and chip 82 ' and encapsulated tape 18'' is carried on the open to be further processed. The tightness of the recess 86' in the package 80' Before closing or after sealing, trim the end of tape 18# protruding from package 80'. It is also within the scope of the present invention to do so. Also, examples explained in Honkawa ii* Each of the interconnect tapes can be protruded from the mold if desired. It is also within the scope of the present invention to be molded.
第5A図−第5ε図を参照すると、集積回路ピングリッドアレイパッケージ12 0の第2の実施例を製作するだめの一連の過程が図示される。完成されたパッケ ージ120は、第5D図に図解されるように、それを通って延びる中心配置され た集積回路デバイス接続凹所即ちキャピテイ122を有する。インターコネクト テープ126の不可欠一体部分であるリード線124が接続凹所122内に延び る。5A-5ε, integrated circuit pin grid array package 12 A series of steps for manufacturing the second embodiment of the invention is illustrated. completed package The page 120 has a centrally located section extending therethrough as illustrated in FIG. 5D. The integrated circuit device has an integrated circuit device connection recess or cavity 122. interconnect Lead wire 124, which is an integral part of tape 126, extends into connection recess 122. Ru.
15A図に図解されるように、パッケージ120を製作するのに使用される型1 28は本文で前に説明された型50と実質的に同じである。主要な相異点はベー ス構成要素130上の突起129及び型カバー132上の突起131の追加に在 る。型128が第5B図に図解されるように閉鎖されるとき、突起129と13 1はテープ126をそれらの間に配置されて互いに当接する。この時点において 、型128は中心配置されたチップ接続凹所134を画成する。Mold 1 used to fabricate package 120, as illustrated in Figure 15A. 28 is substantially the same as type 50 described earlier in the text. The main difference is In addition to the protrusion 129 on the base component 130 and the protrusion 131 on the mold cover 132. Ru. When mold 128 is closed as illustrated in FIG. 5B, projections 129 and 13 1 abut each other with tape 126 placed between them. At this point , mold 128 defines a centrally located chip connection recess 134 .
インターコネクトテープ126は、第5A図において図解されるように、前に説 明されたテープ18.18’と本質的に同じである。ピン26は第2図において 図解されたピン26を概略的に示したものでである。テープia、ia’ との 間の相異点は、片持ち式に開ロア2′上に延びるリード$1124の設置である 。金属インターコネクト回路パターン20′の不可欠一体部分であるリード線1 24は突起125と共に図示される。しかし、集!i回路デバイス82#上に突 起を形成しそして突起125を有しないリード線を形成することも本発明の範囲 内に含まれる。また、リード線は必要に応じて鍍金される1例えば、それらはニ ッケルバリヤ層上において金メッキされ得る。さらに、回路パターン20′の任 意の部分も必要に応じて鍍金され得る。さらに、テープ126が端子ピン26′ に関して逆に位−されることも本発明の範囲内に含まれる。その場合においては 、リード1124上の突起125はベース構成要素130に向かって突出するが 、チー7126内に形成された開ロア2′内には延びない。第5A図−第5E図 に図解されるように、リード線はパッケージ120の任意の側から突出し得る。Interconnect tape 126 is as previously described as illustrated in FIG. 5A. It is essentially the same as the disclosed tape 18.18'. Pin 26 is shown in FIG. 2 schematically shows an illustrated pin 26. FIG. With tape ia, ia' The difference between them is the installation of a lead $1124 that extends over the open lower 2' in a cantilevered manner. . Lead wire 1 is an integral part of metal interconnect circuit pattern 20' 24 is shown with protrusion 125. But Shu! i-circuit device 82# It is also within the scope of the present invention to form a lead wire that has a protrusion 125 and no protrusion 125. contained within. In addition, the lead wires may be plated if necessary. For example, they may be plated with Gold may be plated on the nickel barrier layer. Furthermore, the design of the circuit pattern 20' The inner part can also be plated if necessary. Further, the tape 126 is attached to the terminal pin 26'. It is also within the scope of the present invention to be reversely positioned with respect to. In that case , the protrusion 125 on the lead 1124 projects toward the base component 130. , does not extend into the open lower portion 2' formed in the tee 7126. Figure 5A-Figure 5E The leads may protrude from any side of the package 120, as illustrated in FIG.
チー1126及び端子ピン26#が型128内に位置されたならば、ポリマー樹 !1ilf78”が第5C図に図解されるように型キャピテイ135を充填する 。突起129と131はポリマー78#が凹所134を充填することを阻止する 。次いで、パッケージ120は油圧駆動ピン(図示せず)のごとき任意の所望手 段を使用して型128から突き出される。Once the Qi 1126 and terminal pin 26# are positioned in the mold 128, the polymer resin ! 1ilf78'' fills mold cavity 135 as illustrated in Figure 5C. . Protrusions 129 and 131 prevent polymer 78# from filling recess 134 . Package 120 can then be connected to any desired device, such as a hydraulically actuated pin (not shown). It is extruded from the mold 128 using steps.
パッケージ120は集積回路デバイスがデバイス82“に結合された後、接続凹 所122を密閉される。これは、第5D図に図示されるように、蓋及びベースキ ャップ136.138によって達成される。キャップ136.138は190を 製作するのに使用された材料のごとき任意の所望の材料から形成され得る。キャ ップ136.138はキャビティ122への開口140,142をそれぞれ密閉 する。キャップ136,138は任意の所望手段によって、例えばポリマーを用 いて、パッケージ120に対して封着され得る。さらに、凹所122を任意の他 の手段、例えば本文で説明されたごときポリマー、を用いて密閉することも本発 明の範囲内に含まれる。After the integrated circuit device is coupled to the device 82'', the package 120 is connected to the connecting recess. The location 122 is sealed. This includes the lid and base key as illustrated in Figure 5D. This is accomplished by caps 136 and 138. Cap 136.138 is 190 It can be formed from any desired material, such as the material used to fabricate it. Kya Cups 136 and 138 seal openings 140 and 142 to cavity 122, respectively. do. The caps 136, 138 may be formed by any desired means, such as using a polymer. and can be sealed to the package 120. Furthermore, the recess 122 may be Sealing by other means, such as polymers such as those described in the text, is also contemplated by the present invention. Included within the scope of light.
パッケージ120を通って延びるキャビティ122は、集積回路チップ7センブ リ82#がTABボンディング技術を使用してTABテープ126に対し結合さ れることを可能にする。加熱されたペデスタル(図示せず)がパッケージ120 内の開口142を通じて挿入されてチップ82#のための加熱された支持体を提 供する。次いで、TABポンディング機のサーモード(図示せず)が開口142 を通じて挿入さ些て突起付きやリード線をチップデバイス82#に結合する。第 5E図において図解されるように、チップ82#がリード[1124に結合され た後、キャップ136,138が好ましくは11着剤によって開口140.14 2にそれぞれ封着されてキャどティ122を密部する。A cavity 122 extending through the package 120 accommodates the integrated circuit chip 7 assembly. 82# is bonded to TAB tape 126 using TAB bonding technology. make it possible to A heated pedestal (not shown) is attached to the package 120. is inserted through opening 142 in the chip 82 to provide a heated support for chip 82#. provide A thermode (not shown) of the TAB pounding machine then opens the opening 142. A small protrusion or lead wire inserted through the chip device 82# is coupled to the chip device 82#. No. Chip 82# is coupled to lead [1124] as illustrated in Figure 5E. After the caps 136, 138 are preferably attached to the openings 140, 14 by adhesive 11, 2 to form a sealed cavity 122.
第6A図−第6D図を参照すると、集積口路ピングリッドアレイパッケージ15 0の第3の実施例を形成するための工程が図解される。テープ124′は任意の 手段によって、例えば、TABポンディング技術を用いるなどして、それに集積 回路デバイス82#を結合される。Referring to FIGS. 6A-6D, integrated port pin grid array package 15 The process for forming a third embodiment of 0 is illustrated. Tape 124' can be any integrated therein by means, e.g., using TAB bonding techniques. Circuit device 82# is coupled.
次いで、テープ124′は端子ピン26#をそれにロックされ、そしてもし希望 されるならば既に説明されたよプ124′はベース構成要素157の孔60内に ビン26#を配置するためのキャリヤとして働く。Tape 124' is then locked to terminal pin 26# and if desired If the cover 124' is It serves as a carrier for placing the bin 26#.
パッケージ130は、第1の実施例のパッケージ80を形成するのに用いられた 型50と同様である型152内に形成される。主要な相異点は、型カバー154 が、第6B図に図解されるように型ベース構成要素157に対して当接されると き、キャピテイ156を形成するように形づくられていることである。キャビテ ィ156が第6C図に図解されるように有機ポリマー78#′を充填されるとき 、チップ821を含むテープ124′及び端子ピン26#はポリマー樹脂78” によってカプセル封じを達成される。また、型152はテープ124′が型15 2内に配置された後に切断されることを可能にする。Package 130 was used to form package 80 of the first example. It is formed in a mold 152 that is similar to mold 50. The main difference is the mold cover 154 is abutted against mold base component 157 as illustrated in FIG. 6B. and is shaped to form a cavity 156. cavite When the polymer 78#' is filled with organic polymer 78#' as illustrated in FIG. 6C, , the tape 124' containing the chip 821 and the terminal pin 26# are made of polymer resin 78" Encapsulation is achieved by Also, the tape 124' is the mold 152. 2 and then cut.
型ベース157は型カバー154の面160と接触する切断エツジ158を有す る。テープ124′が典型的にはリールから型152内に引き入れられた後、型 152は第6B図に図解されるようにテープ124′を剪断する。次に、ポリマ ー78#がチー1124′の端縁周囲に流れ、その結果、最終パッケージ150 はチー178#及びチップデバイス82”の完全なカプセル封じを達成する。完 全なカプセル封じはチー178”の大気露出のチャンスを減少させるために重要 である。特定の切断技術が図解されたが、テープ78″が型152内に配置され た後、テープ78”を切断するように型152と組合わされた任意の手段を使用 することは本発明の範囲内に含まれる。型閉鎖過程間にTABテープを切断する 技術は、前に論述されたその他の型形状の何れにも適用可能である。Mold base 157 has a cutting edge 158 that contacts surface 160 of mold cover 154. Ru. After tape 124' is typically drawn from a reel into mold 152, 152 shears tape 124' as illustrated in FIG. 6B. Next, the polymer -78# flows around the edge of the chi 1124', resulting in the final package 150 achieves complete encapsulation of chip 178# and chip device 82''. Complete encapsulation is important to reduce the chance of atmospheric exposure of Qi 178” It is. Although the specific cutting technique is illustrated, tape 78'' is placed within mold 152. then use any means in combination with mold 152 to cut tape 78''. It is within the scope of the invention to do so. Cut the TAB tape during the mold closure process The technique is applicable to any of the other mold shapes previously discussed.
第7図を参照すると、それに端子ピンを取付けられたインターコネクトテープを 型172内に挿入するための自動組立ライン170の概略図が示される。ビンを 取付けられたテープは概略的に図示されたり−ル174から繰り出される。諸テ ープ層はインサートによってリール174上で互いから分離され得る。テープが 型172に進入した後、型は点線176によって表されるように閉じそして型は ポリマーを充填される。次いで、型は開きそしてパッケージ178が突き出され そしてリール174と本質的に同じである図示されていない他のリールへ向かっ て下流へ移動される。型内にピンを挿入しそして次にそれらをテープ上にロック すること、型内でテープを切断すること、または前に説明された諸工程の任意の 一つを実行することも本発明の範囲内に含まれる。Referring to Figure 7, an interconnect tape with terminal pins attached to it is shown. A schematic diagram of an automated assembly line 170 for insertion into a mold 172 is shown. a bottle The attached tape is unwound from a roll 174, which is schematically shown. Miscellaneous The loop layers may be separated from each other on reel 174 by inserts. The tape After entering mold 172, the mold closes as represented by dotted line 176 and the mold Filled with polymer. The mold is then opened and the package 178 is ejected. and to another reel, not shown, which is essentially the same as reel 174. and moved downstream. Insert the pins into the mold and then lock them onto the tape cutting the tape in a mold, or any of the steps previously described. It is within the scope of the invention to implement one.
第12A図−第12F図を参照すると、本発明の他の一実施例が図示される。ピ ン26 は前に説明された方式でインターコネクトテープ18にはんだ付けされ ている。もし“上キャビティ”パッケージが希望されるならば、インターコネク トテープ18のm N層22が、第11C図において図解されたように、ピン肩 39′と接触している。もし“下キャピテイ”パッケージが希望されるならば、 インターコネクトテープ18の導電同20が、やはり第11C図において図解さ れたように、ピン肩39′と接触している。Referring to FIGS. 12A-12F, another embodiment of the present invention is illustrated. Pi Connector 26 is soldered to interconnect tape 18 in the manner previously described. ing. If a “top cavity” package is desired, the interconnect The mN layer 22 of the top tape 18 is attached to the pin shoulder as illustrated in FIG. 11C. It is in contact with 39'. If you would like the “lower capacity” package, The conductive layer 20 of the interconnect tape 18 is also illustrated in FIG. 11C. As shown, it is in contact with the pin shoulder 39'.
ヒートシンク106が第12A図に示されるようにインターコネクトテープ18 に取付けられる。ヒートシンクはカップ状構造であり、半導体デバイスを受ける ための平坦な内ベース244と、外ベース245と、そしてインターコネクトテ ープ18を支持するカラー108とを有する。ヒートシンクはポリマー樹脂の成 形に要求される温度によって影響されない任意の材料から形成され得る。ヒート シンクは電子デバイスの裏側との電気的接触を維持する導電体であることが好ま しい。ヒートシンごとが最も好ましい。銅及びアルミニウムはそれらが抜群の熱 伝導特性を有しそして熱膨張係数がポリマー樹脂に近いから好適とされる。ポリ マーa+*の熱膨張係数は一般的に約15O−600X 10’in/in/’ Cの範囲内にあり、そして好ましくは15O−200xlO’in/ in/ ”C:、の門に選択される。銅またはアルミニウムまたはそれらの合金を使用す ることは、ヒートシンクと成形用樹脂との閣の熱誘導応力を制限する。Heat sink 106 is connected to interconnect tape 18 as shown in FIG. 12A. mounted on. A heat sink is a cup-shaped structure that receives a semiconductor device a flat inner base 244, an outer base 245, and an interconnect and a collar 108 supporting the loop 18. The heat sink is made of polymer resin. It can be formed from any material that is not affected by the temperature required for shape. Heat The sink is preferably an electrical conductor that maintains electrical contact with the backside of the electronic device. Yes. Most preferred is a heat sink. Copper and aluminum have excellent heat It is preferred because it has conductive properties and a coefficient of thermal expansion close to that of polymer resins. Poly The thermal expansion coefficient of mer a+* is generally about 15O-600X 10'in/in/' C, and preferably 15O-200xlO'in/in/ ”C: Selected for gates using copper or aluminum or their alloys. This limits thermally induced stresses in the heat sink and molding compound cabinet.
ヒートシンクは“上キャピテイ″構成のためには第12A図に示されるように、 そして、“下キャピテイ”構成のためには第128図に示されるようにインター コネクトテープに取付けられる。カラー108はインターコネクトテープ18に 取付けられる。取付手段246はポリマー接着剤、例えばエポキシ岨りもしくは はんだである。もしはんだ付けが選択されるならば、シールリング、図示せず、 がインターコネクトテープに付加的に配置される。一つの例は銅、接着剤、ポリ イミド、接着剤及び銅の諸層から構成される51!TABテープの使用を含む。The heatsink is configured as shown in Figure 12A for the "top capity" configuration. Then, for the “lower capacity” configuration, the interface is as shown in FIG. Attached to connect tape. Color 108 is interconnect tape 18 Installed. Attachment means 246 may be a polymeric adhesive, such as an epoxy adhesive or It's solder. If soldering is selected, a sealing ring, not shown, is additionally placed on the interconnect tape. One example is copper, adhesive, poly 51! Consisting of layers of imide, adhesive and copper! Including the use of TAB tape.
第1の銅層は導電通路に形作られ、一方、第2の銅■はヒートシンクにはんだ付 けするためのシールリングに形作られる。また、ヒートシンクははんだ付けの容 易性及び耐蝕性を増進するために鍍金され得る。一つの可能な鍍金順序はニッケ ルバリヤ層が砂金の下に位置することである。The first copper layer is shaped into a conductive path, while the second copper layer is soldered to the heat sink. Formed into a seal ring for sealing. Also, the heat sink has a soldering capacity. It can be plated to improve ease of use and corrosion resistance. One possible plating order is nickel. The Rubaliya layer is located below the gold dust.
ヒートシンクはインターコネクトテープ開口23に対して整合され、従って金属 インターコネクト回路パターン20の終端を構成するリード!21はヒートシン クカラー108によって支持される。ヒートシンクカラーはリード線が爾後のカ プセル封じ間に移動するのを阻止するとともに、半導体デバイスに対するいっそ う[Fなボンディングを可能にする。The heat sink is aligned to the interconnect tape aperture 23 and therefore metal Leads forming the termination of interconnect circuit pattern 20! 21 is heat sink supported by a collar 108. The heatsink collar has a lead wire that will be attached to the This prevents the semiconductor device from moving between the cells and the semiconductor device. [Enables flexible bonding]
フレキシブル回路にはんだ及びヒートシンクを付加することは、非敵性環境下で パッケージとして使用されるのに十分な剛性をアセンブリ18′に付与すること が発見された。半導体デバイスがヒートシンクに取付けられそして電気的接続部 がリード線と半導体チップ上のポンディング区域との間に形成される。蓋がイン ターコネクトテープに取付けられるか、または、ヒートシンクキャビティがシリ コーン顆粒を充填される。Adding solder and heat sinks to flexible circuits can be done in a non-hostile environment. imparting sufficient rigidity to assembly 18' to be used as a package; was discovered. A semiconductor device is mounted on a heat sink and electrical connections are made. is formed between the leads and the bonding area on the semiconductor chip. The lid is in interconnect tape or if the heat sink cavity is installed in series. Filled with corn granules.
耐久性の増加と取扱いの容易性は、普通、前に説明されたようにポリマーtMm 内部への7センブリ18′のカプセル対しを必要ならしめる。第12C図に示さ れる第1の実施例において、インターコネクトテープ18′はピン26aをそれ にはんだ付けされそしてヒートシンク106をリード線21に結合されて型25 0内に配置される。型250はベース構成要素252とカバー構成要素254か ら成る。ベース構成要素252はインターコネクトテープ18′にはんだ付けさ れたピン26aと整合するように位置された複数の孔256を有する。孔256 の−深さは第2の8228が型のベース構成要素の面258上に静止するように 選ばれる。型キャピテイ260がポリマー樹脂を充填されたとき、第2の肩22 8はパッケージベースの一部分に成り、ピン26aを適所に固くロックする。第 12C図に示されるごとき選択的実施例においては、ノツチ261はカラーに含 まれ得る。Increased durability and ease of handling are commonly achieved with polymer tMm as previously described. 7 assembly 18' into the capsule is required. Shown in Figure 12C In a first embodiment, interconnect tape 18' connects pin 26a to The mold 25 is soldered to the heat sink 106 and coupled to the lead wire 21. Placed within 0. The mold 250 includes a base component 252 and a cover component 254. It consists of Base component 252 is soldered to interconnect tape 18'. It has a plurality of holes 256 positioned to align with the pins 26a. hole 256 - depth such that the second 8228 rests on the surface 258 of the base component of the mold. To be elected. When mold cavity 260 is filled with polymer resin, second shoulder 22 8 becomes part of the package base and securely locks pin 26a in place. No. In an alternative embodiment, such as that shown in Figure 12C, notch 261 is included in the collar. It can be rare.
ノツチは成形間に樹脂を満たされ、ピンを適所にさらにしっかりとロックする。The notch is filled with resin during molding, further locking the pin in place.
カバー構成要素254はポリマー樹脂を導入するための開口262を有する。開 口は流入するポリマー樹脂がピン26aの第1の肩39′に対してインターコネ クトテープ18′を導くようにカバー構成要素内に位置されることが好ましい。Cover component 254 has an opening 262 for introducing polymer resin. Open The opening allows the incoming polymer resin to connect to the interconnect against the first shoulder 39' of pin 26a. It is preferably positioned within the cover component to guide the cover tape 18'.
ポリマー樹脂がカバー構成要素を通じて導入されるとき、インターコネクトテー プはより平坦に保たれることが発見された。When the polymer resin is introduced through the cover component, the interconnect tape It was discovered that the flat surface remained flatter.
カバー構成要素254はさらに突起264を有する。Cover component 254 further includes a protrusion 264 .
突起264はポリマニtjAmがヒートシンクキャピテイに進入することを阻止 する。さらに、突起264はヒートシンクを所望のfi密位胃に位置させるのに も役立つ。The protrusion 264 prevents the polymer manifold tjAm from entering the heat sink cavity. do. Additionally, the protrusions 264 are used to position the heat sink in the desired fi-concentric position. is also helpful.
突起264は成形間リード線21に対して圧接するステップ状部材266を有す る。ステップ状部材は樹脂がリード線上に流れるのを阻止するとともに、さらに 、ヒートシンクのカラー108に押圧力を及ぼすことによってリード線の平面性 を維持してリード線に対する半導体チップの電気的相互結合を容易ならしめる。The protrusion 264 has a step-shaped member 266 that presses against the molding lead wire 21. Ru. The step member prevents resin from flowing onto the lead wire, and also , the flatness of the lead wire is improved by applying a pressing force to the collar 108 of the heat sink. to facilitate electrical interconnection of the semiconductor chip to the leads.
第12C図は“上キャピテイ”パッケージのための型構成を図解するが、“下キ ャピテイ”パッケージも型25oの小修正によって成形され得ることは5業に精 通する者には恐らく明らかでる。′下キャピテイ”パッケージのためには、突起 264はベース構成要素の一部分にされ、従ってヒートシンクをカバー構成要素 に対して強く押圧することになる。Figure 12C illustrates the mold configuration for an “upper capitivity” package, but the “lower capitium” The fact that "capital" packages can also be molded by making small modifications to the mold 25o is well known in the five industries. It's probably obvious to anyone who passes by. For ``lower capity'' packages, there is a protrusion. 264 is made part of the base component and thus covers the heat sink. There will be strong pressure against the
第12D図は本発明に従って製作されたプラスチック製のピングリッドアレイパ ッケージ268を示す、インターコネクトテープ18′は、ピン26 を取付け られて、ポリマー樹脂本体270内部にカプセル封じされている。ヒートシンク 106はパッケージの外面272の一部分を形tcする。ヒートシンクの外ベー ス247は放熱を促進するように外部環境に露出されている。外べ−スは第12 D図に示されるようにパッケージの面と同高にされ、第12F図に示されるよう に少し高くされ、または少し低くされ得る。熱伝導性の気体または液体がヒート シンク面を横切るように強制されて冷却能りを増大させ得、またはフィンまたは その倍の面がヒートシンク面に結合されて熱消散を増進させ得る。FIG. 12D shows a plastic pin grid array panel made in accordance with the present invention. The interconnect tape 18', showing the package 268, has the pin 26 attached. and encapsulated within the polymer resin body 270. heat sink 106 forms a portion of the outer surface 272 of the package. The outer base of the heat sink The base 247 is exposed to the outside environment to facilitate heat dissipation. The outer base is the 12th It is flush with the surface of the package as shown in Figure D and as shown in Figure 12F. can be made a little higher or a little lower. A thermally conductive gas or liquid is heated can be forced across the sink surface to increase cooling capacity, or fins or That double surface may be coupled to the heat sink surface to enhance heat dissipation.
パッケージ268が型から移転された後、半導体チップ82がダイ接着材273 によってヒートシンクの内ベース245に取付けられる。もしヒートシンク10 8がチップの熱膨張係数(CTE)に近いそれを有する材料、例えば低膨張鉄、 ニッケル、コバルト合金であって商用名コバルによって知られるものまたは銅と タングステンとの合金、かう製作されるならば、ダイ接着材は業界で知られてい る任意のダイj!着はんだ、例えば金錫または金シリコン共晶はんだ、で差し支 えない。After package 268 is transferred from the mold, semiconductor chip 82 is attached to die attach material 273. is attached to the inner base 245 of the heat sink. If heat sink 10 8 is a material that has a coefficient of thermal expansion (CTE) close to that of the chip, such as low expansion iron, Nickel, cobalt alloy known by the commercial name Kobal or with copper If alloyed with tungsten, the die attach material is known in the industry. Any Daij! Soldering, such as gold-tin or gold-silicon eutectic solder, is acceptable. No.
ダイ接着後、半導体チップ82はワイヤボンディングまたはTAB手順によって リード線21に電気的に接続される。ワイヤボンディングにおいては、通常は直 径約0.025鱈(0,001’ )、金、アルミニウムまたは銅から成る細い ワイヤ274が半導体デツプ82上のボンディングサイトをリード線21に結合 する。After die attach, the semiconductor chip 82 is bonded using a wire bonding or TAB procedure. It is electrically connected to the lead wire 21. In wire bonding, it is usually A thin piece of gold, aluminum or copper, approximately 0.025' in diameter. Wire 274 couples the bonding site on semiconductor depth 82 to lead wire 21 do.
TAB手順においては、インターコネクトテープ18′のS電!120は片持ち 様式で誘電1122を越えて延びる。延長部は標準TAB技術によって半導体チ ップ82上のボンディングサイトに結合される。In the TAB procedure, the S voltage of interconnect tape 18'! 120 is cantilevered 1122 in a manner extending beyond the dielectric 1122. The extension is attached to a semiconductor chip using standard TAB technology. bonding site on the chip 82.
チップがリード線21に電気的に接続された後、酉276は半導体チップ18を 保!’!jるために包囲空間278を密閉する。蓋は接着剤またははんだリング 280によってパッケージ268に対し封着される。代替的に、蓋に代えて、ま たは、蓋に加えて、包囲空間278は、“グミツブトッピングとして知られる方 法(図示せず)によって軟質ゲル、例えばシリコーン、を充填され得る。After the chip is electrically connected to the lead wire 21, the rooster 276 connects the semiconductor chip 18. Safe! '! The enclosing space 278 is hermetically sealed. Glue or solder ring on the lid 280 is sealed to package 268. Alternatively, instead of the lid, Alternatively, in addition to the lid, the enclosing space 278 may contain what is known as a "gummy topping". It may be filled with a soft gel, such as silicone, by a method (not shown).
また、キャピテイはエポキシを充填され、次いでエポキシは硬化される。The cavity is also filled with epoxy and then the epoxy is cured.
第12D図は先行技術に対する本発明の利点をの幾つかを示す。ピン26 はカ プセル封じa+脂270内に固くロックされる。インターコネクトテープは第1 の13 ’9′とヒートシンクカラー108とによって支持される。Figure 12D illustrates some of the advantages of the present invention over the prior art. Pin 26 is It is firmly locked inside the pushel seal a + fat 270. Interconnect tape is the first 13'9' and the heat sink collar 108.
リード線21はワイヤボンディングまたはTABポンディングを補助するように ヒートシンクカラーによって支持される。パッケージ268は水分の浸透を制限 するために単片構造にされる。インターコネクトテープ18′は樹[t270内 にカプセル封じされ、これにより、テープはなお一層保護される。The lead wire 21 is used to assist wire bonding or TAB bonding. Supported by a heatsink collar. Package 268 limits moisture penetration Single-piece construction for use. The interconnect tape 18' is a tree [within t270] This provides even more protection for the tape.
第12E図は本発明のさらにもう一つの実施例を図示する。カプセル封じ!12 250’内への挿入に先立って、半導体チップ82は前に説明されたようにヒー トシンクに取付けられそして電気的に接続される。包囲区域278は軟質ゲル2 82を充填される。カプセル封じ型250′はベース構1!素252′及びカバ ー構成要素254′から構成される。ポリマー樹脂の導入のための位置を提供す るため開口262がカバー構成要素に設けられる。先行実施例の場合と同様に、 樹脂がインターコネクトテープ18′をピン26 の第1の肩39′に対して押 圧するように、樹脂はカバー構成要素254′を通じて導入されることが好まし い。FIG. 12E illustrates yet another embodiment of the invention. Capsule sealed! 12 Prior to insertion into 250', semiconductor chip 82 is heated as previously described. attached to and electrically connected to the sink. Surrounding area 278 is soft gel 2 82 is filled. Encapsulated type 250' has base structure 1! Element 252' and cover - component 254'. Provides a location for the introduction of polymer resin An opening 262 is provided in the cover component for access. As in the previous embodiment, The resin pushes the interconnect tape 18' against the first shoulder 39' of the pin 26. Preferably, the resin is introduced through the cover component 254' in a compressive manner. stomach.
本実施例は第12F図に図示されるように、単片成形されたプラスチック製のピ ングリッドアレイパッケージを提供する。“下キャビティ”パッケージが図示さ れているが、第12E図のカプセル封じ型250′は単片”上キャビティ”パッ ケージを得るように配列され得ることは5業に精通する者には明らかであろう。This embodiment uses a single piece molded plastic pin as shown in FIG. 12F. provides a grid array package. “Lower cavity” package shown However, the encapsulated mold 250' of Figure 12E has a single piece "top cavity" pad. It will be obvious to those familiar with the five industries that they can be arranged to obtain cages.
再び第12F図を参照すると、単片パッケージ284のポリマー樹脂本体270 は約15O−600x10’in/in/”Cの熱膨張係数を有する。半導体チ ップ82は通常は約49 X 10−7in/ in/ ”Cの熱膨張係数を有 する珪素から形成される。パッケージが働いているとき、半導体チップはチップ 回路内の電気抵抗によって加熱する。Referring again to FIG. 12F, the polymer resin body 270 of the single piece package 284 has a coefficient of thermal expansion of approximately 15O-600x10'in/in/''C. Cup 82 typically has a coefficient of thermal expansion of approximately 49 x 10-7 in/in/''C. formed from silicon. When the package is working, the semiconductor chip is Heating occurs due to electrical resistance in the circuit.
前記“グミツブトッピングは、TCIW、より高い熱膨張係数のポリマー樹脂が より低い熱膨張係数の半導体チップの表面を*mt、、て半導体チップ82の面 上に位置する回路のmsを恐らく生じることを防止するための!lli手段とし て役立つ。もしより低い熱膨張係数のポリマー樹脂が使用されるならば、“グミ ツブトッピングのごとき611手段は必要とされないであろう。本実施例の一追 加利点は、蓋シールの不存在であり、それにより、さらに半導体デバイスを水分 の浸透から保護する。The gummy topping is made of TCIW, a polymer resin with a higher coefficient of thermal expansion. The surface of the semiconductor chip with a lower coefficient of thermal expansion is *mt, and the surface of the semiconductor chip 82 is To prevent possibly causing the ms of the circuit located above! lli means It's helpful. If a polymer resin with a lower coefficient of thermal expansion is used, 611 measures such as tube topping would not be required. A follow-up to this example An additional advantage is the absence of a lid seal, which further protects the semiconductor device from moisture. protection from penetration.
第8A図〜第8D図を参照すると、集積回路ピングリッドアレイアダプタパッケ ージ182を製作するための連続する過程が図解される。完成されたパッケージ 182は第8D図に図解される。テープ201はそれに端子ピン196を接続さ れており、そしてもし希望されるならば、はんだ197のごとき手段によって/ 結合される。Referring to FIGS. 8A-8D, an integrated circuit pin grid array adapter package The sequential process for fabricating page 182 is illustrated. completed package 182 is illustrated in Figure 8D. Tape 201 has terminal pin 196 connected to it. and, if desired, by means such as solder 197/ be combined.
第8A図を参照すると、ピングリッドアレイアダプタパッケージ182を製作す るために適応された型180が図解される。前に説明された諸型の場合と同様に 、型有する。ベース構Ji!要素184はベース面190を有する凹所188を 有する。複数の孔192がベース面190からベース構成要素184内へ延びて いる。孔192は円錐形にされた壁194を有する。壁194は端子ビン196 の円錐形部分195を受ける寸法にされている。Referring to FIG. 8A, the pin grid array adapter package 182 is fabricated. A mold 180 adapted for use is illustrated. As with the types previously described , has a type. Base structure Ji! Element 184 has a recess 188 having a base surface 190. have A plurality of holes 192 extend from base surface 190 into base component 184. There is. Hole 192 has a conically shaped wall 194. Wall 194 is terminal bin 196 It is dimensioned to receive a conical portion 195 of the.
ピン196は前に説明されたピン26と実質的に同一で第8B図と第8C図とを 参照すると、カバー構成要素186は、少なくともインターコネクトテープ20 1の金属インターコネクトパターン層200の厚さ程度の寸法であることが好ま しい浅い凹所198を有する。インターコネクトパターンi!200は、前に説 明されたインターコネクトテープ18の金属M20と実質的に同じである。テー プ201は前に説明された:11!理に従って型内に挿入されそしてピン196 と結合される。カバー構成要素186は、有機相[178と同じグループから選 択され得る有機ポリマー樹脂202がパターン層200の上面203と実質的に 同高に延びるようにテープ201を位置させるように形成される。パターン層2 00の上面は、層200が、ここで説明されるように、半導体パッケージとはん だによって結合され得るように実質的に111202との接触を免れる。このこ とはピン196の端部を受けるように型カバー186の内面207に複数の凹部 204を設けることによって達成される。従って、上面203はキャピテイ20 8の面207と接触し得、それにより、樹脂202が面203に接触するのを実 質的に阻止する。Pin 196 is substantially identical to pin 26 previously described and shown in FIGS. 8B and 8C. As a reference, cover component 186 covers at least interconnect tape 20 Preferably, the dimensions are approximately the same as the thickness of the metal interconnect pattern layer 200 of No. 1. It has a new shallow recess 198. Interconnect pattern i! 200 is explained before. The metal M20 of the interconnect tape 18 disclosed herein is substantially the same. Tae 201 was previously explained: 11! The pin 196 is inserted into the mold according to the is combined with The cover component 186 is selected from the same group as the organic phase [178]. An organic polymer resin 202 that may be selected is substantially connected to the top surface 203 of the patterned layer 200. The tapes 201 are formed so as to extend at the same height. pattern layer 2 The top surface of layer 200 is connected to a semiconductor package as described herein. substantially free from contact with 111202 so that it can be coupled by. this child A plurality of recesses are formed in the inner surface 207 of the mold cover 186 to receive the ends of the pins 196. This is achieved by providing 204. Therefore, the upper surface 203 is 8, thereby causing the resin 202 to contact the surface 203. Prevent qualitatively.
れるように、前に説明された手順及び概念を使用して型180内に形成される。is formed in mold 180 using the procedures and concepts previously described.
例えば、ピン196は型180内への挿入前または後にインターコネクトテープ 201を通じて挿入される。インターコネクトテープ201は、図解されるよう に、例示的でありそしてピンの任意の所望個数または輪郭が特定用途のため必要 に応じて採用され得る。ピン196の端206は層200に対しはんだ197に よって結合され得る。この過程は型内への樹脂202の注入の前にまたは後に行 われ得る。次いで、ポリマー樹脂202がカバー構成要素186とベース構成要 素184との間に形成されたキャビティ208内に注入される。前に説明された 実施例の場合と同じように、テープ201はその型18o内への配胃の前または 後に任意の手段によって所望の寸法に切断され得る。次に、型は開かれそしてア ダプタパッケージ182が型180から移転され得る。For example, pin 196 may be attached to interconnect tape before or after insertion into mold 180. 201. The interconnect tape 201 is as illustrated are exemplary and any desired number or profile of pins may be needed for a particular application. can be adopted depending on the End 206 of pin 196 is solder 197 to layer 200. Therefore, they can be combined. This process may be performed before or after injection of resin 202 into the mold. I can. Polymer resin 202 is then applied to cover component 186 and base component. It is injected into the cavity 208 formed between the element 184 and the element 184. explained before As in the embodiment, the tape 201 is removed before placement into the mold 18o or It can then be cut to desired dimensions by any means. Next, the mold is opened and Adapter package 182 may be transferred from mold 180.
パッケージ182と同様でありそしてその製作に関する諸原理に従って製作され るアダプタパッケージ210のJIIlIJ!的適用が第9図に図解される。カ モメの翼の形にされたリード1!214を有するシュフルインライン半導体パッ ケージ212は、それをビン孔を有プる回路基板上に取付けるための適応を必要 とする。パッケージ212は最初はんだ付けのごとき任意の所望手段によってア ダプタパッケージ210に取付けられ得る。例えばリード線214はパターン1 1218の上面216にはんだ付けされる1次に、アダプタパッケージ210の ピン196′が回j!基板(図示しない)内に挿入され桿る。similar to package 182 and manufactured according to the principles of its manufacture. JIIlIJ of the adapter package 210! The application is illustrated in Figure 9. mosquito Shuffle in-line semiconductor package with lead 1!214 shaped like a pomegranate wing. The cage 212 requires adaptation to mount it on a circuit board with a via hole. shall be. Package 212 is first attached by any desired means such as soldering. It can be attached to adapter package 210. For example, the lead wire 214 is pattern 1 1218, the primary soldered to the top surface 216 of the adapter package 210. Pin 196' is turned! The rod is inserted into a substrate (not shown).
パッケージ182と同様でありそしてその製作に関する諸原理に従って製作され るアダプタパッケージ220の他の一典型的適用が第10図に図解される。リー ドレスチップキャリヤ222はそれをピン孔を有する回路基板(図示せず)上に 取付けるための適応を必要とする。similar to package 182 and manufactured according to the principles of its manufacture. Another exemplary application of an adapter package 220 is illustrated in FIG. Lee The dress chip carrier 222 places it on a circuit board (not shown) with pin holes. Requires adaptation for installation.
パッケージ222は最初はんだ付けのごとき任意の所望手段によってアダプタパ ッケージ220に取付けられ得る。次いでアダプタパッケージ222のピン19 6#が回路基板(図示しない)内に挿入され得る。Package 222 is first attached to the adapter package by any desired means such as soldering. can be attached to the package 220. Then pin 19 of adapter package 222 6# may be inserted into a circuit board (not shown).
インターコネクトテープ18はTAB構成として説明されているが、ポリイミド ガラスまたはエポキシガラスのようなit体の裏当てを有する金属層からインタ ーコネクトテープを構成することも本発明の範囲内に含まれる。Although interconnect tape 18 is described as a TAB configuration, it is An interconnect from a metal layer with an IT backing such as glass or epoxy glass. It is also within the scope of the present invention to construct a connect tape.
本発明に従ってプラスチック製のピングリッドアレイを製作する方法及びそれに よって生産される製品であって前に説明された目的、手段及び利点を満足させる ものが提供されたことは明らかである。本発明はそのいくつかの実施例との11 1iにおいて説明されたが、多くの伏目、修正及び変更が前文における説明に照 らして5業に精通する者には明白であることは明らかである。従って、全てのそ のような代替、修正及び全ての変更であって別添謁求の範囲の精神並びに広い領 域に入るものを包含するFIG、 IA FIG、 2A FIG、 3B FIG、 30 FIG、 3D FIG、 4F FIG、 4E FIG、 5B FIG、 5C FIG、 6C FIG、 6D FIG、8B FIG、 80 FIG、8D FjG、 9 手続補正書(自発) 平成1年ノ月41A method of making a plastic pin grid array according to the invention and the method thereof A product produced thereby that satisfies the objects, means and advantages previously described. It is clear that something was provided. The present invention includes eleven embodiments thereof. 1i, but many omissions, amendments and changes have been made in accordance with the explanation in the preamble. It is obvious that this is obvious to those who are familiar with the five karmas. Therefore, all Substitutions, modifications and all changes, including but not limited to the spirit and broad scope of the appendix. FIG, IA that includes those that fall within the range FIG, 2A FIG, 3B FIG. 30 FIG, 3D FIG, 4F FIG, 4E FIG, 5B FIG, 5C FIG, 6C FIG, 6D FIG. 8B FIG. 80 FIG, 8D FjG, 9 Procedural amendment (voluntary) 1999 month 41
Claims (1)
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US1661487A | 1987-02-19 | 1987-02-19 | |
US16,614 | 1987-02-19 | ||
US52,327 | 1987-05-21 | ||
US07/052,327 US4816426A (en) | 1987-02-19 | 1987-05-21 | Process for manufacturing plastic pin grid arrays and the product produced thereby |
US07/145,977 US4965227A (en) | 1987-05-21 | 1988-02-02 | Process for manufacturing plastic pin grid arrays and the product produced thereby |
US145,977 | 1988-02-02 | ||
PCT/US1988/000384 WO1988006395A1 (en) | 1987-02-19 | 1988-02-10 | Process for manufacturing plastic pin grid arrays and the product produced thereby |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02502322A true JPH02502322A (en) | 1990-07-26 |
Family
ID=27360610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP88501929A Pending JPH02502322A (en) | 1987-02-19 | 1988-02-10 | Method of manufacturing plastic pin grid array and products produced thereby |
Country Status (7)
Country | Link |
---|---|
EP (1) | EP0382714A1 (en) |
JP (1) | JPH02502322A (en) |
KR (1) | KR960010011B1 (en) |
AU (1) | AU1298988A (en) |
MX (1) | MX166066B (en) |
MY (1) | MY103516A (en) |
WO (1) | WO1988006395A1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03152999A (en) * | 1989-11-09 | 1991-06-28 | Nec Corp | Hybrid integrated circuit |
US8303681B2 (en) | 2006-08-08 | 2012-11-06 | Seoul National University Industry Foundation | Mixed powder and sintered body, mixed cermet powder and cermet, and fabrication methods thereof |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5293072A (en) * | 1990-06-25 | 1994-03-08 | Fujitsu Limited | Semiconductor device having spherical terminals attached to the lead frame embedded within the package body |
JPH0462865A (en) * | 1990-06-25 | 1992-02-27 | Fujitsu Ltd | Semiconductor device and its manufacturing method |
IT220657Z2 (en) * | 1990-10-30 | 1993-10-08 | Marelli Autronica | ELECTRONIC DEVICE INCLUDING AN INTEGRATED CIRCUIT MOUNTED ON AN INSULATING BASE. |
US5877554A (en) * | 1997-11-03 | 1999-03-02 | Advanced Interconnections Corp. | Converter socket terminal |
US6256202B1 (en) | 2000-02-18 | 2001-07-03 | Advanced Interconnections Corporation | Integrated circuit intercoupling component with heat sink |
CN107598324B (en) * | 2017-10-23 | 2024-02-20 | 中国电子科技集团公司第四十三研究所 | Packaged product preheating device |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IN148328B (en) * | 1977-04-18 | 1981-01-17 | Rca Corp | |
JPS5471572A (en) * | 1977-11-18 | 1979-06-08 | Fujitsu Ltd | Semiconductor device |
US4338621A (en) * | 1980-02-04 | 1982-07-06 | Burroughs Corporation | Hermetic integrated circuit package for high density high power applications |
US4525422A (en) * | 1982-11-22 | 1985-06-25 | Olin Corporation | Adhesion primers for encapsulating epoxies |
US4582556A (en) * | 1982-11-22 | 1986-04-15 | Olin Corporation | Adhesion primers for encapsulating epoxies |
US4521469A (en) * | 1982-11-22 | 1985-06-04 | Olin Corporation | Casing for electronic components |
US4552422A (en) * | 1983-03-14 | 1985-11-12 | Amp Incorporated | Modular receptacle pin grid array |
USRE32540E (en) * | 1983-03-22 | 1987-11-10 | Advanced Interconnections, Inc. | Terminal positioning method and construction |
US4677526A (en) * | 1984-03-01 | 1987-06-30 | Augat Inc. | Plastic pin grid array chip carrier |
US4593342A (en) * | 1984-11-15 | 1986-06-03 | General Electric Company | Heat sink assembly for protecting pins of electronic devices |
US4549651A (en) * | 1984-12-21 | 1985-10-29 | Alemanni James C | Carrier for pin grid array |
US4618739A (en) * | 1985-05-20 | 1986-10-21 | General Electric Company | Plastic chip carrier package |
US4729010A (en) * | 1985-08-05 | 1988-03-01 | Hitachi, Ltd. | Integrated circuit package with low-thermal expansion lead pieces |
-
1988
- 1988-02-10 JP JP88501929A patent/JPH02502322A/en active Pending
- 1988-02-10 EP EP19880902047 patent/EP0382714A1/en not_active Withdrawn
- 1988-02-10 WO PCT/US1988/000384 patent/WO1988006395A1/en not_active Application Discontinuation
- 1988-02-10 AU AU12989/88A patent/AU1298988A/en not_active Abandoned
- 1988-02-10 KR KR1019880701166A patent/KR960010011B1/en not_active IP Right Cessation
- 1988-02-16 MY MYPI88000164A patent/MY103516A/en unknown
- 1988-02-17 MX MX010446A patent/MX166066B/en unknown
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03152999A (en) * | 1989-11-09 | 1991-06-28 | Nec Corp | Hybrid integrated circuit |
US8303681B2 (en) | 2006-08-08 | 2012-11-06 | Seoul National University Industry Foundation | Mixed powder and sintered body, mixed cermet powder and cermet, and fabrication methods thereof |
Also Published As
Publication number | Publication date |
---|---|
AU1298988A (en) | 1988-09-14 |
KR960010011B1 (en) | 1996-07-25 |
KR890701001A (en) | 1989-04-28 |
EP0382714A4 (en) | 1990-06-05 |
MX166066B (en) | 1992-12-17 |
MY103516A (en) | 1993-07-31 |
EP0382714A1 (en) | 1990-08-22 |
WO1988006395A1 (en) | 1988-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5144412A (en) | Process for manufacturing plastic pin grid arrays and the product produced thereby | |
US4965227A (en) | Process for manufacturing plastic pin grid arrays and the product produced thereby | |
EP0421005B1 (en) | Process of assembling an electronic package | |
US4816426A (en) | Process for manufacturing plastic pin grid arrays and the product produced thereby | |
US4750092A (en) | Interconnection package suitable for electronic devices and methods for producing same | |
US4630172A (en) | Semiconductor chip carrier package with a heat sink | |
US6740576B1 (en) | Method of making a contact terminal with a plated metal peripheral sidewall portion for a semiconductor chip assembly | |
US7215019B1 (en) | Semiconductor chip assembly with pillar press-fit into ground plane | |
US5635671A (en) | Mold runner removal from a substrate-based packaged electronic device | |
US7105931B2 (en) | Electronic package and method | |
EP0959648B1 (en) | Printed wiring board and manufacturing method therefor | |
EP1119038A2 (en) | Method of producing a semiconductor device | |
US7414319B2 (en) | Semiconductor chip assembly with metal containment wall and solder terminal | |
EP0838091A1 (en) | Electronic package with improved thermal properties | |
JPH05508259A (en) | Metal electronic package with improved electromagnetic interference resistance | |
WO1995028740A1 (en) | Electronic package having improved wire bonding capability | |
JP4075204B2 (en) | Multilayer semiconductor device | |
JPH02502322A (en) | Method of manufacturing plastic pin grid array and products produced thereby | |
US7245023B1 (en) | Semiconductor chip assembly with solder-attached ground plane | |
JP2003170465A (en) | Method for manufacturing semiconductor package and sealing mold therefor | |
US20050046016A1 (en) | Electronic package with insert conductor array | |
JPH11186304A (en) | Manufacture of hybrid integrated circuit device | |
JPH0846084A (en) | Surface mounting type semiconductor package, method of manufacture and semiconductor device | |
JP2612468B2 (en) | Substrate for mounting electronic components | |
KR100565766B1 (en) | Semiconductor chip package and manufacturing method thereof |