[go: up one dir, main page]

JPH0240993B2 - KORYUCHOKURYUBUNRIKENSHUTSUSOCHI - Google Patents

KORYUCHOKURYUBUNRIKENSHUTSUSOCHI

Info

Publication number
JPH0240993B2
JPH0240993B2 JP6348280A JP6348280A JPH0240993B2 JP H0240993 B2 JPH0240993 B2 JP H0240993B2 JP 6348280 A JP6348280 A JP 6348280A JP 6348280 A JP6348280 A JP 6348280A JP H0240993 B2 JPH0240993 B2 JP H0240993B2
Authority
JP
Japan
Prior art keywords
output
circuit
conversion circuit
component
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6348280A
Other languages
Japanese (ja)
Other versions
JPS56158957A (en
Inventor
Shiro Fukuda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP6348280A priority Critical patent/JPH0240993B2/en
Publication of JPS56158957A publication Critical patent/JPS56158957A/en
Publication of JPH0240993B2 publication Critical patent/JPH0240993B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/22Arrangements for measuring currents or voltages or for indicating presence or sign thereof using conversion of AC into DC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Current Or Voltage (AREA)

Description

【発明の詳細な説明】 この発明は直流成分が重畳された定周波数正弦
波から、直流成分と交流成分とを分離して検出す
る交流直流分離検出装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an AC/DC separation and detection device that separates and detects a DC component and an AC component from a constant frequency sine wave on which a DC component is superimposed.

第1図は従来の交流直流分離検出装置を示すブ
ロツク線図である。第1図において、今、入力端
子1に第1図a1及び第2図aに示すような直流
電圧Vdcが重畳された周期T=1/f(但しfはサ イクル)の定周波数正弦波vfが印加されると、直
流成分除去回路2では直流成分を除去して、第1
図a2に示すような交流成分vfを出力する。この
交流成分vfと入力端子1からの入力とが交流成分
除去回路3に印加され、交流成分除去回路3では
入力端子1の入力から直流成分除去回路2の出力
を引くことによつて、第1図a3に示すような直
流成分Vdcを出力端子4に生じる。
FIG. 1 is a block diagram showing a conventional AC/DC separation and detection device. In Fig. 1, a constant frequency sine wave vf with a period T = 1/f (where f is a cycle) is now superimposed on the input terminal 1 with a DC voltage Vdc as shown in Fig. 1 a1 and Fig. 2 a. When the voltage is applied, the DC component removal circuit 2 removes the DC component and
It outputs an AC component vf as shown in Figure a2. This AC component vf and the input from the input terminal 1 are applied to the AC component removal circuit 3, and the AC component removal circuit 3 subtracts the output of the DC component removal circuit 2 from the input of the input terminal 1. A DC component Vdc as shown in FIG. a3 is generated at the output terminal 4.

しかしながら、この従来の直流交流分離検出装
置では、直流成分と交流成分とを分離するため
に、入力端子1に印加される入力の最低1サイク
ルの時間を必要とする。従つて、今、入力端子1
に印加される入力が第1図b1及び第2図bに示
すように、段階状に直流成分がVdc2に変化した
場合には、直流成分除去回路2及び交流成分除去
回路3は夫々ある時定数を持つているため、直流
成分除去回路2の出力は第1図b2に示すよう
に、また交流成分除去回路3の出力は第1図b3
に示すようになり、前記時定数に関連するある時
間を経過しないと出力端子4に直流成分Vdcを検
出することができなかつた。また従来においては
第1図に示す装置以外に色々と考案されている
が、何れも第1図に示す装置と同様に少なくとも
入力の1サイクル以上の時間を必要とする欠点が
あつた。
However, this conventional DC/AC separation and detection device requires at least one cycle of the input applied to the input terminal 1 in order to separate the DC component and the AC component. Therefore, now input terminal 1
As shown in Fig. 1b1 and Fig. 2b, when the DC component of the input applied to Vdc changes stepwise to Vdc2, the DC component removal circuit 2 and the AC component removal circuit 3 each have a certain time constant. Therefore, the output of the DC component removal circuit 2 is as shown in Fig. 1 b2, and the output of the AC component removal circuit 3 is as shown in Fig. 1 b3.
As shown in FIG. 2, the DC component Vdc could not be detected at the output terminal 4 until a certain period of time related to the time constant elapsed. Furthermore, in the past, various devices other than the one shown in FIG. 1 have been devised, but all of them have the same drawback as the device shown in FIG. 1 that they require at least one input cycle or longer.

この発明は従来の欠点を除去するためになされ
たものである。以下図面によつてこの発明の一実
施例を説明する。
This invention has been made to eliminate the drawbacks of the prior art. An embodiment of the present invention will be described below with reference to the drawings.

第3図はこの発明に係る交流分離検出装置の一
実施例を示すブロツク線図である。第4図は第3
図の動作説明用の各部分の波形図で、横軸に時間
tを縦軸に電圧Vを取つている。第3図におい
て、入力端子11には第4図11に示すように直
流電圧Vdcが重畳された周期T=1/f(但しfは サイクル)の定周波数正弦波vfが印加されるもの
でる。第1のAD変換回路12は第4図11に示
すように周期Tをn等分にし、各時点t0,t1,t2
……tn毎に入力端子11のアナログ量の交流入力
電圧をサンプリンングした電圧v0,v1,v2……vn
のデイジタル量に変換するものである。第1の差
分検出回路13は第1のAD変換回路12の現時
点における出力電圧と現時点より所定時間前の時
点における出力電圧とのデイジタル量間の差を検
出するもので、例えば時点t1における出力電圧v1
と時点t0における出力電圧v0との差電圧v01に相
当するデイジタル量を検出するものである。第1
のDA変換回路14は第1の差分検出回路13の
デイジタル量出力をアナログ量の交流に変換する
もので第4図14に示すような出力を得る。第1
の低周波数帯域フイルター15は第1のDA変換
回路14からのアナログ出力の高調波成分を除去
して、第4図15に示す正弦波交流出力を得るも
のである。第2のAD変換回路16は第1の低周
波数帯域フイルター15のアナログ量の出力をサ
ンプリングしてデイジタル量に変換するもので、
第4図15の拡大図である第4図15′に示すよ
うに、低周波数帯域フイルター15のアナログ量
の交流入力電圧を周期Tをn等分にし、各時点
t0,t1,t2……tn毎にサンプリングしたv′0,v′1
v′2……v′nの電圧のデイジタル量に変換するもの
である。第2の差分検出回路17は第2のAD変
換回路16の現時点における出力電圧と現時点よ
り所定時間前の時点における出力電圧とのデイジ
タル量間の差を検出するもので、例えば時点t1
おける出力v′1と時点t0における出力電圧v′0との
差電圧v′01に相当するデイジタル量を検出するも
のである。第2のDA変換回路18は第2の差分
検出回路17のデイジタル量の出力をアナログ量
の交流に変換するもので、第4図18に示すよう
な出力を得る。第2の低周波数帯域フイルター1
0は第2のDA変換回路18からのアナログ出力
の高調波成分を除去して、第4図19に示す正弦
波交流出力を得るものである。利得調整回路20
は第2の低周波数帯域フイルター19の出力を調
整してこれを、第4図20に示すように、第4図
11に示す入力端子11に印加される交流入力の
振幅と同一振幅にするものである。具体的には、
例えば可変抵抗器等によつてその利得を変化させ
ることが可能な交流電圧増幅回路である。可変抵
抗器の抵抗値は、入力端子11に直流分を含まな
い定周波数・定電圧の交流電圧波形を入力した状
態において、直流出力端子23に生じる電圧が0
となるように設定する。交流出力端子21は利得
調整回路20の出力端子であり、第4図20に示
すように入力端子11に印加される交流入力のう
ち、定周波数正弦波vfのみが出力として現われる
ものである。交流成分除去回路22は入力端子1
1からの交流入力と利得調整回路20の出力とを
加算して直流電圧Vdcと直流出力端子23に生じ
るものである。
FIG. 3 is a block diagram showing one embodiment of the AC separation and detection device according to the present invention. Figure 4 is the third
In the waveform diagram of each part for explaining the operation of the figure, time t is plotted on the horizontal axis and voltage V is plotted on the vertical axis. In FIG. 3, a constant frequency sine wave vf with a period T=1/f (where f is a cycle) on which a DC voltage Vdc is superimposed is applied to the input terminal 11 as shown in FIG. 4, 11. The first AD conversion circuit 12 divides the period T into n equal parts as shown in FIG .
...Voltages v 0 , v 1 , v 2 ...vn obtained by sampling the analog quantity AC input voltage of the input terminal 11 every tn
This converts the data into a digital quantity. The first difference detection circuit 13 detects the difference between the digital quantities of the output voltage of the first AD conversion circuit 12 at the present time and the output voltage at a predetermined time before the present time, for example, the output at time t1 . voltage v 1
The digital quantity corresponding to the difference voltage v 01 between the output voltage v 0 and the output voltage v 0 at time t 0 is detected. 1st
The DA conversion circuit 14 converts the digital quantity output of the first difference detection circuit 13 into an analog quantity alternating current, and obtains an output as shown in FIG. 4. 1st
The low frequency band filter 15 removes harmonic components of the analog output from the first DA conversion circuit 14 to obtain the sine wave AC output shown in FIG. The second AD conversion circuit 16 samples the analog quantity output of the first low frequency band filter 15 and converts it into a digital quantity.
As shown in FIG. 4 15', which is an enlarged view of FIG.
t 0 , t 1 , t 2 ... v′ 0 , v′ 1 sampled every tn,
v′ 2 ……converts the voltage of v′n into a digital quantity. The second difference detection circuit 17 detects the difference in digital quantity between the current output voltage of the second AD conversion circuit 16 and the output voltage at a predetermined time before the current time, for example, the output at time t1 . This is to detect a digital quantity corresponding to the differential voltage v' 01 between v' 1 and the output voltage v' 0 at time t 0 . The second DA conversion circuit 18 converts the digital output of the second difference detection circuit 17 into an analog AC output, and obtains an output as shown in FIG. 418. Second low frequency band filter 1
0 removes harmonic components of the analog output from the second DA conversion circuit 18 to obtain the sine wave AC output shown in FIG. 419. Gain adjustment circuit 20
adjusts the output of the second low frequency band filter 19 so that it has the same amplitude as the amplitude of the AC input applied to the input terminal 11 shown in FIG. 4, as shown in FIG. 4, 20. It is. in particular,
This is an AC voltage amplification circuit whose gain can be changed using, for example, a variable resistor. The resistance value of the variable resistor is such that when a constant frequency/constant voltage AC voltage waveform that does not include a DC component is input to the input terminal 11, the voltage generated at the DC output terminal 23 is 0.
Set it so that The AC output terminal 21 is the output terminal of the gain adjustment circuit 20, and as shown in FIG. 4, only the constant frequency sine wave vf of the AC input applied to the input terminal 11 appears as an output. The AC component removal circuit 22 is connected to the input terminal 1
A DC voltage Vdc is generated at the DC output terminal 23 by adding the AC input from 1 and the output of the gain adjustment circuit 20.

次にこの動作を説明する。入力端子11に第4
図11に示すような直流成分Vdcが重畳された定
周波数正弦波vfが印加されると、第1のAD変換
回路12はこの入力を第4図11に示すように各
時点t0,t1,t2……tn毎にサンプリングされた電
圧v0,v1,v2……vnに対応するデイジタル出力に
変換する。これらの電圧v0,v1,v2……vnに対応
するデイジタル出力は順次第1の差分検出回路1
3に印加され、時点t0においては電圧0と電圧v0
との差電圧Vao=Vdc、時点t1においてはv1―v0
=V01、時点t2においてはv2―v1=V12、以下同様
にして順次現時点における出力電圧と現時点の所
定短時間前の時点における出力電圧との差電圧を
夫々検出する。これら差電圧(デイジタル信号)
は第1のDA変換回路14において、第4図14
に示すように交流に変換される。この交流は第1
の低周波数帯域フイルター15によつて高周波成
分が除去されて、第4図15に示すような正弦波
の交流となる。この拡大図が第4図15′である。
第2のAD変換回路16は第4図15′に示すよ
うに各時点t0,t1,t2……tn毎にサンプリングさ
れた電圧v′0,v′1,v′2……v′nに対応するデイジ
タル出力に変換される。これらの電圧v′0,v′1
v′2……v′nに対応するデイジタル出力は順次第2
の差分検出回路17に印加され、時点t0において
は電圧0と電圧v′0との差電圧Vbo、時点t1におい
てはv′1―v′0=V01、時点t2においてはv′2―v′1
v′12以下同様にして順次現時点における出力電圧
と現時点の所定短時間前の時点における出力電圧
との差電圧を夫々検出する。これらの差電圧(デ
イジタル信号)は第2のDA変換回路18におい
て第4図18に示すように交流に変換される。こ
の交流は第2の低周波数帯域フイルター19によ
つて高調波成分が除去されて、第4図19に示す
ような正弦波の交流となる。この交流は利得調整
回路20につて入力端子11に印加される交流入
力の振幅と同一振幅に調整され、交流出力端子2
1に第4図20に示す正弦波vfを得る。この正弦
波vfは入力端子11に印加される第4図11に示
す交流入力から直流電圧Vdcを除いたものであ
り、且つ180度移相している。したがつて交流成
分除去回路22では入力端子11に印加される第
4図11に示す交流入力と、第4図20に示す利
得調整回路20の出力とを加算することによつ
て、直流出力端子23に第4図21に示す直流成
分Vdcを得ることができる。
Next, this operation will be explained. The fourth input terminal 11
When a constant frequency sine wave vf on which a DC component Vdc is superimposed as shown in FIG . , t 2 ... tn, the sampled voltages v 0 , v 1 , v 2 ... are converted into digital outputs corresponding to vn. The digital outputs corresponding to these voltages v 0 , v 1 , v 2 . . . vn are sequentially sent to the differential detection circuit 1
3, and at time t 0 voltage 0 and voltage v 0
The differential voltage between Vao = Vdc, at time t 1 , v 1 - v 0
=V 01 , and v 2 −v 1 =V 12 at time t 2 . Similarly, the difference voltage between the current output voltage and the output voltage at a predetermined time period a predetermined time before the current time is detected in the same manner. These differential voltages (digital signals)
In the first DA conversion circuit 14,
It is converted to alternating current as shown in . This exchange is the first
The high frequency components are removed by the low frequency band filter 15, resulting in a sinusoidal alternating current as shown in FIG. This enlarged view is shown in FIG. 4, 15'.
The second AD conversion circuit 16 converts voltages v' 0 , v ' 1 , v' 2 , . . . v sampled at each time point t 0 , t 1 , t 2 . ′n is converted into a digital output corresponding to n. These voltages v′ 0 , v′ 1 ,
v′ 2 ……Digital output corresponding to v′n is 2 in order
is applied to the difference detection circuit 17, and at time t 0 , the difference voltage Vbo between voltage 0 and voltage v' 0 , at time t 1 , v' 1 - v' 0 = V 01 , and at time t 2 , v' 2 ―v′ 1 =
v′ 12 and thereafter, the difference voltage between the current output voltage and the output voltage at a predetermined time point before the current time is sequentially detected in the same manner. These differential voltages (digital signals) are converted into alternating current in the second DA conversion circuit 18 as shown in FIG. The harmonic components of this alternating current are removed by the second low frequency band filter 19, and the alternating current becomes a sinusoidal alternating current as shown in FIG. 419. This AC is adjusted by the gain adjustment circuit 20 to have the same amplitude as the AC input applied to the input terminal 11, and the AC output terminal 2
1, a sine wave vf shown in FIG. 420 is obtained. This sine wave vf is obtained by removing the DC voltage Vdc from the AC input shown in FIG. 4 and 11 applied to the input terminal 11, and has a phase shift of 180 degrees. Therefore, the AC component removal circuit 22 adds the AC input shown in FIG. 4 11 applied to the input terminal 11 and the output of the gain adjustment circuit 20 shown in FIG. 23, the DC component Vdc shown in FIG. 421 can be obtained.

なお、第3図に示す実施例において、時点t0
ら時点t2までの時間、即ち第1のAD変換回路1
2が2サンプリングする期間は、利得調整回20
の出力は安定しない。従つて、上記2サンプリン
グする期間以後の出力端子23の出力によつて直
流成分Vdcを得ることになるが、上記2サンプリ
ングする期間は従来の1サイクルに比較して十分
に短く無視し得る程度のものである。このため第
2図bに示すように直流成分Vdc1が直流成分
Vdc2に変化しても、変化して安定した直後にお
いて直流成分Vdc2を検出することができる。
In the embodiment shown in FIG. 3, the time from time t0 to time t2 , that is, the first AD conversion circuit 1
The period during which 2 samples 2 times is 20 gain adjustment times.
The output is not stable. Therefore, the DC component Vdc is obtained from the output of the output terminal 23 after the two sampling periods, but the two sampling periods are sufficiently short and negligible compared to the conventional one cycle. It is something. Therefore, as shown in Figure 2b, the DC component Vdc 1 becomes the DC component
Even if the voltage changes to Vdc 2 , the DC component Vdc 2 can be detected immediately after the voltage changes and stabilizes.

以上のようにこの発明によれば、定周波数正弦
波に重畳された直流成分を短時間で検出できる。
また定周波数正弦波に一定レベルの直流成分を重
畳させる場合の制御時間が短縮できる。さらに定
周波数AM変調波の変調度の測定と制御が短時間
にできる等の諸効果を有する。
As described above, according to the present invention, a DC component superimposed on a constant frequency sine wave can be detected in a short time.
Furthermore, the control time when superimposing a constant level DC component on a constant frequency sine wave can be shortened. Furthermore, it has various effects such as being able to measure and control the modulation degree of a constant frequency AM modulated wave in a short time.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の交流直流分離検出装置を示すブ
ロツク線図である。第2図は第1図の動作説明図
である。第3図はこの発明に係る交流直流分離検
出装置の一実施例を示すブロツク線図である。第
4図は第3図の動作説明図である。 図において、11は入力端子、12は第1の
AD変換回路、13は第1の差分検出回路、14
は第1のDA変換回路、15は第1の低周波数帯
域フイルター、16は第2のAD変換回路、17
は第2の差分検出回路、18は第2のDA変換回
路、19は第2の低周波数帯域フイルター、20
は利得調整回路、21は交流出力端子、22は交
流成分除去回路、23は直流出力端子である。
FIG. 1 is a block diagram showing a conventional AC/DC separation and detection device. FIG. 2 is an explanatory diagram of the operation of FIG. 1. FIG. 3 is a block diagram showing one embodiment of the AC/DC separation and detection device according to the present invention. FIG. 4 is an explanatory diagram of the operation of FIG. 3. In the figure, 11 is the input terminal, 12 is the first
AD conversion circuit, 13 is a first difference detection circuit, 14
is the first DA conversion circuit, 15 is the first low frequency band filter, 16 is the second AD conversion circuit, 17
is a second difference detection circuit, 18 is a second DA conversion circuit, 19 is a second low frequency band filter, 20
21 is a gain adjustment circuit, 21 is an AC output terminal, 22 is an AC component removal circuit, and 23 is a DC output terminal.

Claims (1)

【特許請求の範囲】 1 直流成分が重畳された交流入力を各微小時間
毎にサンプリングしてデイジタル量に変換する第
1のAD変換回路、 前記第1のAD変換回路の現時点における出力
と現時点の所定時間前の時点における出力との各
デイジタル量の差を検出する第1の差分検出回
路、 前記第1の差分検出回路の出力をアナログ量に
変換する第1のDA変換回路、 前記第1のDA変換回路の出力の高調波成分を
除去する第1の低周波数帯域フイルター、 前記第1の低周波数帯域フイルターの出力を各
微小時間毎にサンプリングしてデイジタル量に変
換する第2のAD変換回路、 前記第2のAD変換回路の現時点における出力
と現時点の所定時間前の時点における出力との各
デイジタル量の差を検出する第2の差分検出回
路、 前記第2の差分検出回路の出力をアナログ量に
変換する第2のDA変換回路、 前記第2のDA変換回路の出力の高調波成分を
除去する第2の低周波数帯域フイルター、 利得可変な交流増幅回路を含み、前記第2の低
周波数帯域フイルターの出力を前記交流入力と同
一振幅レベルになるように利得調整する利得調整
回路、及び 前記利得調整回路の出力と前記交流入力とを入
力として前記直流成分を検出する交流成分除去回
路 を備えたことを特徴とする交流直流分離検出装
置。
[Scope of Claims] 1. A first AD conversion circuit that samples an AC input on which a DC component is superimposed and converts it into a digital quantity every minute time, and a current output of the first AD conversion circuit and a current output of the first AD conversion circuit. a first difference detection circuit that detects the difference between each digital quantity and the output at a point before a predetermined time; a first DA conversion circuit that converts the output of the first difference detection circuit into an analog quantity; a first low frequency band filter that removes harmonic components from the output of the DA conversion circuit; and a second AD conversion circuit that samples the output of the first low frequency band filter every minute time and converts it into a digital quantity. , a second difference detection circuit that detects the difference in each digital amount between the current output of the second AD conversion circuit and the output at a predetermined time before the current time; a second DA conversion circuit that converts the output into a quantity, a second low frequency band filter that removes harmonic components of the output of the second DA conversion circuit, and a variable gain AC amplifier circuit; a gain adjustment circuit that adjusts the gain of the output of the bandpass filter so that it has the same amplitude level as the AC input; and an AC component removal circuit that uses the output of the gain adjustment circuit and the AC input as inputs to detect the DC component. An AC/DC separation and detection device characterized by:
JP6348280A 1980-05-13 1980-05-13 KORYUCHOKURYUBUNRIKENSHUTSUSOCHI Expired - Lifetime JPH0240993B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6348280A JPH0240993B2 (en) 1980-05-13 1980-05-13 KORYUCHOKURYUBUNRIKENSHUTSUSOCHI

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6348280A JPH0240993B2 (en) 1980-05-13 1980-05-13 KORYUCHOKURYUBUNRIKENSHUTSUSOCHI

Publications (2)

Publication Number Publication Date
JPS56158957A JPS56158957A (en) 1981-12-08
JPH0240993B2 true JPH0240993B2 (en) 1990-09-14

Family

ID=13230494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6348280A Expired - Lifetime JPH0240993B2 (en) 1980-05-13 1980-05-13 KORYUCHOKURYUBUNRIKENSHUTSUSOCHI

Country Status (1)

Country Link
JP (1) JPH0240993B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019505982A (en) * 2015-11-20 2019-02-28 ツェットエフ、フリードリッヒスハーフェン、アクチエンゲゼルシャフトZf Friedrichshafen Ag Current monitoring at the load

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5432651B2 (en) * 2009-09-25 2014-03-05 パナソニック デバイスSunx竜野株式会社 AC / DC power meter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019505982A (en) * 2015-11-20 2019-02-28 ツェットエフ、フリードリッヒスハーフェン、アクチエンゲゼルシャフトZf Friedrichshafen Ag Current monitoring at the load

Also Published As

Publication number Publication date
JPS56158957A (en) 1981-12-08

Similar Documents

Publication Publication Date Title
US4246497A (en) Phase measuring circuit
US7724001B2 (en) Capacitance sensing circuit
JPH0862248A (en) Capacitive acceleration sensor
KR940704082A (en) Switching amplifier
JP2918578B2 (en) Digital demodulator
US10715096B1 (en) Capacitance-to-voltage interface circuit
JP2637212B2 (en) Circuit to evaluate variable inductance for fixed value inductance
JPH0240993B2 (en) KORYUCHOKURYUBUNRIKENSHUTSUSOCHI
US4017812A (en) Method of processing a signal, and corresponding devices
CA1298361C (en) Circuit for automatically controlling the gain-bandwidth product of operational amplifiers
JPH0879013A (en) Switched capacitor band-pass filter for pilotsignal detection
JPH0468858B2 (en)
JPS5938731Y2 (en) phase detector
JPS6111545B2 (en)
JPH049581Y2 (en)
JPH0638663B2 (en) Clock generation circuit for digital television signal processor
KR960003562B1 (en) Demodulator system
JP2504755B2 (en) Frequency offset and jitter application circuit
JPS6339208A (en) Synchronous detector
JP3030193B2 (en) Filter adjustment circuit and Y / C separation circuit using the same
JPH0323708Y2 (en)
JP2905212B2 (en) Digital level detector
JPS60198410A (en) Detecting circuit for rotation signal
JPH0120650Y2 (en)
JPH0227843B2 (en)