JPH0238509Y2 - - Google Patents
Info
- Publication number
- JPH0238509Y2 JPH0238509Y2 JP1455182U JP1455182U JPH0238509Y2 JP H0238509 Y2 JPH0238509 Y2 JP H0238509Y2 JP 1455182 U JP1455182 U JP 1455182U JP 1455182 U JP1455182 U JP 1455182U JP H0238509 Y2 JPH0238509 Y2 JP H0238509Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- capacitor
- diode
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Pulse Circuits (AREA)
Description
【考案の詳細な説明】
本考案はパルスの立ち下がりをトリガーとする
単安定マルチバイブレータに関するものである。[Detailed Description of the Invention] The present invention relates to a monostable multivibrator that is triggered by the falling edge of a pulse.
従来、単安定マルチバイブレータは第5図の如
くトランジスタを2個使つたものや、第6図の如
く増巾器を用いてなるものがあつたが、いづれも
部品点数が多く、コスト高となる欠点を有してい
た。 Conventionally, monostable multivibrators have been made using two transistors as shown in Figure 5, or using an amplifier as shown in Figure 6, but both require a large number of parts and are expensive. It had drawbacks.
本考案はこれを改善するもので、以下第1図に
示す一実施例について本考案を説明すると、直流
電源+Bに連なる抵抗R1、コンデンサC1、ダ
イオードD1の直列回路と、抵抗R2、ダイオー
ドD2の直列回路を設け、同ダイオードD2のカ
ソード側をダイオードD1のアノード側に接続
し、同ダイオードD2のアノード側をトランジス
タQ1のベース側に接続し、コレクタ側には抵抗
R3を接続する。 The present invention is intended to improve this, and the present invention will be explained below with reference to an embodiment shown in FIG. A series circuit is provided in which the cathode side of the diode D2 is connected to the anode side of the diode D1, the anode side of the diode D2 is connected to the base side of the transistor Q1, and the resistor R3 is connected to the collector side.
以上の様な回路において抵抗R1とコンデンサ
C1の接続点を入力とすると、通常は第2図の如
く高電位にあり、コンデンサC1には電源+Bよ
り実線の様に抵抗R1、コンデンサC1、ダイオ
ードD1の直列回路を通して充電されており、ト
ランジスタQ1も導通状態にある。しかして同図
の如く入力が低電位になるとコンデンサC1に充
電されていた電荷は抵抗R2、ダイオードD2、
コンデンサC1を通り点線の様に放電し、トラン
ジスタQ1のベース側は+VFから−VCC+VF
にてマイナスとなり、同トランジスタQ1はカツ
トオフとなる。しかしコンデンサC1と抵抗R2
の時定数でコンデンサC1の電荷は放電してゆ
き、トランジスタQ1のベース側が元の+VFに
なると同時に同トランジスタQ1は再び導通状態
となる。 In the above circuit, if the connection point between resistor R1 and capacitor C1 is input, it is normally at a high potential as shown in Figure 2, and capacitor C1 is connected to resistor R1, capacitor C1, and diode D1 from power supply +B as shown by the solid line. The transistor Q1 is also in a conductive state. However, as shown in the figure, when the input voltage becomes low potential, the electric charge stored in the capacitor C1 is transferred to the resistor R2, the diode D2,
It discharges through the capacitor C1 as shown by the dotted line, and the base side of the transistor Q1 changes from +VF to -VCC+VF.
becomes negative, and the transistor Q1 is cut off. However, capacitor C1 and resistor R2
The charge in the capacitor C1 is discharged with a time constant of , and at the same time the base side of the transistor Q1 returns to the original +VF, the transistor Q1 becomes conductive again.
以上説明した様にコンデンサC1と抵抗R1が
コンデンサC1の充電時定数となり、抵抗R2と
コンデンサC1が同じく放電時定数となる。しか
して第2図の如く入力パルスの立下りをトリガー
としてトランジスタQ1のコレクタ電位は所定巾
のパルス電位を得ることができ単安定マルチバイ
ブレータとして供することができる。この様にト
ランジスタQ1を1個用いて単安定マルチバイブ
レータを構成できるので回路構成が簡単となりコ
ストを低減できる。 As explained above, the capacitor C1 and the resistor R1 serve as the charging time constant of the capacitor C1, and the resistor R2 and the capacitor C1 also serve as the discharging time constant. As shown in FIG. 2, when the fall of the input pulse is used as a trigger, the collector potential of the transistor Q1 can obtain a pulse potential with a predetermined width, and can be used as a monostable multivibrator. In this way, since a monostable multivibrator can be configured using one transistor Q1, the circuit configuration can be simplified and costs can be reduced.
なおトランジスタQ1はPNP形でもNPN形で
も構成できる。さらに上記第1図の回路における
抵抗R1、コンデンサC1、ダイオードD1,D
2を基準として第3図の如く抵抗R4、コンデン
サC2、ダイオードD3,D4、を具えた回路を
並設することができ、夫々入力側にトランジスタ
Q3,Q2を設けることができる。かゝる回路の
タイミングチヤートは第4図の如くなり、トラン
ジスタQ3,Q2のベース側の電位にたいしてト
ランジスタQ1のコレクタ電位はトランジスタQ
3側の立下りと、トランジスタQ2側の立下りに
おいてこれをトリガーとして夫々所定巾のパルス
電圧を得ることができる。しかしてこれらの出力
信号を利用して例えば信号切換時のミユート回路
として供することができる。 Note that the transistor Q1 can be configured as either a PNP type or an NPN type. Furthermore, the resistor R1, capacitor C1, and diodes D1 and D in the circuit shown in FIG.
2 as a reference, a circuit including a resistor R4, a capacitor C2, and diodes D3 and D4 can be arranged in parallel as shown in FIG. 3, and transistors Q3 and Q2 can be provided on the input side, respectively. The timing chart of such a circuit is as shown in FIG.
Using this as a trigger at the falling edge of the transistor Q3 side and the falling edge of the transistor Q2 side, a pulse voltage of a predetermined width can be obtained respectively. These output signals can be used, for example, as a mute circuit when switching signals.
第1図は本考案の一実施例を示す単安定マルチ
バイブレータの結線図、第2図は同回路の各部電
圧のタイミングチヤート、第3図は同じく本考案
の単安定マルチバイブレータを応用した回路の結
線図、第4図は第3図の回路のトランジスタ電圧
のタイミングチヤート、第5図、第6図は夫々従
来型の単安定マルチバイブレータの結線図であ
る。
同図中、Q1,Q2,Q3はトランジスタ、R
1,R2,R3,R4は抵抗、D1,D2,D
3,D4はダイオード、C1,C2はコンデン
サ。
Fig. 1 is a wiring diagram of a monostable multivibrator showing an embodiment of the present invention, Fig. 2 is a timing chart of voltages at various parts of the circuit, and Fig. 3 is a circuit diagram to which the monostable multivibrator of the present invention is applied. 4 is a timing chart of the transistor voltage of the circuit of FIG. 3, and FIGS. 5 and 6 are connection diagrams of a conventional monostable multivibrator, respectively. In the figure, Q1, Q2, Q3 are transistors, R
1, R2, R3, R4 are resistors, D1, D2, D
3. D4 is a diode, C1, C2 are capacitors.
Claims (1)
ダイオードD1との直列回路と、抵抗R2とダイ
オードD2との直列回路を設け、同ダイオードD
2を上記ダイオードD1に順方向に直列接続し、
上記抵抗R2とダイオードD2との接続点をトラ
ンジスタQ1のベース側に接続し、前記抵抗R1
とコンデンサC1との接続点を入力とし、前記ト
ランジスタQ1のコレクタより出力せしめてなる
ことを特徴とする単安定マルチバイブレータ。 A series circuit of a resistor R1, a capacitor C1, and a diode D1 connected to a DC power supply, and a series circuit of a resistor R2 and a diode D2 are provided.
2 is connected in series in the forward direction to the diode D1,
The connection point between the resistor R2 and the diode D2 is connected to the base side of the transistor Q1, and the resistor R1
A monostable multivibrator characterized in that the input is a connection point between the transistor Q1 and the capacitor C1, and the output is output from the collector of the transistor Q1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1455182U JPS58119238U (en) | 1982-02-04 | 1982-02-04 | monostable multivibrator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1455182U JPS58119238U (en) | 1982-02-04 | 1982-02-04 | monostable multivibrator |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58119238U JPS58119238U (en) | 1983-08-13 |
JPH0238509Y2 true JPH0238509Y2 (en) | 1990-10-17 |
Family
ID=30027012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1455182U Granted JPS58119238U (en) | 1982-02-04 | 1982-02-04 | monostable multivibrator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58119238U (en) |
-
1982
- 1982-02-04 JP JP1455182U patent/JPS58119238U/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS58119238U (en) | 1983-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0238509Y2 (en) | ||
JPH0119468Y2 (en) | ||
JPS5826850B2 (en) | Astable multivibrator | |
JPS63181025U (en) | ||
JPS5838683Y2 (en) | Vertical blanking pulse generation circuit for television receivers | |
JPS6218991Y2 (en) | ||
JP2625892B2 (en) | Malfunction prevention circuit at power-on | |
JPH0344459B2 (en) | ||
JPS5936039Y2 (en) | switching circuit | |
JPS584253Y2 (en) | buffer amplifier | |
JPS623857Y2 (en) | ||
JPH0419837U (en) | ||
JPS63133731U (en) | ||
JPH0644694B2 (en) | Output amplifier circuit | |
JPS5854717U (en) | constant voltage circuit | |
JPS59126319U (en) | DC stabilized power supply circuit | |
JPS601038U (en) | reset circuit | |
JPS5917862U (en) | Voltage drop detection circuit | |
JPS63181964U (en) | ||
JPS61149428U (en) | ||
JPS58166112U (en) | Mute pulse generation circuit | |
JPS60116714U (en) | Muting circuit | |
JPS58175415U (en) | sensor circuit | |
JPS6268336U (en) | ||
JPS6110041U (en) | Load drive circuit with short protection |