[go: up one dir, main page]

JPH02312409A - Digital/analog converter - Google Patents

Digital/analog converter

Info

Publication number
JPH02312409A
JPH02312409A JP13503489A JP13503489A JPH02312409A JP H02312409 A JPH02312409 A JP H02312409A JP 13503489 A JP13503489 A JP 13503489A JP 13503489 A JP13503489 A JP 13503489A JP H02312409 A JPH02312409 A JP H02312409A
Authority
JP
Japan
Prior art keywords
data
digital
analog
distortion
pass filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13503489A
Other languages
Japanese (ja)
Inventor
Shingo Atoki
後木 信吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Columbia Co Ltd
Original Assignee
Nippon Columbia Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Columbia Co Ltd filed Critical Nippon Columbia Co Ltd
Priority to JP13503489A priority Critical patent/JPH02312409A/en
Publication of JPH02312409A publication Critical patent/JPH02312409A/en
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

PURPOSE:To decrease the zero crossing distortion in the auditory sense by adding and subtracting a bias to and from input data and varying a variation point of an MSB from '0'. CONSTITUTION:An analog output being free from a distortion is obtained through a low-pass filter from a synthesized wave for generating repeatedly a zero crossing distortion against a digital input being below bias data determined in advance. That is, in the case data obtained by adding and subtracting the bias data is brought to D/A conversion 12, successively and repeatedly, when digital data inputted previously is below the bias data, the data generates an inversion of an MSB at a zero crossing point, a distortion based on a D/A conversion error of the MSB is contained in a switching waveform of the bias data of high repeated frequency, and accordingly, it can be eliminated easily by the low-pass filter 15, and does not remain as a distortion of an audio band. In such a way, the zero crossing distortion is generated by a high frequency in the vicinity of a zero level of the input, and it becomes scarcely audible in the auditory sense through the low-pass filter and can be attenuated.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデジタル/アナログ変換器(以下D/A変換器
)の改良に関し、オーディオデータのD/A変換に良好
なり/A変換器に関するものであ机 〔従来の技術及び発明が解決しようとする課題〕従来よ
りオーディオ信号等のデジタルデータをアナログ変換す
る場合、D/A変換器が用いられている。この様なり/
A変換器においてD/A変換時の誤差に最も悪影響を与
えるものはMSBの誤差である。すなわちMSBは、出
力アナログ信号の極性ビットに相当するため、ゼロクロ
ス点におけるゼロクロス歪(第4図に示す)の原因とな
り特に出力レベルが小さい場合に聴感上大きな影響を与
え問題となっていた。本発明は極性反転時に発生するこ
の様なゼロクロス歪を聴感上掛なくする事を目的として
なすものである。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to an improvement in a digital/analog converter (hereinafter referred to as a D/A converter), and relates to an A/A converter that is suitable for D/A conversion of audio data. [Background Art and Problems to be Solved by the Invention] Conventionally, D/A converters have been used when converting digital data such as audio signals to analog. It’s like this/
In an A converter, the MSB error has the most adverse effect on the error during D/A conversion. That is, since the MSB corresponds to the polarity bit of the output analog signal, it causes zero-crossing distortion (shown in FIG. 4) at the zero-crossing point, which has a large effect on the auditory sense, causing a problem, especially when the output level is low. The purpose of the present invention is to eliminate such zero-cross distortion, which occurs when polarity is reversed, from the auditory sense.

〔課題を解決するための手段〕[Means to solve the problem]

本発明は入力されたデジタルデータにあらかじめ決めら
れたバイアスデータを加算、減算を繰返しデジタルデー
タを作る加算、減算手段と、加算データと減算データを
順次D/A変換するデジタルアナログコンバータと、ア
ナログ信号に変換されたアナログデータとバイアスデー
タのスイッチング波形との合成波からローパスフィルタ
を介してデジタルデータに応じたアナログ出力を得るも
のである。またD/A変換器の出力をバイアスデータの
スイッチング波形を打消すキャンセル回路を介した後に
ローパスフィルタを設け、入力されたデジタルデータに
応じたアナログ出力を得るものである。
The present invention provides an addition/subtraction means that repeatedly adds and subtracts predetermined bias data to input digital data to generate digital data, a digital-to-analog converter that sequentially converts the addition data and subtraction data into D/A, and an analog signal. An analog output corresponding to the digital data is obtained from a composite wave of the converted analog data and the switching waveform of the bias data via a low-pass filter. Further, a low-pass filter is provided after the output of the D/A converter passes through a cancellation circuit that cancels the switching waveform of bias data, and an analog output corresponding to the input digital data is obtained.

〔作用〕[Effect]

本発明は上記の構成によって順次バイアスデータを加算
・減算したデータを順次繰返しD/A変換する際元入力
されたデジタルデータがバイアスデータ以下の時ゼロク
ロス点でデータはMSBの反転が生じすなわち、MSB
のD/A変換誤差に基づく歪は、繰返し周波数が高いバ
イアスデータのスイッチング波形に含まれてしまい、従
ってローパスフィルタによって除去する事が容易となり
オーディオ帯域の歪として残らない。従ってゼロクロス
歪は入力がゼロレベル付近では高い周波数で発生するこ
とになりローパスフィルタを介し聴感上耳につきにくく
減衰することができる。
According to the present invention, when data obtained by sequentially adding and subtracting bias data is sequentially and repeatedly D/A converted using the above-described configuration, when the original input digital data is less than the bias data, the MSB of the data is inverted at the zero crossing point, that is, the MSB
The distortion due to the D/A conversion error is included in the switching waveform of the bias data with a high repetition frequency, and therefore can be easily removed by a low-pass filter and does not remain as distortion in the audio band. Therefore, zero-cross distortion occurs at a high frequency when the input is near zero level, and can be attenuated through a low-pass filter so that it is hardly audible.

〔実施例〕〔Example〕

本発明をCDプレーヤのD/A変換部に用いた一実施例
について説明する。
An embodiment in which the present invention is applied to a D/A converter of a CD player will be described.

第1図は本発明のブロックダイヤグラムで、第2図は入
・出力を示す図で、第3図は各部の信号波形を説明する
ための図である。光ピツクアップより16ビツトのデジ
タル信号が信号処理系及びデジタルフィルターを介した
後16ビツト+αビツトのシリアルデータ入力としてシ
リアル−パラレル変換器lに入力されパラレルデータA
に変換する。後段で加算または減算によって結果が所定
レベルを越えるかどうかを検出するためプリセット5,
6によってあらかじめプリセットされたデータと比較す
るオーバフロー検出器2とアンダーフロー検出器3を設
はオーバーフロー又はアンダーフローが検出された場合
にオア回路4を介して、パラレル電圧Aにあらかじめプ
リセット7でプリセットされた値例えば7ビツトに設定
した7ビツトデータBを加算または減算する加算器8.
減算器9のコントロール人力Cに対し演算禁止を伝え加
算器8又は減算器9はプリセット7のプリセット値を加
算又は減算せずそのままデータAを出力する。この場合
D/Aコンバータ12の出力E1に加算器14を介して
キャンセル手段16のクロックとも同期せしめクロック
不要とする。プリセット5及び6を7ビツトに設定し7
ビツトのデジタル値を加えてもオバーフローしない所定
レベル以内では加算器8及び減算器9は常にプリセット
7のプリセット値7ビツトのデジタル値を順次加算・減
算する。加算器8.減算器9の出力データD I、 D
 2はそれぞれパラレル・シリアル変換器10.11で
パラレル・シリアル変換され\(D/Aコンバータがパ
ラレル入力タイプであれば不要であ4> D/Aコンバ
ータ12に切換スイッチ回路13を介してサンプリング
周波数44.1KHzの4倍オーバサンプリングの2倍
の352.8KHzのクロック周波数で順次切換えデー
タD、が入力される。DAコンバータ12はそれぞれプ
リセットによるバイアスのかかったデータD3がD/A
変換されたアナログデータからプリセント値が352.
8KH2で繰返される波形をキャンセルするため逆相に
データE2を加算器14に加え小信号時のゼロクロス歪
及びキャンセル残しの歪信号をローパスフィルタ15で
除去する。D/A変換の高速化及びオーバサンプリング
のサンプリング周波数が求めるアナログ周波数に対して
高い周波数であり高次のオーディオフィルタ回路を必要
としない利点は大きい。従って入力信号がバイアス値以
下ではゼロクロス歪が生じないデジタルアナログ変換器
を提供することができる。又ゼロクロス以上の入力であ
ればオーディオ信号にゼロクロス歪はマスキングされて
しまい特に耳につくことは無い。
FIG. 1 is a block diagram of the present invention, FIG. 2 is a diagram showing input/output, and FIG. 3 is a diagram for explaining signal waveforms of each part. A 16-bit digital signal from an optical pickup passes through a signal processing system and a digital filter, and then is input to a serial-to-parallel converter l as a 16-bit + α-bit serial data input, and is converted into parallel data A.
Convert to Preset 5 is used to detect whether the result of addition or subtraction exceeds a predetermined level in the subsequent stage.
An overflow detector 2 and an underflow detector 3 are provided to compare the data preset by preset 7 with the data preset by preset 7 through the OR circuit 4 when an overflow or underflow is detected. an adder 8 for adding or subtracting 7-bit data B set to 7 bits, for example;
The prohibition of calculation is transmitted to the control C of the subtracter 9, and the adder 8 or subtracter 9 outputs the data A as it is without adding or subtracting the preset value of the preset 7. In this case, the output E1 of the D/A converter 12 is synchronized with the clock of the canceling means 16 via the adder 14, thereby eliminating the need for a clock. Set presets 5 and 6 to 7 bits.
The adder 8 and the subtracter 9 always add and subtract the 7-bit digital value of the preset value 7 sequentially within a predetermined level at which no overflow occurs even when the digital value of the preset 7 is added. Adder 8. Output data of subtractor 9 DI, D
2 are respectively converted from parallel to serial by parallel/serial converters 10 and 11 (not necessary if the D/A converter is a parallel input type). Switching data D is input sequentially at a clock frequency of 352.8 KHz, which is twice the 4-times oversampling of 44.1 KHz.The DA converter 12 inputs data D3 biased by a preset to the D/A converter 12.
From the converted analog data, the precent value is 352.
In order to cancel the waveform repeated at 8KH2, data E2 is added to the adder 14 in reverse phase, and the zero-cross distortion at the time of a small signal and the distortion signal remaining after cancellation are removed by the low-pass filter 15. The advantages of speeding up D/A conversion and the sampling frequency of oversampling being higher than the required analog frequency and not requiring a high-order audio filter circuit are great. Therefore, it is possible to provide a digital-to-analog converter in which zero-cross distortion does not occur when the input signal is below the bias value. Furthermore, if the input is above zero cross, the zero cross distortion will be masked in the audio signal and will not be particularly noticeable.

〔発明の効果〕〔Effect of the invention〕

本発明によれば入力データにバイアスを加算。 According to the present invention, a bias is added to input data.

減算することによりMSBの変化点を0から変えること
ができ、バイアス値以下の低レベルにおいてはMSBの
変化が常に起きるのでMSBの反転によるゼロクロス歪
を高周波数で繰返し発生せしめフィルタで除去すること
が容易である。又キャンセル手段を設はローパスフィル
タに加わる電力を小ならしめることができる。
By subtracting, the MSB changing point can be changed from 0, and since the MSB always changes at a low level below the bias value, the zero-crossing distortion caused by the MSB inversion can be repeatedly generated at high frequencies and removed by a filter. It's easy. Further, by providing a canceling means, it is possible to reduce the power applied to the low-pass filter.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示すブロック図、第2図は
入力−出力を説明するための図、第3図は波形を説明す
るための図で(A、、)ば入(D3)はD/Aコンバー
タの入力(E、)はD/Aコンバータ出力(E2)はキ
ャンセル回路出力(F)はオーディオ出力、第4図は従
来例のゼロクロス歪を示す波形図である。 ■・・・シリアルパラレル変換器 2・・・オーバーフロー検出器 3・・・アンダーフロー検出器 4・・・オア回路 5.6.7・・・プリセット回路 8・・・加算器 9・・・減算器 10.11・・・パラレル・シリアル変換器12・・・
D/Aコンバータ 13・・・切換スイッチ回路 14・・・加算器 15・・・ローパスフィルタ 16・・・キャンセル回路
FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a diagram for explaining input-output, and FIG. 3 is a diagram for explaining waveforms. ) is the input (E, ) of the D/A converter, the D/A converter output (E2) is the canceling circuit output (F), and the audio output is shown in FIG. 4. FIG. 4 is a waveform diagram showing zero-cross distortion in a conventional example. ■...Serial parallel converter 2...Overflow detector 3...Underflow detector 4...OR circuit 5.6.7...Preset circuit 8...Adder 9...Subtraction Device 10.11... Parallel/serial converter 12...
D/A converter 13...Switch circuit 14...Adder 15...Low pass filter 16...Cancel circuit

Claims (2)

【特許請求の範囲】[Claims] (1)入力されたデジタルデータにあらかじめ決められ
たバイアスデータを加算、減算を繰返しデジタルデータ
を作る加算、減算手段と、加算されたデジタルデータと
減算されたデジタルデータを順次デジタルアナログ変換
するデジタルアナログコンバータと、アナログ信号に変
換されたアナログデータとバイアスデータのスイッチン
グ波形との合成波からアナログデータを得るローパスフ
ィルタとを具備し、あらかじめ決められたバイアスデー
タ以下のデジタル入力に対しゼロクロス歪を繰返し生ず
る合成波からローパスフィルタを介して歪の無いアナロ
グ出力を得ることを特長としたデジタル/アナログ変換
器。
(1) Addition and subtraction means that repeatedly adds and subtracts predetermined bias data to input digital data to create digital data, and digital-analog that sequentially converts the added digital data and subtracted digital data into digital-analog. Equipped with a converter and a low-pass filter that obtains analog data from a composite wave of analog data converted to an analog signal and a switching waveform of bias data, and repeatedly generates zero-cross distortion for digital inputs that are less than predetermined bias data. A digital/analog converter that features a distortion-free analog output from a synthesized wave through a low-pass filter.
(2)入力されたデジタルデータにあらかじめ決められ
たバイアスデータを加算、減算を繰返しデジタルデータ
を作る加算、減算手段と、加算されたデジタルデータと
減算されたデジタルデータを順次デジタルアナログ変換
するデジタルアナログコンバータと、アナログ信号に変
換されたアナログデータとバイアスデータのスイッチン
グ波形の合成波からバイアスデータのスイッチング波形
を打消すキャンセル手段と、ローパスフィルタとを具備
し、あらかじめ決められたバイアスデータ以下のデジタ
ル入力に対しキャンセルノイズ及びゼロクロス歪を繰返
し生ずる合成波からローパスフィルタを介して歪の無い
アナログ出力を得ることを特長としたデジタル/アナロ
グ変換器。
(2) Addition and subtraction means that repeatedly adds and subtracts predetermined bias data to input digital data to create digital data, and digital-analog that sequentially converts the added digital data and subtracted digital data into digital-analog. The converter includes a canceling means for canceling the switching waveform of the bias data from a composite wave of the switching waveform of the analog data and the bias data converted into an analog signal, and a low-pass filter, and the digital input is equal to or less than predetermined bias data. This digital/analog converter is characterized by obtaining a distortion-free analog output from a synthesized wave that repeatedly generates canceled noise and zero-cross distortion through a low-pass filter.
JP13503489A 1989-05-29 1989-05-29 Digital/analog converter Pending JPH02312409A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13503489A JPH02312409A (en) 1989-05-29 1989-05-29 Digital/analog converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13503489A JPH02312409A (en) 1989-05-29 1989-05-29 Digital/analog converter

Publications (1)

Publication Number Publication Date
JPH02312409A true JPH02312409A (en) 1990-12-27

Family

ID=15142399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13503489A Pending JPH02312409A (en) 1989-05-29 1989-05-29 Digital/analog converter

Country Status (1)

Country Link
JP (1) JPH02312409A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62230120A (en) * 1986-02-28 1987-10-08 Teac Co Digital-analog conversion method
JPS63252015A (en) * 1987-04-09 1988-10-19 Nippon Precision Saakitsutsu Kk D/a converting device
JPS63257331A (en) * 1987-04-15 1988-10-25 Matsushita Electric Ind Co Ltd D/a converter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62230120A (en) * 1986-02-28 1987-10-08 Teac Co Digital-analog conversion method
JPS63252015A (en) * 1987-04-09 1988-10-19 Nippon Precision Saakitsutsu Kk D/a converting device
JPS63257331A (en) * 1987-04-15 1988-10-25 Matsushita Electric Ind Co Ltd D/a converter

Similar Documents

Publication Publication Date Title
US5148163A (en) Digital to analog conversion circuit with dither and overflow prevention
JP3104108B2 (en) Analog / digital converter
GB2202100A (en) Analogue-to-digital converter
JPH07118649B2 (en) Dither circuit
JPH02214224A (en) Digital/analog converter
JPH02134010A (en) Signal processor
JPH0342911A (en) Input data processor for d/a converter
JP2003015695A (en) Audio band extender
JPH02312409A (en) Digital/analog converter
JPH05304474A (en) Digital/analog converter
JPH0456495B2 (en)
JPS61159826A (en) Digital-to-analaog converter
JPS6093839A (en) Information transmission system using dither
JPH02285813A (en) Digital/analog converter
JPS63257331A (en) D/a converter
JPH07106975A (en) Oversampling a/d converter
JPS60130219A (en) Digital analog converter
JPH07193502A (en) Data conversion device
JPH05276035A (en) D/a converter
JPH05235765A (en) A/d converter
JPH06284008A (en) Ad converter
JPH04150111A (en) D/a conversion method
JPS6367825A (en) Digital/analog converting device
JPH02213226A (en) Digital and analog conversion circuit
JP3193499B2 (en) Signal processing device