[go: up one dir, main page]

JPH02309443A - 同期式バス制御方式 - Google Patents

同期式バス制御方式

Info

Publication number
JPH02309443A
JPH02309443A JP13091289A JP13091289A JPH02309443A JP H02309443 A JPH02309443 A JP H02309443A JP 13091289 A JP13091289 A JP 13091289A JP 13091289 A JP13091289 A JP 13091289A JP H02309443 A JPH02309443 A JP H02309443A
Authority
JP
Japan
Prior art keywords
bus
general
buses
units
cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13091289A
Other languages
English (en)
Inventor
Hideo Tamura
秀夫 田村
Kazuhiko Ikeda
和彦 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
PFU Ltd
Original Assignee
Fujitsu Ltd
PFU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, PFU Ltd filed Critical Fujitsu Ltd
Priority to JP13091289A priority Critical patent/JPH02309443A/ja
Publication of JPH02309443A publication Critical patent/JPH02309443A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 汎用バス等を介して相互に通信を行う複数個のユニット
が接続された情報処理装置における同期式バス制御方式
に関し、 該汎用バス等を、オーブンコレクタ等の出力信号の立ち
上がり時間が長くかかるドライバで駆動する場合でも、
バスサイクルを短くして、該汎用バスの転送速度を向上
させることを目的とし、0本の汎用バス等を組にして、
全ユニットに配線し、・相互に位相の異なるn個のタイ
ミング信号■に基づいて、各ユニットが該0本のバスを
1本宛、選択的に駆動するように構成する。
〔産業上の利用分野〕
本発明は、汎用バス等を介して相互に通信を行う複数個
のユニットが接続された情報処理装置における同期式バ
ス制御方式に関する。
最近の情報処理装置に対する処理能力の向上に対する要
求に伴い、複数個のユニットを、例えば、汎用バスで接
続して、情報処理システムを構築することが行われるが
、近年、該システムを構成する各ユニットの処理能力が
向上し、該汎用バスのデータ転送速度がネックとなって
、システムとしての処理能力がユニットの性能向上に見
合って向上しない場合があり、該ユニットの性能を十分
生かすことができる転送速度の得られるバス制御方式が
望まれている。
〔従来の技術と発明が解決しようとする課題〕第2図は
従来の同期式バス制御方式を説明する図である。
、 複数個のユニット2を、例えば、汎用バス(B)l
で接続して、情報処理システムを構成したとき、1対に
通信を想定すると、k個のユニット(1〜)2が同時に
、該汎用バス(B)■を駆動する場合がある。
従って、このような場合にも、ドライバ素子21が回り
込みによって破壊されることがない(即ち、複数個のド
ライバ素子が同時に動作をしても、一方は′カットオフ
゛状態にあって、回り込みが起こらない)、例えば、オ
ーブンコレクタ等のドライバ素子21が使用される。
該ドライバ素子21に、例えば、公知のトライステート
素子、或いは、トーテンボール素子を使用した場合には
、同時動作をしたドライバ素子21に、同じ能動状態で
ある論理′1′と論理“0′が発生すると、回り込みに
より、該ドライバ素子21が破壊される危険があるが、
同じ論理状態で同時動作をする場合にはこのような破壊
が起こることはない。
然し、このような動作の保証はない場合には、上記のよ
うに、オーブンコレクタ等の素子が使用されるのが普通
である。
然しなから、該オーブンコレクタ等のドライバ素子21
は、出力を低レベルに引き下げる時には、該ドライバ素
子21は゛オン″状態(能動状態)になるので、汎用バ
ス(B)1を高速に(即ち、該ドライバ素子21の動作
遅延に従った高速動作で)駆動できるが、信号レベルが
低レベルから高レベルに変化するとき(即ち、該汎用バ
ス(B)1に対するドライブを抑止したとき)には、(
b)図に示したように、該汎用バス、1に接続されてい
るコレクタ抵抗11を通して電流が流れる形態(即ち、
ディスチャージ)をとる為、8亥汎用バス(B)1に接
続されている複数個のユニット2が持っている浮遊容量
の総量と、該コレクタ抵抗11とで決まる時定数で立ち
上がることになる。
従って、該立ち上がり時間が長くかかり、該汎用バス(
B)1上の信号の変化時点から、ある一定の時間が経過
した時点でないと、咳高レベル(論理゛0゛)を判定で
きず、バスサイクルを短くできないという問題があった
この現象は、前述のトライステート素子をドライバ素子
として使用(但し、複数個のドライバ素子の駆動状B(
オン/オフ)が同じ場合)したときにも、該素子が高イ
ンピーダンス状態になるときに見られる。
本発明は上記従来の欠点に鑑み、汎用バス等を介して相
互に通信を行う複数個のユニットが接続された情報処理
装置において、該汎用バスを、オーブンコレクタ等の出
力信号の立ち上がり時間が長(かかるドライバで駆動す
る場合でも、バスサイクルを短くして、該汎用バスの転
送速度を向上させることができる同期式バス制御方式を
提供することを目的とするものである。
〔課題を解決するための手段〕
上記問題点は下記の如くに構成された同期式バス制御方
式によって解決される。
汎用バス等を介して相互に通信を行う複数個のユニット
が接続された情報処理装置における同期式バス制御方式
であって、 0本のバスを組にして、全ユニットに配線し、相互に位
相の異なるn個のタイミング信号■に基づいて、各ユニ
ットが該0本のバスを1本宛、選択的に駆動するように
構成する。
〔作用〕
即ち、本発明によれば、汎用バス等を介して相互に通信
を行う複数個のユニットが接続された情報処理装置にお
いて、n木、例えば、2木の汎用バスを組にして、各ユ
ニットに配線し、各ユニットは該2本の汎用バスを、タ
イミング信号を用いて、交互に駆動できるようにする(
0本の場合には、各バスを1個宛、順序付けて駆動でき
るように、n個の互いの位相の異なるタイミング信号で
選択制御を行う)ことで、どのユニットも、該汎用バス
を駆動した次のバスサイクルから次に該バスが選択され
る迄は、同じ汎用バスを駆動することはないので、該汎
用バスを駆動した信号の立ち上がり時間の許容範囲が、
従来の1バスサイクルから、例えば、2バスサイクル(
上記、0本の場合には、nバスサイクル)以内に広げる
ことができ、該汎用バスに接続されているドライバ素子
の数が同じであれば、立ち上がりに必要な時間は一定で
あるので、その分、バスサイクルを短くでき、該汎用バ
スの動作速度を早くして、転送速度を向上させることが
できる効果がある。
〔実施例〕
以下本発明の実施例を図面によって詳述する。
第1図は本発明の一実施例を示した図であり、(a)は
構成例を示し、(b)は動作タイムチャートを示してい
て、一般には、0本、本実施例では、2本の、例えば、
汎用バス(B1.B2) 1を複数個のユニット(1〜
m) 2に配線し、タイミング信号(TMG)■に基づ
いて、各ユニット2で、該2本の汎用バス(B1.B2
) 1を選択的に駆動する手段が本発明を実施するのに
必要な手段である。尚、全図を通して同じ符号は同じ対
象物を示している。
以下、第1図によって、本発明の同期式バス制御方式を
説明する。
本実施例においては、説明の便宜上、2本の汎用バス(
Bl、B2) 1を組にして、複数個のユニット(1〜
m) 2に配線した場合を例にしているが、一般には、
0本の汎用バス(Bl、B2.・−・・、Bn) 1を
組にして、複数個のユニッート(1〜m) 2に配線し
、互いに位相が異なるn個のタイミング信号(TMG)
■で、1個宛、例えば、B1→B2→B3→、・・・、
→Bnの順序で、各ユニット(1〜m) 2で該汎用バ
ス2を選択して駆動してもよいことはいう迄もないこと
である。
先ず、(a)図に示した構成例から明らかなように、各
ユニット(1〜m) 2は、バスサイクル毎に反転する
タイミング信号(TMG)■が、例えば、高レベル(論
理°1゛)の時に、汎用バス(81) 1を駆動。
又は該汎用バス(Bl) 1上の信号を受信し、該タイ
ミング信号(TMG)■が低レベル(論理“0°)の時
には、汎用バス(B2) 1を駆動1又は該汎用バス(
B2) l上の信号を受信するように動作する。
従って、(b)図のタイムチャートで示したように、バ
スサイクル1の時点では、汎用バス(Bl) 1が低レ
ベル(論理゛1′)にあり、バスサイクル2の時点にお
いて、汎用バス(B2) 1が低レベル(論理°1゛)
にあった場合(即ち、ユニット(1〜m) 2の何れか
が、それぞれのタイミングで1亥当の汎用バス(Bl、
B2) 1を駆動した場合)、各ユニット(1〜m) 
2は受信回路22において、両方のバスサイクルで、該
論理゛1゛を受信して、「INPUT 1〜m」を認識
することができる。
更に、バスサイクル3において、どのユニット(1〜m
) 2においても、該汎用バス(Bl) 1を駆動して
いなければ、該汎用バス(Bl) lの電圧レベルは、
高レベルに確定されているので、各ユニット(1〜m)
 2では、論理“0°を受信でき、該各ユニット(1〜
m) 2の出力状態を正しく受信することができる。
汎用バス(Bl) 1の電圧レベルは、バスタイミング
1で、低レベルに駆動されており、バスタイミング2で
は、どのユニット(1〜m) 2も該汎用バス(Bl)
 1を駆動していないが、(b)図のタイムチャートの
Aの時点での電圧レベルは、高レベルと低レベルの中間
にあり、該汎用バス(Bl) 1上の信号を判定するこ
とができない。然し、°バスサイクル3のBの時点にな
れば、該電圧レベルは高レベルに確定されており、正し
くレベル判定を行うこと    −ができる。
即ち、汎用バス(Bl) 1においては、バスサイクル
1,3.5.−・に′おいて、ユニット(1〜m) 2
からの送受信ができる。同じようにして、汎用バス(B
2) lにおいては、バスサイクル2,4.6.−にお
いて、ユニット(1〜m) 2からの送受信ができるこ
とになる。
このように、各ユニット(1〜m) 2においては、汎
用バス(Bl) 1と、汎用バス(B2) 1とを交互
に使用することで、該汎用バス(Bl、B2) 1上の
信号レベルを確実に判定することができる。
このように動作する為、複数個のユニッI−(1〜請)
2が備えているオーブンコレクタ素子等のドライバ21
によって駆動される該汎用バス(B1.B2)■におい
ては、該汎用バス(B1.B2) 1に接続されている
ユニット(1〜m) 2の数によって決まる時定数に基
づいて立ち上がる駆動信号の、該立ち上がりタイミング
が2バスサイクル迄広げられることになり、その分、バ
スサイクルを短くすることができ、該汎用バス(Bl、
B2) 1の高速化に寄与できる。
上記の例は、オープンコレクタ等のドライバを使用した
例であるが、例えば、前述のトライステート素子による
ドライバで、複数個のユニットが同じ極性で駆動する場
合にも、高インピーダンス状態になる時、時間がかかる
問題があるので、このようなバス駆動機構にも適用して
、該バスの高速化に寄与できることはいう迄もないこと
である。
尚、上記実施例においては、所謂、汎用バスを例にして
説明したが、汎用バスに限定されるものではなく、他の
いかなる形態のバスであってもよいことはいう迄もない
ことである。
二のように、本発明は、汎用バス等を介して相互に通信
を行う複数個のユニットが接続された情報処理装置にお
いて、1本、例えば、2本の汎用バスを組にして、該複
数個のユニットに配線し、該2本の汎用バスを、各ユニ
ットにおいて、相互に位相が異なる2個のタイミング信
号(例えば、バスサイクル毎に反転するタイミング信号
(TMG)■)で選択して駆動することで、該駆動信号
の立ち上がりタイミングの許容範囲を2バスサイクル迄
広げ、例えば、オーブンコレクタ素子等で構成されたド
ライバで、−該汎用バスを駆動する場合でも、立ち上が
りタイミングに余裕ができ、その分、バスサイクルを短
くして、該汎用バスを高速で使用できるようにした所に
特徴がある。
〔発明の効果〕
以上、詳細に説明したように、本発明の同期式バス制御
方式は、汎用バス等を介して相互に通信を行う複数個の
ユニットが接続された情報処理装置において、1本の該
汎用バスを組にして、全ユニットに配線し、相互に位相
の異なるn個のタイミング信号■に基づいて、各ユニッ
トが該1本のバスを1本宛、選択的に駆動するようにし
たものであるので、オープンコレクタ等のドライバで、
該汎用バスを駆動する場合においても、バスサイクルを
短くして、該汎用バスの転送速度を向上させることがで
きる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示した図。 第2図は従来の同期式バス制御方式を説明する図。 である。 図面において、 1は汎用バスCB、又は、B 1 、 B2、−、 B
n) 、又は、バス(B、又は、B1+ 1321”’
−’I Bn) 111はコレクタ抵抗、又は、コレク
タ抵抗(R1,R2)。 2はユニット(1〜11)。 21はドライバ、22は受信回路。 ■はタイミング信号(TMG) 。 ^、Bはバスサイクルの各時点。 をそれぞれ示す。 /11B (III) ソ艮イj[1月 グ −實方色イタ・1モ ホしたびつ
第1図(予の2) (シ) 枝木の同!!f4氏バス制襠P方氏[悦明亨う図弗 2
 図

Claims (1)

  1. 【特許請求の範囲】 バス(1)を介して相互に通信を行う複数個のユニット
    (2)が接続された情報処理装置における同期式バス制
    御方式であって、 n本のバス(1)を組にして、全ユニット(2)に配線
    し、相互に位相の異なるn個のタイミング信号([1]
    )に基づいて、各ユニット(2)が該n本のバス(1)
    を1本宛、選択的に駆動するように制御することを特徴
    とする同期式バス制御方式。
JP13091289A 1989-05-24 1989-05-24 同期式バス制御方式 Pending JPH02309443A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13091289A JPH02309443A (ja) 1989-05-24 1989-05-24 同期式バス制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13091289A JPH02309443A (ja) 1989-05-24 1989-05-24 同期式バス制御方式

Publications (1)

Publication Number Publication Date
JPH02309443A true JPH02309443A (ja) 1990-12-25

Family

ID=15045644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13091289A Pending JPH02309443A (ja) 1989-05-24 1989-05-24 同期式バス制御方式

Country Status (1)

Country Link
JP (1) JPH02309443A (ja)

Similar Documents

Publication Publication Date Title
US4991170A (en) Circuit for interfacing a digital signal processor to a serial interface controller
US5465106A (en) Generic driver interface card
JPS6239580B2 (ja)
EP0018739B1 (en) A decoder circuit for a semiconductor memory device
JP3380329B2 (ja) ディジタルデータ調停装置
JPH02309443A (ja) 同期式バス制御方式
JPH0734318B2 (ja) 直列ダイナミック・メモリ・シフトレジスタ
JP2817517B2 (ja) Lsiの配置配線システム
US5911064A (en) Clock multiplexer with selection and deselection of clock modules
EP0456419A2 (en) Apparatus for driving a plurality of data output lines
JPS62182857A (ja) 入出力制御装置
JPS60180338A (ja) 並直列変換方式
JPH03252218A (ja) トライステート・バッファ回路
EP0497504A2 (en) Attachment identifier for information processing system
JPS6145629A (ja) 論理回路
RU2150737C1 (ru) Устройство ввода дискретных логических сигналов
JPS6277665A (ja) 割込制御回路
JPS62195920A (ja) 多モ−ド論理回路
JPS6143815A (ja) 初期設定方式
JPH02214099A (ja) ポインタリセット方式
JPH01258185A (ja) ネットワーク制御装置
JPS639096A (ja) 半導体メモリ
JPH05108119A (ja) シリアル伝送ラインを用いた通信処理方法
JPH0330523A (ja) 出力セレクト回路
JPH05107323A (ja) 電子回路試験装置