[go: up one dir, main page]

JPH02295050A - μ―ＳＴＭを用いた回路パターン作製装置および回路パターン作製方法 - Google Patents

μ―ＳＴＭを用いた回路パターン作製装置および回路パターン作製方法

Info

Publication number
JPH02295050A
JPH02295050A JP1115821A JP11582189A JPH02295050A JP H02295050 A JPH02295050 A JP H02295050A JP 1115821 A JP1115821 A JP 1115821A JP 11582189 A JP11582189 A JP 11582189A JP H02295050 A JPH02295050 A JP H02295050A
Authority
JP
Japan
Prior art keywords
stm
wafer
electrode
circuit pattern
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1115821A
Other languages
English (en)
Inventor
Hiroko Ota
大田　浩子
Ryohei Shimizu
良平 清水
Toshihito Kawachi
河内　利仁
Akitoshi Toda
戸田　明敏
Yasuo Isono
磯野　靖雄
Yoshiyuki Mimura
三村　義行
Hiroshi Kajimura
梶村　宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd filed Critical Olympus Optical Co Ltd
Priority to JP1115821A priority Critical patent/JPH02295050A/ja
Priority to US07/517,588 priority patent/US5216254A/en
Priority to DE69016823T priority patent/DE69016823T2/de
Priority to EP90108535A priority patent/EP0397073B1/en
Publication of JPH02295050A publication Critical patent/JPH02295050A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/146—By vapour deposition
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0121—Patterning, e.g. plating or etching by moving electrode
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333—Deposition techniques, e.g. coating
    • H05K2203/1338—Chemical vapour deposition
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/849—Manufacture, treatment, or detection of nanostructure with scanning probe
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/849—Manufacture, treatment, or detection of nanostructure with scanning probe
    • Y10S977/855—Manufacture, treatment, or detection of nanostructure with scanning probe for manufacture of nanostructure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/849—Manufacture, treatment, or detection of nanostructure with scanning probe
    • Y10S977/86—Scanning probe structure
    • Y10S977/861—Scanning tunneling probe
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/849—Manufacture, treatment, or detection of nanostructure with scanning probe
    • Y10S977/86—Scanning probe structure
    • Y10S977/872—Positioner
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/849—Manufacture, treatment, or detection of nanostructure with scanning probe
    • Y10S977/86—Scanning probe structure
    • Y10S977/874—Probe tip array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/887—Nanoimprint lithography, i.e. nanostamp

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は回路パターンを形成するだめの装置、特にμ−
ＳＴＭを用いたパターン形成装置に関する。
また、該装置を用いて回路パターンを形成する方法に関
する。
〔従来の技術〕
大規模集積回路（ＬＳＩ）の製造等においては、配線と
なる金属薄膜パターンのような種々の薄膜パターンを形
成する工程が重要な地位を占めている。
従来、このパターン形成には光リソグラフィーの技術が
広く用いられている。光リソグラフィーにおいては、ま
ず紫外線、Ｘ線または電子線等で感光性樹脂膜を露光し
、現像することにより所定形状の樹脂パターンを形成す
る。この樹脂パターンをマスクとして半導体層や金属薄
膜等を選択的にエッチングし、所望のパターンに加工す
る。即ち、光リソグラフィーによるパターン形成法は間
接法である。
このような間接法ではなく、次のような直接書き込み法
によるパターン形成法も知られている。
この方法では、例えば有機金属ガス雰囲気中で基板に電
子ビーム又はイオンビームを照射する。これにより有機
金属ガスは分解され、基板の照射部に金属が堆積させる
。したかって、電子ビームまたはイオンビームを走査ず
る事により、基板上に金属薄膜パターンが形成される。
現在、これらの技術によって、線幅１００ｎ＋ｎのパタ
ーンが実現可能になっている。しかしながら、ＬＳＩの
集積度を向上するためには素子を更に微細化することが
必要とされ、素子を微細化するためにはより解像度の高
いパターンニング技術が不可欠である。このため、より
高い加工精度を得るための研究が行なわれている。その
一例として、走査型トンネル顕微鏡（以下、ＳＴＭと略
す）の原理を応用した直接書き込み法およびリソグラフ
イが提案されている。
以下、ＳＴＭ及びこれを応用したパターン形成方法につ
いて説明する。
Ｓ１’Ｍは、１・ンネル効果によって個体表面からしみ
出してくる自由電子波（トンネル電流）を利用すること
によって、物質表面における原子の並びを走査顕微鏡的
に観察するものである。自由電子波の波長はコントロー
ル可能な波動のうちで最も短く、固体物質における原子
間距離程度である。
従って、ＳＴＭの原理をリソグラフィー等に応用するこ
とにより、従来の方法よりも遥かに微細なパターンを形
成することが可能となる。
第１３図（Ａ）（Ｂ）は、ＳＴＭの原理を応用した直接
書き込み法を示す説明図である。同図（Ａ）において、
１はその表面にパターンが形成されるべき基板である。
また、２はトンネル電流を流すための針状チップ電極で
ある。基板１を有機金属ガス雰囲気中に配置し、チップ
電極２を基板１の表面に近接して配置する。チップγは
極２と基板１との間にトンネル電流ＪＴを流すと、その
エネルギーによって基板表面に吸着されていた有機金属
ガスが解離され、金属粒子３がデポジッ１・される。
従って、第１３図（Ｂ）に示すようにチップ電極２を矢
印方向に走査することにより、基板１の表而に金属薄膜
パターンを形成することができる。
第１３図の直接書き込み法だけでなく、１・ンネル電流
を用いたリソグラフィーも同様に可能である。その場合
、選択エッチングの代イつりに、通常はリフ１・オフ技
術が用いられる。
なお、チップ電極２によるパターン形成法は、上記のよ
うにトンネル電流を用いた場合に最も高い解像度が得ら
れるが、１・ンネル電流よりもエネルギーの高い電界放
出領域の電流を用いて行うこともできる。特に、リソオ
グラフィーによるバタン形成においては、電界放出領域
の電流を使用する方が望ましい。また、電界放出領域の
電流を用いた直接書き込み法においては、′屯界放出さ
れた電子による局部的なプラスマ化が金属の堆積に寄勾
すると考えられている。
ところで、上記のようなＳＴＭを応用した方法によって
、ＬＳＩ配線のような微細なパターンを形成するために
は、極めて微小なチップ電極２か必要とされる。このた
め、ＬＳＩプロセスの応用により、ＩＩＩ１■２以内の
領域に微小なチップ電極か形成されている。以下では、
トンネル電流を使用するか、或いは電界放出領域の電流
を使用するかに拘らず、走査可能に構成されたこのよう
な微小チップ電極を「μ−ＳＴＭＪと呼ぶ。
また、アクチェータを設けることにより、数μの範囲で
走査可能としたμ−ＳＴＭも知られている。
その一例として、カンチレバー型のμ−ＳＴＭ　（第３
回ＳＴＭ国際会議で発表されたもの）を第１４図（Ａ）
（Ｂ）（Ｃ）に示す。
第１４図（Ａ）において、４は基板である。基板４とし
てはシリコン等の半導体基板が好ましい。
基板４の頂面には、Ｘ方向アクチェータ５Ｘ及びＹ方向
アクチェータ５Ｙが形成されている。両アクチェータ５
ｘ，５ｙは基板４の縁部から外方に延出され、その先端
は合体されている。アクチェータ５ｘ，５ｙの合体部表
面には、微小チップ電極６が突設されている。また、括
板４の表面には各種の配線７Ｘ〜９Ｘ，７Ｙ〜９Ｙ，１
０が形成されている。
ｍ　１　４図（Ｂ）は、アクチェータ５ｘ，５ｙの横断
面図である。図示のように、各アクチェータはＳｉｎ２
層１１，Ａｇ層１２，圧電物質層１Ｂ，ΔΩ層１４，圧
電物質層１５，八ρ十Ａｕ層１６からなる積層体である
。圧電物質としては、例えばＺｎＯやチタン酸ジルコン
酸鉛等か用いられる。
Ａｌｌ層１２．１４及びＡρ十Ａｕ層１６は電圧印加用
の電極で、これらの電極を介して圧電物質層１３．１５
に電圧を印加する。この電圧印加によって圧電層１３．
１５は２４０人／Ｖ程度の変形を生じる。従って、印加
電圧を制御することによってアクチェータ５ｘ．５ｙの
変形を調節し、微小チップ電極６を所定の微小範囲で走
査することができる。
第１４図（Ｃ）は、上記カンチレバー型μ−ＳＴＭの配
線状態を示す平面図である。図示のように、基板４の表
面には各種の配線が形成されている。
配線７ｘ，８ｘ，９ｘは、アクチェータ５Ｘの電極１６
，１４．１２に夫々接続されている。また、配線７Ｙ，
８Ｙ，９Ｙは、アクチェータ５，の電極１６，１４．１
２に夫々接続されている。配線１０は微小チップ電極６
に接続ざれている。更に、各配線の基端部には端子１７
ｘ〜］．９ｘ，１７ｖ〜１９Ｙ，２０が夫々形成されて
いる。
上記カンチレバー形μ−ＳＴＭは、ＬＳＩプロセスの応
用によって製造されている。即ち、まずＣＶＤ，スパッ
タ及びＰＥＰ等の技術を用いることにより、Ｓｉ０２層
］１，ＡΩ層１２，圧電物質層１３，Ａ，ｌＪ層］４，
圧電物質層１５，ＡＪ７→−Ａｕ層１６の積層体からな
るアクチェータ５ｘ，５ｙを基板４上に形成し、更に微
小チップ電極６を形成する。
次いで、基板４の一部をエッチングで除去することによ
って、アクチェータ５Ｘ，５Ｙを図示のように基板４の
縁部から突出させる。
なお、微小チップ電極６は第１５図（Ａ）（Ｂ）（Ｃ）
に示すようにして形成される。即ち、まずアクチェータ
を構成する圧電物質層１５の上に、Ｃｕ等の除去可能な
物質からなるスペーサ層２１およびＴ　ｉ　／　Ｗから
なるマスク層２２を形成する。
ＰＥＰによりマスク層２２に５μ程度の開孔を形成した
後、該マスク層をエッチングマスクとしてスペーザ層２
］をオーバーエッチングしてアンダーカッ１・ホール２
３を形成する。次いで、例えばＴａ笠の金属を真空蒸着
を行なうことにより、第１５図（Ｂ）に示したように、
アンダーカットホル２３内には円錐形状のチップ電極６
が形成される。その後、スペーザ層２１をエッチングし
、第１５図（Ｃ）に示すように、マスク層２２及びその
上に堆積したＴａ層をリフ１・オフすればよい。
〔発明が解決しようとする課題〕
以上説明したμ−ＳＴＭを用いた方法により、現在では
１０ｎｍのオーダーの線幅でパターンを形成することが
可能になっている。しかしなから、この方法をＬＳＩの
製造プロセスに応用するには、例えば次のような問題が
ある。
ＬＳＩの製造においては、一つのウェハーに多数のＬＳ
Ｉチップが同時に形成される。従って、一つのμ−ＳＴ
Ｍでこれら多数のチップ領域に配線パターン等を形成す
るとすれば極めて多くの１１、５間を要し、実用的な生
産性か得られない。
上記事情に鑑み、本発明の課題は、半導体ウェハーの多
数のチップ領域に対し、μ−ＳＴＭを用いて同時に配線
パターン等を形成できる回路パターン作成装置と、この
装置を用いた回路パターン作成方法を提供することであ
る。
〔課題を解決するための手段〕
本発明による回路パターン作成装置は、平坦な表面を有
する基板上に、複数個のμ−ＳＴＭを各μ−ＳＴＭのチ
ップ電極の高さが一定になるように配列した書込みヘッ
ドを具ｆ１ｉｉｔ　Ｌたことを特徴とする。
本発明の装置において、前記μ−ＳＴＭは基板表面９　
ｍｍ２当り１個以上配置するのか望ましい。
また、各μ−ＳＴＭのチップ電極は、二次元または次元
アクチュエー夕に支持された状態で配置するのが望まし
い。
各μ−ＳＴＭのチップ電極、またはチップ電極およびア
クチュエー夕用電極は、電気的に並列に接続されている
のが望ましい。更に、各μ−ＳＴＭのチップ電極に対し
て個別にバイアス電極が印加できるように、各チップ電
極に接続する電極を独立して設けるのが望ましい。
］　２ 本発明の回路パターン作成装置は、平坦な表面を有する
基板上に、複数個のμ−ＳＴＭの配列からなるμ−ＳＴ
Ｍユニットを複数個配列した構成としてもよい。
上記の装置を用いることにより、直接書込みまたはリソ
グラフィーの何れの方法でも、ウェハー上に複数個の回
路パターンを同時に作製することができる。
直接書込みによる方法は、」二記装置の書込みヘッドと
ウェハーーを近接させて位置｛＝Ｉけ、有機金属ガス中
でμ−９１’Ｈの針とウェハーーとを相対的に二次元方
向に移動させながらバイアス電圧を針に印加して、有機
金属ガス中の金属をウェハーー上にデボジッ１・するこ
とにより回路を形成することを特徴とする。
リソグラフィーによる方法は、上記装置の書込みヘッド
と、表面にレジストを有するウェハーーとを近接させて
位置付け、μ−ＳＴＭのチップ電極とウハーとを相対的
に二次元移動させながらバイアス電圧を印加することに
よりウェハーー上にマスクを形成し、該マスクを介して
所望の物質をデポジットして回路を形成することを特徴
とする。また、同様にしてマスクを形成した後、該マス
クを介してエッチングを施し、ウェハーー上に回路を形
成してもよい。
〔作用〕
本発明の回路パターン作成装置は、書込みヘットに複数
のμ−ＳＴＭを配置したから、半導体ウェハーの複数の
チップ領域の夫々に対して、同時に所定の回路パターン
を作成することかできる。
即ち、全てのμ−ＳＴＭを同一に駆動するように配線す
れば、一つの駆動電源で一枚の基板上に形成された全て
のμ−Ｓ　′ｒＭを同一に動作させて書き込みを行うこ
とかできる。また、各μ−ＳＴ旧こ個別に制御系を設け
れば、夫々のμ−ＳＴＭを個々に駆動させることもでき
る。
〔実施例〕
第１図（Ａ）〜（Ｃ）は、本発明による回路パターン作
製装置の一実施例を示している。第１図（Ａ）は書込み
ヘッドの平面図、第１図（Ｂ）は同図（Ａ）のＢ−Ｂ線
に沿う断面図、第１図（Ｃ）はその一部を拡大して示ず
断而図である。
これらの図において、３１は．２ｌ（板として用いた直
径４インチのシリコンウェハーーである。該ウェハーー
３１の上には、５００個のμ−ＳＴＭ３２か７１・リッ
クス状に形成されている。各μ−ＳＴＭ３２の構成は第
１４図で説明したものと同一であるので、その詳細な説
明は省略する。図中、４はＩｔ−ＳＴＭの基板、６は微
小チップ電極である。夫々のμ−ＳＴＭは、３　ｍｍ　
Ｘ　３　ｍｍの領域に形成されている。ウェハー３］の
径は４インチであるから、図示のように５００個のμ一
Ｓ　Ｔ　Ｍを配置することが可能である。
また、既述したように、１，Ｓ１　プロセスを応用する
ことによって１．　ｍｍ　２の領域に微細なｔｔ　−Ｓ
’ｒＭを形成することが可能であり、且つこのような多
数のμ−ＳＴＭを同時に形成することか可能である。
上記５００個のμ−Ｓ′ｒ旧こは、第２図および第３図
に示すような配線か形成されている。即ち、第２図に示
すように、夫々のμ−ＳＴＭにおける走査用電極］　２
，１４，］．６　（第１４図（Ｂ）参照）及びハイアス
電圧印加州の微小チップ電極６は、各行ごとに並列に接
続されている。また、こうして各行ことに接続された！
ｚ−ＳＴＭは、第３図に示したように更に各列について
並列に接続されている。なお、第３図では省略している
が、各区画内に一つのμ−ＳＴＭが形成されている。こ
の様に全てのμ−ＳＴＭが並列に接続されているため、
一つの駆動電源で５００個のμ一Ｓ　’Ｉ”　Ｈの全て
を同時かつ同一に走査することかできる。従って、半導
体ウェハーーに５００個の回路パターンを同時に書き込
むことが可能である。
上記実施例の回路パターン作製装置を用い、直接書込み
により回路パターンを形成する方法について以下に説明
する。なお、以下では一つのμ−ＳＴＭの書込み動作に
ついて説明するが、５００個のμ−ＳＴＭの全てがこれ
と同じ動作をする。
第４図に示すように、μ−ＳＴＭ３２と半導体ウェハー
ー１とを、ジメチルカドミウムガスの雰囲気下に置き、
微小チップ電極６と半導体ウェハーー］との距離が数１
１ｍになるように固定する。この状態でチップ電極６に
１２Ｖ程度の大きい正のバイアス電圧を印加ずると、１
・ンネル電流（この場合は電界放出電子）か流れる。こ
の′ｉＫ子ビームによってジメチルカドミウムが解離し
、ｃｄか半導体ウェハー］に吸着される。従って、Ｘ，
Ｙ方向のアクチュエータ５ｘ　＋　　５ｙ　　（第１４
図参照）を駆動させることにより、任意の点にＣｄを吸
着させて任意のパターンを形成することができる。
第５図〜第７図は、こうしたパターン形成方法を具体的
に示している。即ち、チップ電極６にハイアス電圧を印
加すればその位置で書込みが行イつれ、バイアス電圧を
印加しなければその位置では書込みは行われない。従っ
て、第５図（Ａ）のように第１行を走査しながら、同図
（Ｂ）のようにバイアス電圧を印加すれば、バイアス電
圧をＯＮにした位置にのみ、ドッ１・状にＣｄを吸着さ
せることができる。続いて、第６図および第７図に示し
たように、第２行目および第３行目の走査を行うことに
より、図示のようなＣｄパターンを書き込むことができ
る。なお、一つのドッ１・の大きさは］　７ １０ｎｍＸ　］．Ｏｎｍである。従って、線幅１０ｎｍ
の微細な回路パターンを形成することかできる。
ところで、線幅１０ｎｍの微細パターンか形成できれば
、線幅１μｍのパターン形成技術を用いて従来１　０ｍ
　Ｘ　１　ｃｍのチップ領域に形成されているＬＳＩは
、第８図（Ａ）に示したように１００μ×１００μの領
域に集積することができる。しかしながら、アクチェー
タ５Ｘ，５Ｙによるμ−ＳＴＭの走査可能範囲はぜいぜ
い１０μＭ×ｌＯμｍ程度である。従って、アクチュエ
ー夕による走査可能範囲の１００倍の領域にパターンを
書き込まなければならない。
そのためには、チップ領域を１００個の区画に分割し、
μ−ＳＴＭを平行移動して各区画ごとにパターンを形成
して接続する必要がある。即ち、まず第８図（Ａ）のよ
うに第一の区画でパターンを形成した後、μ−ＳＴＭを
平行移動し、第８図（Ｂ）のように第二の区画にパター
ンを形成する。第二の区画には、当然ながら第一の区画
に形成したパターンに繋がるようにパターンを形成する
。こうして各区画に形成するパターンを精度よく接続す
るためには、μ−ＳＴＭを高精度で平行移動する必要が
ある。
そのためには、ステッピングモー夕を組み込んだＸＹス
テージ上に第１図の書込みヘッドを固定して使用すれば
よい。
次ぎに、第９図および第１０図を参照し、本発明の他の
実施例になる回路パターン作製装置を説明する。
この実施例では、第９図（Ａ）（Ｂ）に示したように、
アクチュエー夕をもたない多数の微小チップ電極６・・
・が、基板ウェハーー３１上にアレイ状に形成されてい
る。個々の微小チップ電極６の大きさは、直径１００人
以下、高さ２１ｔｍ程度である。
このような微小チップ電極６・・・は、第１５図で説明
した方法によって形成することができる。多数の微小チ
ップ電極６・・・は、１００本ごとのμチップ電極ユニ
ットに纏めて形成されている。各ｔｔ−チップ電極ユニ
ッの１００本の微小チップ電極６・・・は、第９図（Ｃ
）に示したようにＩ．ＯＸＩＯの７１・リックス状に配
列されている。隣接する微小チップ電極６間の距離は１
０μｍである。また、個々の微小電極６には、夫々独立
にバイアス電圧印加用の配線が形成されている。従って
、個々の微小チップ電極６には、夫々独立にバイアス電
圧を印加することが可能である。
第１０図（Ａ）に示したように、上記多数の微小チップ
電極６・・・が形成された基板ウエノ＼−３１は支持部
月３３上に固定され、該支持部祠３１はＸ方向アクチュ
エータ３　４　ｘ及びＹ方向アクチュエータ３４ｖを介
して固定枠３５に連結されている。第１０図（Ｂ）は、
同図（Ａ）のＢ−Ｂ線に沿う断面図である。
上記のように、この実施例の書込みヘッドでは個々の微
小チップ電極６・・・ごとにアクチュエー夕が設けられ
ていないから、各チップ電極６を独立に走査することは
できない。その代わりに、基板ウェハーー３１にアクチ
ュエータ３４ｘ，３４ｙを設けているから、基板ウェハ
ーー３１を動かすことによって、全てのチップ電極６・
・・を一斉に同じ方向に走査することができる。その際
、各チップ電極６・・・間の相対位置は変化しない。
更に、この実施例のもう一つの特徴は、第９図（Ｃ）に
示したように、各μ−チップ電極ユニッでは１００本の
微小チップ電極６・・・か、１０μ■の間隔でＬＯＸ　
１０のマトリックス状に配置されていることである。こ
れによって、先の実施例のようにＸＹステージによる平
行移動を行わなくても、第８図のチップ領域内に連続し
たパターンを形成できる。
即ち、一つのμ−チップ電極ユニッの面積は、第８図の
チップ領域と同じ１００μｍ　Ｘ　　１００μｍである
。従って、アクチュエータ３４Ｘ，３４Ｙによるチップ
電極６の走査範囲を１０μｎ１とすれば、１００μｍ　
Ｘ　　１００μ川のチップ領域は全て何れかの微小チッ
プ電極６の走査範囲に含まれることになる。加えて、個
々の微小チップ電極６には独立にバイアス電圧を印加で
きる。従って、第４図について説明したのと同様の方法
で直接書込みを行えば、ＸＹステージによる平行移動を
行うことなく、１００本の微小電極６・・・からなるμ
−チップ電極ユニッによって　ｌＯＯμｍ　Ｘ　　１．
００μｍの領域内の任２］ 意の位置にＣｄを吸着させることかできる。これは、１
００本の微小チップ電極６・・・の夫々に異なったパタ
ーンを書き込ませることによって、１００μｍＸ１００
μｍの領域内に所望のパターンを一度に形成できること
を意味している。
上記のμ−チップ電極ユニッを構成する１００本のチッ
プ電極８・・・は、１００μｍ　Ｘ　　１００μｍの領
域内に形成される。従って、４インチの基板ウエノ１−
３１を用いれば、５００個のμ−チップ電極ユニッを形
成することができる。この５００個のμ−チップ電極ユ
ニットにおいて、対応するチップ電極８を相互に並列に
接続して同一のバイアス電圧を印加するようにすれば、
μ−チップ電極ユニットの数だけの同じ回路パターンを
一度に作成することかできる。この場合、バイアス電圧
を供給する電源回路が１００個（先の実施例では１個）
必要となるが、チップ領域にパターンを書込むために必
要な時間は１／　１００に短縮される。
ところで、既述したようにジメチルカドミウム等の有機
金属ガス雰囲気中で書込みを行うためには、書込みの操
作を真空チャンバーの中で行う必要がある。このために
使用する装置の一例を、第１１図に示す。同図において
、４０は真空チャンバである。該真空チャンバ４０には
有機金属ガスを導入する機構と、動作中にガス圧か変化
しないように、ガス圧を１　ｍＴｏｒｒ以下で制御する
機構か設けられている。真空チャンバ４０内にはＸＹス
テージ４１が設置されている。ＸＹステージ４］は、内
部に組み込まれたステッピングモータにより微小範囲で
の平行移動か可能で、且つ高粘度の位置決めが可能であ
る。ステージ４］の」二には支持台４２か設けられてい
る。多数のｌｌ−ＳＴＭを有ずる基板ウェハーー３１は
、ステージＸＹによる移動の際にも動かないようにしっ
かりと支持台４２に固定される。
一方、真空チャンバ４０内で上下移動でき、旧つ水平面
内で回動できる基板搬送機構４３が設けられている。該
基板搬送機構４３にはステッピンクモータを組み込んだ
Ｚ方向ステージ４４が設けられ、更に積層型アクチュエ
ータ４５ａ〜４．　５　ｃが設けられている。パターン
を形成すべき半導体ウェハーー１は、該基板搬送機構４
３はによって、予備チャンバから真空チェンバ４０内に
搬送される。半導体ウェハーー１の中心と書込みヘッド
３１の中心とが一致するような所定の水平位置にきたと
ころで基板搬送機構４３は下降し、半導体ウェハーー３
１を書込みヘッド３１から１　ｍｍの位置まで接近させ
る。その後、基板搬送機構４３に設けられたＺステージ
４４と、該ステージに設けられたアクチュエータ４５ａ
〜４５ｃによって、半導体ウェハーー１は書込みヘッド
３１との間で１・ンネル電流が流れ１りる距ｉ１！（０
１　μｍ）まで接近させられる。即ち、ますＺステージ
４４によって書込みヘッド３１から約１μｍ程度の位置
まで接近させる。次いて、アクチュエータ４５ａ〜４５
ｃを駆動するによって、０．１μｍの位置まで接近させ
る。
この位置に固定した後、既述した方法により直接書込み
によるパターン形成か行われる。
ところで、書込みを行う場合には、半導体ウェハーー１
と書込みヘッド３１とが平行でなければならない。何故
なら、両者が平行でないと１・ンネル電流が流れない箇
所が生じ、回路パターンの書けない部分や欠陥が生じる
からである。この問題は、半導体ウェハーー１を位置決
めする際に、３本のアクチュエータ４５ａ〜４５ｃを次
のようにして用いることで解決できる。
即ち、まず第１２図（Ａ）に示したように、アクチュエ
ータ４５ａを伸ばして半導体ウェハーー１の一部を１・
ンネル領域まで微小チップ電極４に接近させる。次いで
、第１２図（Ｂ）に示したように、順次アクチュエータ
４５ｂ，４５ｃを仲ばずことにより、全ての微小チップ
電極４・・・から１・ン不ル電流が検出され、且つこれ
らトンネル電流値のばらつきが１０％以内となるように
半導体ウエノ１１の位置を調節すればよい。この微調整
を行うとき、チャンバー４０の内部は真空であるのが望
ましい。しかし、有機金属ガス雰囲気下であっても、微
小チップ電極６と半導体ウエＩ＼−１との間のバイアス
電圧を１００ｍＶ以下とすれば、書込みを行うことなく
、半導体ウェハーー１の位置を上記のようにして微調整
することができる。
なお、上記各実施例の装置を用いれば、既述した直接書
込み法だけでなく、リソグラフィー法によってもパター
ンを形成することかできる。リソグラフィーにおいては
、まず半導体ウェハーー１の表面に形成したマスク祠料
膜に対して直接書込みの場合と同様の書込みを行うこと
により、マスクパターンを形成する。その後、このマス
クパターンを用いた選択エッチング、或るいはリフトオ
フ法によって所望のパターンを形成する。そのためのマ
スク材料膜としては、ＬＢ膜を用いるのが好ましい。
〔発明の効果〕
以上詳述したように、本発明によれば複数のｔｚ−ＳＴ
Ｍを平面上に配列した書込みヘッドを用いることにより
、半導体ウェハーーの多数のチップ領域に対し、微細な
配線パターン等を同時かつ効率よく形成できる等、顕著
な効果を得ることができる。
【図面の簡単な説明】
第１図〜第３図は本発明の一実施例になる回路パターン
作製装置を示す図であり、第４図〜第８図はこの装置を
用いた回路パターン作成方法を示す説明図、第９図〜第
１０図は本発明の他の実施例になる回路パターン作製装
置を示す図、第１１図および第１２図は本発明の回路パ
ターン作成方法の実施に用いる装置の説明図、第１３図
はＳＴＭの原理を応用した回路パターン作成方法を示す
説明図、第１４図は本発明において採用する従来のμ−
ＳＴＭを示す図、第１５図はμ−８１’Ｈの微小チップ
電極を形成できる公知の方法を示す図である。 １・・・半導体ウェハーー　５・・アクチュエー夕、６
・・・微小チップ電極、３１・・・基板ウェハーー３２
・・・μ−ＳＴＭ，３Ｂ・支持部材、３４・・アクチュ
エー夕、３５・・固定枠、４０・・真空チャンハ、４］
・・ＸＹステージ、４２・固定台、４３　基板搬送機構
、４　４　−　Ｚステーシ、４５ａ−４５ｃ・アクチュ
エータ 出願人代理人　弁理士　坪井　　淳 第１５図（Ａ） 第１５図（Ｂ） １４図 （Ｃ） 第１５図（Ｃ）

Claims (10)

    【特許請求の範囲】
  1. （１）平坦な表面を有する基板上に、複数個のμ−ＳＴ
    Ｍを各μ−ＳＴＭのチップ電極の高さが一定になるよう
    に配列した書込みヘッドを具備したことを特徴とする回
    路パターン作製装置。
  2. （２）前記書込みヘッドには、基板表面９ｍｍ＾２当り
    １個以上のμ−ＳＴＭが配置されている請求項１に記載
    の回路パターン作製装置。
  3. （３）前記書込みヘッドにおける各μ−ＳＴＭのチップ
    電極、またはチップ電極およびアクチュエータ用電極が
    電気的に並列に接続されている請求項１に記載の回路パ
    ターン作製装置。
  4. （４）平坦な表面を有する基板上に、複数個のμ−ＳＴ
    Ｍの配列からなるμ−ＳＴＭユニットを複数個配列した
    書込みヘッドを具備したことを特徴とする回路パターン
    作製装置。
  5. （５）前記複数のμ−ＳＴＭユニット間で、μ−ＳＴＭ
    のチップ電極、またはチップ電極およびアクチュエータ
    用電極を電気的に並列に接続して構成した請求項４に記
    載の回路パターン作製装置。
  6. （６）一つμ−ＳＴＭユニット中に配列された各μ−Ｓ
    ＴＭのチップ電極に対して個別にバイアス電極が印加で
    きるように、各チップ電極に接続する電極が独立した設
    けられている請求項５に記載の回路パターン作製装置。
  7. （７）各μ−ＳＴＭのチップ電極が、二次元または三次
    元アクチュエータに支持されている請求項１または４に
    記載の回路パターン作製装置。
  8. （８）ウェハー上に複数個の回路パターンを直接書込み
    により作製する方法において、請求項１または４に記載
    の書込みヘッドとウェハーを近接させて位置付け、有機
    金属ガス中でμ−ＳＴＭの針とウェハーとを相対的に二
    次元方向に移動させながらバイアス電圧を針に印加して
    、有機金属ガス中の金属をウェハー上にデポジットする
    ことにより回路を形成することを特徴とする方法。
  9. （９）ウェハー上に複数個の回路パターンをリソグラフ
    ィーを用いて作製する方法において、請求項１または請
    求項４に記載の書込みヘッドと、表面にレジストを有す
    るウェハーとを近接させて位置付け、μ−ＳＴＭのチッ
    プ電極とウハーとを相対的に二次元移動させながらバイ
    アス電圧を印加することによりウェハー上にマスクを形
    成し、該マスクを介して所望の物質をデポジットして回
    路を形成することを特徴とする方法。
  10. （１０）ウェハー上に複数個の回路パターンをリソグラ
    フィーを用いて作製する方法において、請求項１または
    請求項４に記載の書込みヘッドと、表面にレジストを有
    するウェハーとを近接させて位置付け、μ−ＳＴＭの針
    とウェハーとを相対的に二次元移動させながらバイアス
    電圧を印加してウェハー上にマスクを形成し、該マスク
    を介してエッチングを施し、ウェハー上に回路を形成す
    ることを特徴とする方法。
JP1115821A 1989-05-09 1989-05-09 μ―ＳＴＭを用いた回路パターン作製装置および回路パターン作製方法 Pending JPH02295050A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1115821A JPH02295050A (ja) 1989-05-09 1989-05-09 μ―ＳＴＭを用いた回路パターン作製装置および回路パターン作製方法
US07/517,588 US5216254A (en) 1989-05-09 1990-05-01 Circuit pattern forming apparatus using mu-stm
DE69016823T DE69016823T2 (de) 1989-05-09 1990-05-07 Vorrichtung zum Aufbringen eines Leiterbahnmusters unter Verwendung eines Rastertunnelmikroskops.
EP90108535A EP0397073B1 (en) 1989-05-09 1990-05-07 Circuit pattern forming apparatus using mu-STM

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1115821A JPH02295050A (ja) 1989-05-09 1989-05-09 μ―ＳＴＭを用いた回路パターン作製装置および回路パターン作製方法

Publications (1)

Publication Number Publication Date
JPH02295050A true JPH02295050A (ja) 1990-12-05

Family

ID=14671941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1115821A Pending JPH02295050A (ja) 1989-05-09 1989-05-09 μ―ＳＴＭを用いた回路パターン作製装置および回路パターン作製方法

Country Status (4)

Country Link
US (1) US5216254A (ja)
EP (1) EP0397073B1 (ja)
JP (1) JPH02295050A (ja)
DE (1) DE69016823T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04288815A (ja) * 1990-10-09 1992-10-13 Internatl Business Mach Corp <Ibm> パターン形成方法及び装置
EP0522168A1 (en) * 1991-01-11 1993-01-13 Hitachi, Ltd. Surface atom machining method and apparatus

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2981804B2 (ja) * 1991-07-31 1999-11-22 キヤノン株式会社 情報処理装置、それに用いる電極基板、及び情報記録媒体
JP3246987B2 (ja) * 1992-09-10 2002-01-15 キヤノン株式会社 マルチプローブ制御回路を具備する情報処理装置
DE4342314C2 (de) * 1993-12-11 1997-08-14 Joachim Behrendt Verfahren zur Erzeugung von Strukturen
US7214569B2 (en) * 2002-01-23 2007-05-08 Alien Technology Corporation Apparatus incorporating small-feature-size and large-feature-size components and method for making same
IL182371A0 (en) * 2006-04-04 2007-07-24 Hanita Coatings R C A Ltd Patterns of conductive objects on a substrate and method of producing thereof
US20090165296A1 (en) * 2006-04-04 2009-07-02 Yoash Carmi Patterns of conductive objects on a substrate and method of producing thereof
US7992293B2 (en) * 2006-04-04 2011-08-09 Hanita Coatings R.C.A. Ltd Method of manufacturing a patterned conductive layer
WO2011149555A1 (en) 2010-05-28 2011-12-01 The Mathworks, Inc. Message-based model verification

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4477729A (en) * 1982-10-01 1984-10-16 International Business Machines Corporation Continuously writing electron beam stitched pattern exposure system
EP0194323B1 (en) * 1985-03-07 1989-08-02 International Business Machines Corporation Scanning tunneling microscope
US4785189A (en) * 1985-04-29 1988-11-15 International Business Machines Corporation Method and apparatus for low-energy scanning electron beam lithography
JPH0712013B2 (ja) * 1985-04-29 1995-02-08 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 低エネルギ電子ビーム・リソグラフイ露光装置及びその方法
EP0247219B1 (en) * 1986-05-27 1991-05-15 International Business Machines Corporation Direct access storage unit
US4906840A (en) * 1988-01-27 1990-03-06 The Board Of Trustees Of Leland Stanford Jr., University Integrated scanning tunneling microscope
EP0363550B1 (en) * 1988-10-14 1994-08-03 International Business Machines Corporation Distance-controlled tunneling transducer and direct access storage unit employing the transducer
US4968390A (en) * 1988-11-03 1990-11-06 Board Of Regents, The University Of Texas System High resolution deposition and etching in polymer films
JP2547869B2 (ja) * 1988-11-09 1996-10-23 キヤノン株式会社 プローブユニット，該プローブの駆動方法及び該プローブユニットを備えた走査型トンネル電流検知装置
US5015850A (en) * 1989-06-20 1991-05-14 The Board Of Trustees Of The Leland Stanford Junior University Microfabricated microscope assembly

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04288815A (ja) * 1990-10-09 1992-10-13 Internatl Business Mach Corp <Ibm> パターン形成方法及び装置
EP0522168A1 (en) * 1991-01-11 1993-01-13 Hitachi, Ltd. Surface atom machining method and apparatus
EP0522168A4 (ja) * 1991-01-11 1994-08-31 Hitachi, Ltd.

Also Published As

Publication number Publication date
DE69016823D1 (de) 1995-03-23
EP0397073B1 (en) 1995-02-15
DE69016823T2 (de) 1995-09-21
US5216254A (en) 1993-06-01
EP0397073A2 (en) 1990-11-14
EP0397073A3 (en) 1991-09-11

Similar Documents

Publication Publication Date Title
US9070556B2 (en) Patterning of nanostructures
DE68929298T2 (de) Verfahren und Einrichtung zur Verarbeitung einer feinen Struktur
US6313905B1 (en) Apparatus and method for defining a pattern on a substrate
US20020182542A1 (en) Electron emission lithography apparatus and method using a selectively grown carbon nanotube
CA2336670A1 (en) Integrated microcolumn and scanning probe microscope arrays
JPH02295050A (ja) μ―ＳＴＭを用いた回路パターン作製装置および回路パターン作製方法
US4785189A (en) Method and apparatus for low-energy scanning electron beam lithography
Joachim et al. Multiple atomic scale solid surface interconnects for atom circuits and molecule logicgates
US20020021428A1 (en) Charged-particle-beam microlithography stage including actuators for moving a reticle or substrate relative to the stage, and associated methods
JP2605592B2 (ja) 電子線ホログラフィによるナノサイズドットパターン形成方法および描画装置
US8648315B1 (en) Accelerator having a multi-channel micro-collimator
CA2336557A1 (en) Microfabricated template for multiple charged particle beam calibrations and shielded charged particle beam lithography
JPH0341449A (ja) リソグラフイ・マスクの製造方法およびリソグラフイ装置
US8680792B2 (en) Accelerator having acceleration channels formed between covalently bonded chips
JP3062967B2 (ja) カンチレバー型アクチュエータ及びそれを用いた走査型トンネル顕微鏡、情報処理装置
JPH04263142A (ja) プローブユニット、これを用いた情報処理装置及び情報処理方法
EP0200083B1 (en) Apparatus for low-energy scanning electron beam lithography
JP3114023B2 (ja) 集積化アクチュエーターの製造方法
JP2986127B2 (ja) 微細パターンの描画方法及び描画装置
JPH0362546A (ja) 走査探針及びその製造方法
JP2870505B2 (ja) 電子ビーム露光装置
KR100586740B1 (ko) 탄소나노튜브 팁을 이용한 전자빔 마이크로 소스, 전자빔마이크로컬럼 모듈 및 그 제작 방법
JP4331437B2 (ja) 化合物・合金構造物の製造方法
Watanabe et al. Diamond tip arrays for parallel lithography and data storage
JPH08248064A (ja) 微細パターン形成装置及び特性測定装置