JPH02274106A - Mixer circuit - Google Patents
Mixer circuitInfo
- Publication number
- JPH02274106A JPH02274106A JP9711389A JP9711389A JPH02274106A JP H02274106 A JPH02274106 A JP H02274106A JP 9711389 A JP9711389 A JP 9711389A JP 9711389 A JP9711389 A JP 9711389A JP H02274106 A JPH02274106 A JP H02274106A
- Authority
- JP
- Japan
- Prior art keywords
- balanced
- mixer
- unbalanced
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Superheterodyne Receivers (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、低雑音、低歪のミキサ回路に関するものであ
る。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a mixer circuit with low noise and low distortion.
従来の技術
近年、高周波機器類の高性能化に伴ない、低雑音、低歪
のミキサ回路が強く求められている。BACKGROUND OF THE INVENTION In recent years, as high-frequency equipment has become more sophisticated, there has been a strong demand for mixer circuits with low noise and low distortion.
以下に従来のミキサ回路について説明する。A conventional mixer circuit will be explained below.
第６図は従来のダブルバランストミキサ回路を示すもの
である。第６図において１０１〜１１０はＦＥＴ（電界
効果トランジスタ）、１１１〜１２０は抵抗器、１２１
〜１２８はコンデンサ、１３０はＬＯ信号入力端子、１
３１はＲＦ信号入力端子、１３２ 、１３３は中間周波
信号（以後ＩＦ倍信号呼ぶ）出力端子、１４０〜１４２
はそれぞれＦＥＴ１０１〜１０４，１０６〜１０６およ
び１０８〜１０９のゲートバイアス印加端子、１６０は
電源端子、１６１は接地である。FIG. 6 shows a conventional double balanced mixer circuit. In FIG. 6, 101 to 110 are FETs (field effect transistors), 111 to 120 are resistors, and 121
~128 is a capacitor, 130 is an LO signal input terminal, 1
31 is an RF signal input terminal, 132 and 133 are intermediate frequency signal (hereinafter referred to as IF multiplied signal) output terminals, 140 to 142
are gate bias application terminals of FETs 101 to 104, 106 to 106, and 108 to 109, respectively; 160 is a power supply terminal; and 161 is a ground.
以上の様に構成されたダブルバランストミキサ回路の動
作を説明する。The operation of the double balanced mixer circuit configured as above will be explained.
ＲＦ端子３１およびＬＯ端子１３０から入力された信号
は、それぞれＦＥＴ１０５〜１ｏアおよびＦＥＴ１０８
〜１１０で構成される不平衡−平衡変換回路により不平
衡信号に変換され、ＦＥＴ１ｏ１〜１０４で構成される
ダブルバランストミキサに入力される。今、ＲＦ倍信号
周波数をｆｌ。Signals input from the RF terminal 31 and the LO terminal 130 are input to FETs 105 to 1oA and FET 108, respectively.
The unbalanced signal is converted into an unbalanced signal by an unbalanced-to-balanced conversion circuit comprised of FETs 1o1 to 110, and input to a double balanced mixer comprised of FETs 1o1 to 104. Now fl the RF multiplied signal frequency.
ＬＯ倍信号周波数をｆ２とすると、ダブルバランストミ
キサによｆ）ＲＦ 、ＬＯの各信号は周波数混合され、
ＩＦ端子１３２ 、１３３に、Ｉｆ１±ｆ２の周波数の
ＩＦ倍信号出力される。このときダブルバランストミキ
サ内で発生した２次歪は、ＩＦ出力端子に接続される平
衡−不平衡変換器により打ち消すことができる。If the LO multiplied signal frequency is f2, then f) the RF and LO signals are frequency mixed by a double balanced mixer,
A signal with a frequency of If1±f2 multiplied by IF is output to IF terminals 132 and 133. At this time, the second-order distortion generated within the double-balanced mixer can be canceled by the balanced-unbalanced converter connected to the IF output terminal.
発明が解決しようとする課題
しかしながら、上記従来の構成では大きな変換利得を得
るために端子１３ｏからＲＦ倍信号、端子１３１からＬ
Ｏ倍信号入力すると、ＦＥＴ１０１〜１０４のゲートに
入力されるＲＦ倍信号振幅が大きくなりすぎて、ＦＥＴ
１０１〜１０４の最大許容入力振幅（以後ダイナミック
レンジと呼ぶ）を越えるため、ＦＥＴ１０１〜１０４で
発生する３次歪が大きくなるという欠点を有していた。Problems to be Solved by the Invention However, in the conventional configuration described above, in order to obtain a large conversion gain, the RF multiplied signal is output from the terminal 13o, and the L signal is output from the terminal 131.
When the O times signal is input, the amplitude of the RF times signal input to the gates of FETs 101 to 104 becomes too large, and the FETs
Since the maximum permissible input amplitude (hereinafter referred to as dynamic range) of FETs 101 to 104 is exceeded, the third-order distortion generated in FETs 101 to 104 becomes large.
また、ＦＥＴ１０８，１０９の非線形性により、２次、
３次歪が発生するという欠点をも有していた。Also, due to the nonlinearity of FETs 108 and 109, the second-order
It also had the disadvantage of generating third-order distortion.
本発明は上記従来の問題点を解決するもので、低歪高利
得かつ低雑音のミキサ回路を提供することを目的とする
。The present invention solves the above-mentioned conventional problems, and aims to provide a mixer circuit with low distortion, high gain, and low noise.
課題を解決するための手段
この目的を達成するために本発明のミキサ回路は、
（１）ＦＥＴを用いたバランストミキサの入力端と不平
衡−平衡変換器出力端との接続点と接地間ニ、前記バラ
ンストミキサの入力インピーダンスおよび不平衡−平衡
変換器の出力インピーダンスよりも低い抵抗値をもつ抵
抗器と接続するもの。Means for Solving the Problems To achieve this object, the mixer circuit of the present invention has the following features: (1) Between the connection point of the input end of the balanced mixer using FET and the output end of the unbalanced-balanced converter and ground. (d) Connecting to a resistor having a resistance value lower than the input impedance of the balanced mixer and the output impedance of the unbalanced-balanced converter.
（２）ＦＥＴを用いたバランストミキサのゲートおよび
ソースにそれぞれ不平衡−平衡変換器を接続した回路に
おいて、前記バランストミキサを構成する各ＦＥＴのソ
ース端子に、抵抗器を直列に接続するもの。(2) In a circuit in which an unbalanced-balanced converter is connected to the gate and source of a balanced mixer using FETs, a resistor is connected in series to the source terminal of each FET constituting the balanced mixer. .
（３）ＦＥＴを用いたバランストミキサのゲートおよび
ソースにそれぞれ不平衡−平衡変換器を接続した回路に
おいて、前記バランストミキサのソース共通接続点と不
平衡−平衡変換器出力端との接続点に、抵抗器を直列に
接続するもの。(3) In a circuit in which an unbalanced-balanced converter is connected to the gate and source of a balanced mixer using FETs, a connection point between the source common connection point of the balanced mixer and the output end of the unbalanced-balanced converter. and a resistor connected in series.
（４）ＦＥＴを用いたバランストミキサのゲートおよび
ソースにそれぞれ不平衡−平衡変換器を接続した回路に
おいて、前記バランストミキサを構成するＦＥＴのソー
スに接続される前記不平衡−平衡変換器を複数個のＦＥ
Ｔからなる差動増幅器で構成し、前記差動増幅器の差動
対をなすＦＥＴのソース端子に抵抗器を直列に接続する
もの。(4) In a circuit in which an unbalanced-balanced converter is connected to the gate and source of a balanced mixer using FETs, the unbalanced-balanced converter connected to the source of the FET constituting the balanced mixer. multiple FEs
A resistor is connected in series to the source terminals of FETs forming a differential pair of the differential amplifier.
（５）ＦＥＴを用いたバランストミキサのゲートおよび
ソースにそれぜれ不平衡−平衡変換器を接続した回路に
おいて前記バランストミキサを構成するＦＥＴのゲート
に接続される前記不平衡−平衡変換器を、複数個のＦＥ
Ｔからなる差動増幅器で構成し、前記差動増幅器の差動
対をなすＦＥＴのそれぞれのゲート端子とドレイン端子
の間に帰還回路を接続する。(5) In a circuit in which an unbalanced-balanced converter is connected to the gate and source of a balanced mixer using FETs, the unbalanced-balanced converter is connected to the gate of the FET constituting the balanced mixer. , multiple FEs
A feedback circuit is connected between the gate terminal and drain terminal of each FET forming a differential pair of the differential amplifier.
作 用
この構成により、
（１） ダブルバランストミキサを構成するＦＥＴに
入力されるＲＦ倍信号振幅を小さくすることができる。Effect: With this configuration, (1) the amplitude of the RF multiplied signal input to the FETs forming the double balanced mixer can be reduced;
（２） ダブルバランストミキサを構成するＦＥＴの
ダイナミックレンジを拡大することができる。(2) The dynamic range of the FETs constituting the double-balanced mixer can be expanded.
（３） （２）に同じ
（４） ＲＦ倍信号不平衡−平衡変換を行なう差動ＭＨ
ＩＩ器を構成するＦＥＴのダイナミックレンジを拡大す
ることができる。(3) Same as (2) (4) Differential MH that performs RF double signal unbalanced-balanced conversion
The dynamic range of the FET forming the II device can be expanded.
（５）ＲＦ倍信号不平衡−平衡変換を行なう差動増幅器
を構成するＦＥＴの入力インピーダンスを下げ、入力信
号の振幅を小さくすることができる。(5) The input impedance of the FET constituting the differential amplifier that performs unbalanced-balanced RF multiplied signal conversion can be lowered, and the amplitude of the input signal can be reduced.
ため、低歪、高利得、低雑音のダブルバランストミキサ
を実現することができる。Therefore, it is possible to realize a double-balanced mixer with low distortion, high gain, and low noise.
実施例
以下本発明の一実施例について図面を参照しながら説明
する。EXAMPLE An example of the present invention will be described below with reference to the drawings.
第１図は本発明の特許請求の範囲１の実施例におけるダ
ブルバランストミキサの回路図を示すものである。第１
図において、１０１〜１１０はＦＥＴ、 １１１〜１２
０，１６２，１６３は抵抗器、１２１〜１２８，１６０
，１６１はコンデンサ、１３０はＲＦ信号入力端子、１
３１はＬＯ信号入力端子、１３２ 、１３３はＩＦ信号
出力端子、１４０〜１４２はＦＥＴのバイアス電圧印加
端子、１５０は電源端子、１６１は接地である。以上の
様に構成されたダブルバランストミキサ回路の動作につ
いて説明する。ＲＦ信号入力端子１３０およびＬＯ信号
入力端子１３１から入力されたＲＦ倍信号周波数ｆ１）
およびＬＯ倍信号周波数ｆ２）はそれぞれ、ＦＥＴ１ｏ
６〜１０７，１０８〜１１０で構成される不平衡−平衡
変換器により平衡信号に変換された後、ＦＥＴ１ｏ１〜
１０４で構成されるダブルバランストミキサに入力され
、周波数変換されたＩＦ倍信号周波数Ｉｆ、±ｆ２１が
、ＩＦ信号出力端子１３２゜１３３に出力される。FIG. 1 shows a circuit diagram of a double balanced mixer according to an embodiment of claim 1 of the present invention. 1st
In the figure, 101 to 110 are FETs, 111 to 12
0,162,163 is a resistor, 121-128,160
, 161 is a capacitor, 130 is an RF signal input terminal, 1
31 is an LO signal input terminal, 132 and 133 are IF signal output terminals, 140 to 142 are FET bias voltage application terminals, 150 is a power supply terminal, and 161 is a ground. The operation of the double balanced mixer circuit configured as above will be explained. RF multiplied signal frequency f1) input from the RF signal input terminal 130 and the LO signal input terminal 131
and LO multiplied signal frequency f2) are FET1o
After being converted into a balanced signal by an unbalanced-balanced converter composed of 6 to 107 and 108 to 110, FET1o1 to
The IF multiplied signal frequency If, ±f21 inputted to the double balanced mixer composed of 104 and subjected to frequency conversion is outputted to IF signal output terminals 132 and 133.
このとき、不平衡変換されたＲＦ倍信号、６０Ωの特性
インピーダンスをもつ信号線から、数百〜数にΩのイン
ピーダンスをもつＦＥＴのゲートに入力されるが、入出
力の電力が等しいことから、ｖｔｎ”Ｒｉｎ ＝”ｏｕ
ｔ’／Ｒｏｕｔ に従って、ゲートにおける信号振幅
が非常に大きくなる。信号振幅が大きいほど歪成分は大
きくなるので、これを防ぐため、１００〜３００Ωの抵
抗器をもつ抵抗器１６２ 、１６３を接続し、ゲートに
おける信号振幅を小さくし、歪成分を小さくすることが
できる。At this time, the unbalanced RF multiplied signal is input from a signal line with a characteristic impedance of 60 Ω to the gate of the FET, which has an impedance of several hundred to several Ω, but since the input and output powers are equal, vtn”Rin=”ou
According to t'/Rout, the signal amplitude at the gate becomes very large. The larger the signal amplitude, the larger the distortion component, so to prevent this, resistors 162 and 163 having a resistance of 100 to 300 Ω are connected to reduce the signal amplitude at the gate and reduce the distortion component. .
第２図は本発明の特許請求の範囲２の第１の実施例と示
すものである。第２図において、第１図と異なる点は、
コンデンサ１８０ 、１６１と抵抗器１６２ 、１６３
を省き、抵抗１了ｏ〜１了３を接続したことである。第
２図の回路の基本的動作は、特許請求の範囲１の実施例
と同様であるが、抵抗器１７０〜１７３によりダブルバ
ランストミキサを構成するＦＥＴ１０１〜１０４のダイ
ナミックレンジを拡大することができる。FIG. 2 shows a first embodiment of claim 2 of the present invention. In Figure 2, the differences from Figure 1 are as follows:
Capacitors 180, 161 and resistors 162, 163
is omitted, and resistors 1 to 3 are connected. The basic operation of the circuit shown in FIG. 2 is the same as that of the embodiment according to claim 1, but the dynamic range of the FETs 101 to 104 constituting the double balanced mixer can be expanded by the resistors 170 to 173. .
第３図は、本発明の特許請求の範囲３の実施例を示すも
のである。第２図と異なる点は抵抗器１７０〜１７４を
省き抵抗器１８０，１８１を接続したことである。抵抗
器１８０〜１８１によシ、第２図の回路と同様の効果を
得ることができる。FIG. 3 shows an embodiment of claim 3 of the present invention. The difference from FIG. 2 is that resistors 170 to 174 are omitted and resistors 180 and 181 are connected. By using the resistors 180-181, the same effect as the circuit shown in FIG. 2 can be obtained.
第４図は本発明の特許請求の範囲４の実施例を示すもの
である。第１図と異なる点は、コンデンサ１６０，１６
１と抵抗１６２ 、１６３を省き、抵抗器１９０，１９
１と接続したことである。第４図の回路の動作は特許請
求の範囲１の実施例と同様であるが、抵抗器１９０，１
９１により、ＦＥＴ１０８．１０９のダイナミックレン
ジを拡大することができる。FIG. 4 shows an embodiment of claim 4 of the present invention. The difference from FIG. 1 is that capacitors 160, 16
1 and resistors 162 and 163 are omitted, and resistors 190 and 19 are replaced.
This is because it was connected to 1. The operation of the circuit of FIG. 4 is similar to the embodiment of claim 1, except that resistors 190, 1
91, the dynamic range of the FETs 108 and 109 can be expanded.
第６図は本発明の特許請求の範囲６の実施例を示すもの
である。第１図と異なる点は、コンデンサ１６０，１６
１と抵抗器１６２ 、１６３を省き、コンデンサ２００
．２Ｑ１と抵抗器２０２ 、２０３による帰還回路を接
続した点である３、第５図の回路の動作は、特許請求の
範囲１の実施例の回路と同様であるが、帰還回路により
ＦＫＴ１０８，１０９のゲートにおけるＲＦ入力信号の
振幅を小さくすることができる。FIG. 6 shows an embodiment of claim 6 of the present invention. The difference from FIG. 1 is that capacitors 160, 16
1 and resistors 162 and 163 are omitted, and the capacitor 200 is
．． 2Q1 and a feedback circuit formed by resistors 202 and 203 are connected. 3. The operation of the circuit shown in FIG. The amplitude of the RF input signal at the gate can be reduced.
発明の効果
以上の様に本発明は、ダブルバランストミキサを構成す
るＦＥＴのゲートにＲＦ倍信号、ソースにＬＯ倍信号そ
れぞれ入力することにより、高利得、低雑音を得るだけ
でなく、下記Ｏ）〜（４）の効果により、同時に低歪の
ダブルバランストミキサを実現することができる。Effects of the Invention As described above, the present invention not only obtains high gain and low noise by inputting an RF multiplied signal to the gate of the FET constituting the double balanced mixer and an LO multiplied signal to the source, but also achieves the following O ) to (4), a double-balanced mixer with low distortion can be realized at the same time.
（１）ＲＦ信号側の不平衡−平衡変換回路の出力と、ダ
ブルバランストミキサのゲート入力との接続点と、低抵
抗で接地することにより、ダブルバランストミキサに入
力されるＲＦ倍信号振幅を抑える。(1) By grounding the connection point between the output of the unbalanced-balanced conversion circuit on the RF signal side and the gate input of the double-balanced mixer with a low resistance, the RF multiplied signal amplitude is input to the double-balanced mixer. suppress.
（２） ダブ７レバランストミキサを構成するＦＥＴ
のソースに抵抗を直列に接続することにより、ＦＥＴの
ダイナミックレンジを拡大する。(2) FETs that make up the Dove 7 rebalanced mixer
By connecting a resistor in series to the source of the FET, the dynamic range of the FET is expanded.
（３）ダブルバランストミキサを構成するＦＥＴのソー
ス共通接読点とＬＯ側の不平衡−平衡変換器出力との間
に抵抗器を接続する。(3) Connect a resistor between the source common contact point of the FETs constituting the double balanced mixer and the output of the unbalanced-balanced converter on the LO side.
（４） ＲＦ側の不平衡−平衡変換器を構成するＦＥＴ
のソースに抵抗を直列に接続することにより、ＦＥＴの
ダイナミックレンジを拡大する。(4) FET constituting the unbalanced-balanced converter on the RF side
By connecting a resistor in series to the source of the FET, the dynamic range of the FET is expanded.
（５）ＲＦ側の不平衡−平衡変換器を構成するＦＥＴの
ゲートとソース間に帰還回路を接続することにより、Ｆ
ＥＴの入力インピーダンスを下げる。(5) By connecting a feedback circuit between the gate and source of the FET that constitutes the unbalanced-balanced converter on the RF side, the FET
Lower the input impedance of ET.
第１図〜第５図は本発明の各実施例のミキサ回路図、第
６図は従来のダブルバランストミキサの回路図である。
１０１〜１１０・・・・・・ＦＥＴ １１ｊ〜１２０
゜１８２ 、１６３・・・・・・抵抗器。
代理人の氏名 弁理士 粟 野 重 孝 ほか１名〜
う
ぢ
口）
、３1 to 5 are mixer circuit diagrams of each embodiment of the present invention, and FIG. 6 is a circuit diagram of a conventional double-balanced mixer. 101~110...FET 11j~120
゜182, 163...Resistor. Name of agent: Patent attorney Shigetaka Awano and 1 other person (Ujiguchi), 3
Claims (5)
のゲートおよびソースにそれぞれ不平衡−平衡変換器を
接続した回路において、前記バランストミキサの入力端
と不平衡−平衡変換器出力端との接続点と接地間に、前
記バランストミキサのゲート入力インピーダンスおよび
不平衡−平衡変換器の出力インピーダンスよりも低い抵
抗値をもつ抵抗器を接続したミキサ回路。(1) In a circuit in which an unbalanced-balanced converter is connected to the gate and source of a balanced mixer using field-effect transistors, the connection point between the input end of the balanced mixer and the output end of the unbalanced-balanced converter. and ground, a mixer circuit having a resistor having a resistance value lower than the gate input impedance of the balanced mixer and the output impedance of the unbalanced-balanced converter.
のゲートおよびソースにそれぞれ不平衡−平衡変換器を
接続した回路において、前記バランストミキサを構成す
る各スランジスタのソース端子に、抵抗器を直列に接続
したミキサ回路。(2) In a circuit in which an unbalanced-balanced converter is connected to the gate and source of a balanced mixer using field effect transistors, a resistor is connected in series to the source terminal of each slang resistor that constitutes the balanced mixer. mixer circuit.
のゲートおよびソースにそれぞれ不平衡−平衡変換器を
接続した回路において前記バランストミキサのトランジ
スタのソース共通接続点と不平衡−平衡変換器出力端と
の接続点に、抵抗を直列に接続したミキサ回路。(3) In a circuit in which an unbalanced-balanced converter is connected to the gate and source of a balanced mixer using field-effect transistors, the source common connection point of the transistors of the balanced mixer and the output terminal of the unbalanced-balanced converter are connected to each other. A mixer circuit with a resistor connected in series to the connection point.
のゲートおよびソースに、それぞれ不平衡−平衡変換器
を接続した回路において、前記バランストミキサを構成
するトランジスタのソースに接続される前記不平衡−平
衡変換器を、複数個のトランジスタから成る差動増幅器
で構成し、前記差動増幅器の差動対をなすトランジスタ
のソース端子に抵抗器を直列に接続したミキサ回路。(4) In a circuit in which unbalanced-balanced converters are connected to the gate and source of a balanced mixer using field effect transistors, respectively, the unbalanced-balanced converter is connected to the source of the transistor constituting the balanced mixer. A mixer circuit in which a converter is constituted by a differential amplifier made up of a plurality of transistors, and a resistor is connected in series to the source terminals of the transistors forming a differential pair of the differential amplifier.
のゲートおよびソースにそれぞれ不平衡−平衡変換器を
接続した回路において、前記バランストミキサを構成す
るトランジスタのゲートに接続される前記不平衡−平衡
変換器を、複数個のトランジスタから成る差動増幅器で
構成し、前記差動増幅器の差動対をなすトランジスタの
それぞれのゲート端子とドレイン端子の間に帰還回路を
接続したミキサ回路。(5) In a circuit in which an unbalanced-balanced converter is connected to the gate and source of a balanced mixer using field effect transistors, the unbalanced-balanced converter is connected to the gate of the transistor constituting the balanced mixer. A mixer circuit comprising a differential amplifier comprising a plurality of transistors, and a feedback circuit is connected between the gate terminal and drain terminal of each of the transistors forming a differential pair of the differential amplifier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9711389A JPH02274106A (en) | 1989-04-17 | 1989-04-17 | Mixer circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9711389A JPH02274106A (en) | 1989-04-17 | 1989-04-17 | Mixer circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02274106A true JPH02274106A (en) | 1990-11-08 |
Family
ID=14183524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9711389A Pending JPH02274106A (en) | 1989-04-17 | 1989-04-17 | Mixer circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02274106A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100358358B1 (en) * | 2000-01-27 | 2002-10-25 | 한국전자통신연구원 | Upconversion mixer for improving dc offset by high pass filtering characteristic |
| JP2009519643A (en) * | 2005-12-15 | 2009-05-14 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | Mixer circuit and method |
| JP2010056605A (en) * | 2008-08-26 | 2010-03-11 | Asahi Kasei Electronics Co Ltd | Mixer circuit, method for manufacturing the same, and semiconductor integrated circuit |
| JP2012015961A (en) * | 2010-07-05 | 2012-01-19 | Toshiba Corp | Frequency conversion circuit, signal processing circuit, and receiver |
| JP2012507956A (en) * | 2008-10-30 | 2012-03-29 | クゥアルコム・インコーポレイテッド | Mixer architecture |
-
1989
- 1989-04-17 JP JP9711389A patent/JPH02274106A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100358358B1 (en) * | 2000-01-27 | 2002-10-25 | 한국전자통신연구원 | Upconversion mixer for improving dc offset by high pass filtering characteristic |
| JP2009519643A (en) * | 2005-12-15 | 2009-05-14 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | Mixer circuit and method |
| JP2012182817A (en) * | 2005-12-15 | 2012-09-20 | Telefon Ab L M Ericsson | Receiver circuit and wireless communication apparatus with mixer circuit |
| JP2010056605A (en) * | 2008-08-26 | 2010-03-11 | Asahi Kasei Electronics Co Ltd | Mixer circuit, method for manufacturing the same, and semiconductor integrated circuit |
| JP2012507956A (en) * | 2008-10-30 | 2012-03-29 | クゥアルコム・インコーポレイテッド | Mixer architecture |
| US8515362B2 (en) | 2008-10-30 | 2013-08-20 | Qualcomm, Incorporated | Mixer architectures |
| JP2014112874A (en) * | 2008-10-30 | 2014-06-19 | Qualcomm Incorporated | Mixer architecture |
| JP2012015961A (en) * | 2010-07-05 | 2012-01-19 | Toshiba Corp | Frequency conversion circuit, signal processing circuit, and receiver |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6807407B2 (en) | Dual double balanced mixer | |
| US8169266B2 (en) | Mixer circuits and methods | |
| KR100390257B1 (en) | Semiconductor circuit | |
| JPH01160107A (en) | Balanced voltage- current converter | |
| JPH0417405A (en) | Mixer circuit | |
| US4461042A (en) | Transistor balanced mixer | |
| JPS6115426A (en) | Mixer device | |
| JP2011512741A (en) | Mixer circuit | |
| US4727597A (en) | Mixer arrangement | |
| US9008604B1 (en) | Mixer with linearized input | |
| JPH02274106A (en) | Mixer circuit | |
| JPH0156563B2 (en) | ||
| JPS5949723B2 (en) | Amplifier | |
| JPS6243561B2 (en) | ||
| US20030064698A1 (en) | Linearization apparatus for mixer | |
| US6400936B1 (en) | Low-noise lossless feedback double-balanced active mixers | |
| EP0859460B1 (en) | Mixer circuit with wide dynamic range | |
| JPH02296408A (en) | Differential amplifier circuit | |
| KR100650329B1 (en) | Receiver using vertical bipolar junction transistor implemented with deep enwell CMOS. | |
| JPH05175755A (en) | Differential amplifier circuit and frequency mixer circuit using same | |
| JPH0124979Y2 (en) | ||
| JPH04229706A (en) | Push-pull rf amplifier | |
| JP2977022B2 (en) | Frequency mixer circuit | |
| SU1635249A1 (en) | Push-pull differential amplifier | |
| JPH02253705A (en) | Frequency conversion circuit |