JPH02265329A

JPH02265329A - 符号逆変換装置

Info

Publication number: JPH02265329A
Application number: JP8565889A
Authority: JP
Inventors: Fumiyuki Mikami; 三上　文之
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1989-04-06
Filing date: 1989-04-06
Publication date: 1990-10-30

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明はデジタル信号の伝送または記録などに際し、デ
ジタルビット列からなるデータ列を復号する符号逆変換
装置に関するものである。

［従来の技術］デジタル信号を光ディスク、磁気ディスク等に記録する
際に用いられる記録符号は、記録の高密度化あるいはＰ
ＬＬ等の周辺技術の進歩に伴ない種々の方法が開発され
てきている。このような符号化は、記録すべき２進デー
タを、記録媒体を含む記録再生系の特性に適した２進符
号語パターンに変換するものである。この符号に要求さ
れる性質としては、特に以下の３点を挙げることができ
る。

（１）最少磁化反転間隔Ｔ　ｍ　ｌ　ｎこのＴ　ｍ　ｌ
　ｎは、記録再生系の帯域制限の影習を受けにくくする
ため、できるだけ大きいことが望ましい。

（２）最大磁化反転間隔Ｔ、□ このＴ、１．は、セルフクロック機能を得るために、再
生データからクロック情報が抽出できるように、小さい
値であることが望ましい。

（３）検出窓幅Ｔ。

再生信号のジッタや波形干渉によるピークシフト等の時
間軸変動に対する余裕度を表わすもので、大きな値であ
ることが望ましい。

通常、記録符号としてはランレングスリミテッド（以下
、ＲＬＬと略す）符号が用いられることが多い、ＲＬＬ
符号は変換後の符号ビット列内の“１“と”１”の間の
“Ｏ“のラン数の最小値をｄ、最大値をｋ、基本データ
語長をｎ、基本符号語長をｍ、符号語長をｒ−・翼とし
て（ｄ、ｋ。

ｎ、ｍ、ｒｓａ工）符号と呼ばれる。これらのパラメー
タを用いて、Ｔ□ｌ　ＨＴ　１ｎ　＋　Ｔ　’ＩＩは次
のように表される。

Ｔ　ｍｌｎ　＝　（ｄ　”　１　）　Ｔ　ＶＴ、、、＝
　（ｋ＋　ｌ　）Ｔ。

Ｔ、＝　（ｍ／ｎ）Ｔここで、Ｔはデータ語の１ビツト長を示す。

このＲＬＬ符号のなかでも、可変長符号は固定長符号に
比べて、より少ない符号語長及び符号語数で同程度の性
能を実現できるなど高密度化に適している。

記録符号を用いるためには、符号語をデータ語に逆変換
する復号化装置が必要となるが、この実現方法としては
ゲート回路の組合わせで構成する方法と、入力符号語ビ
ット列をアドレス信号として、データ語ビット列を書込
んだＲＯＭにアクセスする方法とがある。（ｄ、に、ｍ
、ｎ。

ｒ□８）符号の場合、ＲＯＭを用いるとその容量ｖ１は
、ｙ　、　＝　２　ｒｓｓｘ　′。’ｒｍａｘ’ｍピッ
トドなる。なお、可変長符号においては、ワード同期を
とるために何ビットの符号語を逆変換したかの情報が必
要となり、通常これもＲＯＭに書込んでおくが、このメ
モリ量は除いて考えることにする。

第２図（Ａ）〜（Ｄ）は（４，１９，２，５゜６）符号
の場合を示す図である。ここでは、基本データ語長が２
ビツト、基本符号語長が５ビツト、符号語中における“
０“のラン数の最小値が４、最大値が１９である。

従来の復号化回路は、例えば第１２図のように構成され
る。ここでは、入力されるビット列は、ｍ’ｒａａｘ　
　（５Ｘ６＝３０）より３０ビツトのシフトレジスタに
入力され、同じく３０ビツトからなるラッチ回路にラッ
チされて、３０ビット単位でＲＯＭテーブル１４１によ
り、最大ｎ”ｒｍａ＊（２Ｘ６＝１２）ビットに復号さ
れる。従って、必要なＲＯＭテーブル１４１の容量Ｖは
、■＝２３０・１２〜１．３Ｘ１０”（ビット）となる
。

［発明が解決しようとしている課題］一般に、符号語長ｎを長くすると、Ｔ１゜。

Ｔ　１ｊｌｌＸ　＋　ＴＶのいずれかを改善できる。上
述のように、可変長符号においても高密度化を計るため
に、より良い性能の符号を求めると、その符号語長、符
号語数が共に大きくなってしまう、このため、ＲＯＭを
用いて復号化回路を構成すると、その容量が極めて大き
くなり実用的でないという不具合が生じる。

本発明は上記従来例に鑑みてなされたもので、（ｄ、に
、ｍ、ｎ、ｒａｈａｘ　）復号化に使用されるルックア
ップテーブルの容量を減少させた符号逆変換装置を提供
することを目的とする。

［課題を解決するための手段］上記目的を達成するために本発明の符号逆変換装置は以
下の様な構成からなる。即ち、基本データ語長をｍビッ
ト、基本符号語長をｎビットとするとき、所定数ｒに対
し前記基本データ語のに倍ビットのデータ語を、前記基
本符号語長のに倍に変換した符号語を逆変換する符号逆
変換装置であって、入力した符号語をｎビット単位にｒ
個のブロックに分割する分割手段と、前記ブロックのそ
れぞれに相当する符号語を前記ｎビットよりも少ないビ
ット数に仮復号する仮復号手段と、前記ブロックのうち
の少なくとも先頭ブロックのビットパターンをもとに、
仮復号されたビットパターンを入力して最終的にデータ
語に復号する復号化手段とを有する。

［作用］以上の構成において、入力した符号語をｎビット単位に
ｒ個のブロックに分割し、それら分割されたブロックの
それぞれに相当する符号語を、基本符号語長のｎビット
よりも少ないビット数に仮復号する。そして、それらブ
ロックのうちの少なくとも先頭ブロックのビットパター
ンをもとに、仮復号されたビットパターンを入力して、
最終的にデータ語に復号するように動作している。

［実施例］以下、添付図面を参照して本発明の好適な実施例を詳細
に説明する。

この実施例を説明する前に、まず最初に本発明の詳細な
説明する。

一般に、可変長符号の基本符号語数は、基本符号語長で
あるｎビットで表される２進符号数よりはるかに小さい
、つまり、２進ｎビツトでは１ビツトで２個の符号を表
現できるが、ＲＬＬ符号においては符号語中の“１”と
“１”の間の“０”のラン数が、最小値（ｄ）、最大値
（ｋ）共に制限される。これにより、例えば第２図に示
した（４，１９，２．５．６）符号では第３図に示した
６個の符号語が基本符号語となる。この符号は符号語長
ｎ＝５であり、３２個の数値を表現できるため、その分
冗長性を有していることになる。

ここで、基本符号語パターン数をｐとすると、ｐはｑ　
（＝　［ｌａｇｚｐｌ　＋　１　）ビット（［］はガウ
ス記号）の２進数で基本符号語パターンの中のどれかを
一意に指定することができる。つまり、入力符号語を直
接アドレス信号とせずに、ｎビットの各ブロック毎にｑ
ビットのコードに仮復号し、仮復号した結果の合計ｒ１
１、・ｑビットをアドレス信号とすれば、復号化に要す
るＲＯＭの容量ｖ２は、Ｖ　２　＝２　”””−ｒｍａｗ　　”　ｍ　　（ビッ
ト）となる、さらに、先頭から８個のブロック内のビッ
トパターンによって、残りの（ｆ”ｓａｘ　　Ｓ）ブロ
ックからの仮復号出力（（ｒ、□−８）・ｑ）（ビット
）をアドレスとして入力する２２個のＲＯＭを選択すれ
ば必要となるＲＯＭ容坦■コは、■　！　　＝　　（ｒ
　　ｍａｔ　　　　　Ｓ　　）　　ｒ　　”−暑”−”
　　”　　”　　ｒ　　、ａｘ　　ｍ（ビット）となり
、入力符号語を直接アドレス信号とする場合に比べてＲ
ＯＭ容量の比は、Ｖｓ／Ｖ＋＝（ｒ　　、□ｓ　　）　　２　　（ｒ　＊　ａ　ｘ　−
＊　ｌ　°ｑ−１”１翼°ｎとなる。

［復号化回路の説明　（第１図〜第８図）］以下、本実
施例を実現するための構成を（４゜１９．２，５．６）
符号を例にとり、図面に基づいて説明する。

この符号は基本データ語長ｍ＝２．基本符号語長ｎ＝５
．符号語長数ｒ　ｍａＭ　＝６であり、Ｔ　ｍ　ｌ　ｎ
＝２．０．Ｔ、、、＝８゜Ｏ，Ｔ、＝０．４である可変
長符号である。

第１図は実施例の復号化回路の概略を示すブロック図で
ある。

入力符号語のビット列１０は、３０ビツトのシフトレジ
スタ１１に順次入力され、同じく３０ビツトからなるラ
ッチ回路１２に送られて、シリアル信号よりパラレル信
号に変換される。また、３０ビツトのうちの先頭の５ビ
ット信号は、バンク選択回路１３に送出され、残りの２
５ビツトは仮復号化回路１４に送られる。

仮復号化回路１４は、５個の同じ回路により構成され、
各回路は５ビツトのブロック毎に基本符号語を仮復号し
ている。ここで、前述したように、基本符号語のパター
ン数が６であるから、［１ｏｇｚ６１＋１・３より仮復
号語のビット数は３ビツトとなる。この仮復号語と基本
符号語との関係を示したのが第３図である。ここでは６
種類の基本符号語に３ビツトのコードを割り当てている
。８種類の３ビツトのコードをどのように割り当てるか
は任意であるが、ここでは第３図に従うことにする。

仮復号化回路１４はこの対応に従って、ブロック毎にそ
れぞれ３ビツトのコード（仮復号語）を出力する。つま
り、第２図（Ａ）〜（Ｄ）に示した符号語のそれぞれを
５ビツトずつに区切り、第３図に従って置き換えれば、
仮復号語とデータ語との対応が得られる。その一部を第
４図に示す。

この仮復号語から先頭のブロックに対応する３ビツトを
除いた合計１５ビツト（３ビツトＸ５）が最終復号化手
段であるＲＯＭ２１〜２５のアドレス信号として送られ
る。このようにして、第４図に示すように仮復号語（ア
ドレス）からデータ語（ＲＯＭに記憶されているデータ
）への復号が行なわれる。

５ビツトの基本符号語は、第３図に示すように６種類あ
るため、それに対応してＲＯＭのそれぞれは６個のバン
クを必要とするが、この中のどのバンクを選択するかは
バンク選択回路１３によって決定される。なお、（４，
１９，２，５，６）符号の場合、第２図からも分かるよ
うに、先頭のブロックの５ビツトが全て“０”である符
号語は存在しないため、ＲＯＭのバンクは５個となる。

これにより、バンク選択回路１３では先頭の５ビツトが１００００のとき、バンク１０１０００のとき、バンク２００１００（７）とき、バンク３０００１０のとき、バンク４００００１のとき、バンク５を選択するものとする。

次に、最終復号に用いるＲＯＭの内容について第２図を
基に説明する。

第２図から明らかなように、ｒ宜＞ｒ＋　とした場合、
５ｒ、ビットの符号語が、５ｒｚビツトの符号語の先頭
から５ｒ、ビットに等しい場合がある０例えば、先頭の
５ビツトが“１００００“である符号語を選んで第５図
に示す（この４個の符号語は全てバンク１に含まれる）
。このように、入力シフトレジスタ１１内の先頭の５ビ
ツトが“１００００”　（対応する仮復号語は第３図よ
り“００１”）の場合に、即座にデータ語“００”と復
号するわけにはいかず、語長の長い符号語を優先して照
合する必要がある。これをＲＯＭ内のデータの配置で実
現するには、バンク１ではデータの配置を第６図のよう
にすればよい。図において、データビット中のＸは任意
のビットである。

同様に、第７図は先頭の５ビツトが“ｏｏｏ。

１“で始まる符号語と、それに対応する仮復号語及びデ
ータ語との対応を示す図である。また、第８図は第７図
に対応するバンク５でのＲＯＭ２５におけるデータ配置
を示す図である。

ＲＯＭ２１〜２５のそれぞれは前述したバンクに対応し
ており、ＲＯＭ２１はバンクｌに、ＲＯＭ２２はバンク
２というように対応している。これらＲＯＭによりデー
タ語に変換された１２ビツトの信号（全てのビットが確
定したデータ語とは限らない）は、１２ビツトの出力用
シフトレジスタ１７へ送られる。同時に、ＲＯＭ２１〜
２５から何ビットの符号語を復号したかを示す情報がラ
ッチ信号発生回路１５へ送られる。これにより、例えば
１０ビツトの符号語（データ語の２語分）が変換された
ときには、入力用シフトレジスタ１１にさらに新しく１
０ビツトの符号語が入力されたときに、ラッチ回路１２
に次のラッチ信号が出力される。また、出力用シフトレ
ジスタ１７に送られた符号語は、シリアル変換され１ビ
ツトずつ出力される。但し、第１図には示していないが
、出力用シフトレジスタ１７には、入力用シフトレジス
タ１１がＩＯビットシフトする間に出力用シフトレジス
タ１７は４ビツトシフトするように構成されている。

［復号化例の説明　（第１図〜第９図）］第９図はデー
タ語“１００１００１１０００１１１１０１０１１００
“を符号化した符号語から、元のデータ語に復号する例
を示したものである。

図において、９０は元のデータ語、９１はその符号語列
を示している。また、９２は仮復号化回路１４により復
号された仮復号語を示している。

この符号語列は入力ビツト列１０として、３０ビツトの
シフトレジスタ１１に入力される。こうして、符号語列
９１の左より３０ビツトがシフトレジスタ１１に入力さ
れると、ラッチ信号発生回路１５よりラッチ信号がラッ
チ回路１２に出力されて、シフトレジスタ１１の３０ビ
ツトがラッチ回路１２にラッチされる。ここで、符号語
の先頭の５ビツト（９７）がバンク選択回路１３に入力
され、バンク１が選択される。また、仮復号化回路１４
は後続の２５ビツトを仮復号する。その復号結果は、９
３で示すように“００００００１０１１０１０００“ど
なっている。

この“００００００１０１１旧０００”がＲＯＭ２１（
バンクｌ）のアドレスとして入力されることにより、第
６図の（ｂ）で示すように、データ語“１００１００ｘ
ｘｘｘ”に復号される。ここで、Ｘは任意のコードであ
るため、前半の６ビツト分のデータ語が確定したことに
なる。

ここで、確定した６ビツトのデータ語は符号語の基本符
号語の３語分（１５ビツト）に相当するため、シフトレ
ジスタ１１では新に１５ビツトの符号語がシフトインさ
れる。これにより、次にバンク選択回路１３に入力され
る５ビツトは、９８で示された符号語（００００１）と
なり、バンク５が選択される。また、仮復号化回路１４
には“００００１０００００１０００００００００００
０００”の２５ビツトが入力される。仮復号化回路１４
ではこの入力データを仮復号して、“１０１００θ００
１００００００”の１５ビツトをＲＯＭ２５（バンク５
）のアドレスとして出力する。このアドレスは、第８図
の（８）で示されたアドレスに対応しているため、これ
を復号したデータ語は“ｌ１００ＯＩＸＸＸＸＸＸ”と
なる（第９図の９４）。

こうして、さらに６ビツトのデータ語が確定すると、新
に１５ビツトの符号語がシフトレジスタ１１にシフトイ
ンされ、前述と同様にして、バンク選択回路１３に符号
語９９がセットされる。こうして、再びバンク１が選択
され、仮復号化回路１４には“０ＯＯＯＯＯＯＯＯＯＯ
ＯＯＯＯ１００ＯＯＸＸＸＸＸ　”　（Ｘは不定）が入
力され、仮復号語“０ＯＯＯＯＯＯＯＯＯＯＩＸＸＸ”
に変換される。この仮復号語は第６図の（ａ）に相当し
ているため、ＲＯＭ２１（バンク１）によりデータ語“
１１１０１０１１００”に復号される（第９図の９５）
、　以上説明したようにして、復号されたデータ語の確
定部分（前述のデータ語の下線部分）を繋ぎ合せると、
“１００１００１１０００１１１１０１０１１００”と
して復号され、このデータ語は元のデータ語と完全に一
致していることが確かめられた。

［他の実施例の説明（第５図、第１０図、第１１図）］なお、第５図から明らかなように、バンク１から送出さ
れる符号語は４個にすぎない、しかし、そのために３２
にワードのＲＯＭ２１が必要となっている。そこで、バ
ンクｌをＲＯＭ２１でなくゲート回路２６で構成すると
、簡単な回路の追加だけで３２にワード分のＲＯＭを減
少することができる。これを示したのが第１０図で、そ
のブロック図で、第１１図がバンク１を構成するゲート
回路２６の概略回路図である。

図において、仮復号化回路１４の３ビット単位の各ブロ
ックを１４ａ〜１４ｅで示す、但し、ブロック１４ａに
相当する仮復号語部分は、バンク選択回路１３に入力さ
れてバンクの選択に利用される。いま、第５図の仮復号
語“００１０００”が入力された場合を考えると、ブロ
ック１４ｂの値はｏｏｏ　”であるため、ＮＯＲ回路１
０４の出力がハイレベルになる。ブロック１４ｃには次
の仮復号語の先頭（３ビツトのいずれかが“１″である
コード）が入力されるため、ＮＯＲ回路１０３の出力は
ロウレベルになる。これにより、ＡＮＤ回路１０５の出
力はハイレベルに、ＡＮＤ回路１０６の出力はロウレベ
ルになる。これにより、バッファ１０９の出力は“０１
００００１１００“になる、ここで、入力データは仮復
号語“００１０００”であるため、バッファ１０９の出
力の先頭より４ビツトデータ（０１００）が採用される
。

同様にして、仮復号語が“００１００００００”のとき
は、バッファ１０９の出力は“１００１００１１００”
となり、このデータの先頭より６ビツト（１００１００
）がデータ語として採用される。さらに、仮復号語“ｏ
ａｌｏｏｏ　ｏｏｏ　ｏｏｏ　ｏａｔ”が入力されたと
きは、ＮＯＲ回路１０２〜１０４の出力が全てハイレベ
ルになり、ＡＮＤ回路１０６と１０７の出力がハイレベ
ルに、ＡＮＤ回路１０５とｌＯ８の出力が共にロウレベ
ルになる。これにより、バッファ１０９の出力は“１１
１０１０１１００”となり、仮復号語が１５ビツトで構
成されているため、バッファ１０９の全出力ビット（１
０ビツト）がデータ語として採用される。

このように、バンク１のＲＯＭ２１部分をゲート回路２
６で代用することにより、回路コストを低く抑えること
ができる。

以上説明したように、本実施例によれば、可変長ＲＬＬ
符号の復号化装置において、ｎビットの基本符号語数が
ｎビットで表しつる符号語数よりも小さいことを利用し
、復号化を仮復号化と最終復号化とに分け、さらに先頭
ブロックの内のビットパターンによりバンクを選択する
ことにより、回路に要する復号化のためのＲＯＭの容量
を大幅に減少することができた。これにより、記録の高
密度化が進み、記録符号の規模が大きくなっても小さな
ＲＯＭ容量で復号化回路を構成でき、その実用的価値は
非常に高い。

［発明の効果］以上説明したように本発明によれば、（ｄ。

ｋ、ｍ、ｎ、ｒ□８）復号化に使用されるルックアップ
テーブルの容量を減少できるという効果がある。

【図面の簡単な説明】

第１図は実施例の復号化回路の概略構成を示すブロック
図、第２図（Ａ）〜（Ｄ）は実施例の（４，１９゜２．５．
６）符号のデータ語と符号語の対応を示す図、第３図は本実施例における（４，１９，２゜５．６）符
号の基本符号語と仮復号語との対応を示す図、第４図は本実施例における（４，１９，２゜５．６）符
号のデータ語と仮復号語との対応を示す図、第５図は先頭の５ビツトが“１００００”である符号語
と対応する仮復号語及びデータ語を示す図・第６図は（４，１９，２，５，６）符号の最終復号化に
用いるバンク１のＲＯＭにおけるアドレスとデータの関
係を示す図、第７図は先頭の５ビツトが“００００１”である符号語
とそれに対応する仮復号語及びデータ語を示す図、第８図は最終復号化に用いるバンク５のＲＯＭのアドレ
スとデータとの関係を示す図、第９図は実施例の復号化
回路における復号処理を示す図、第１０図は実施例の復号化回路のバンク１のＲ０Ｍをゲ
ート回路で構成した場合のブロック図、第１１図はバン
ク１のＲＯＭの代用ゲート回路の構成を示すブロック図
、そして第１２図は従来の入力符号語ビット列を直接ＲＯＭのア
ドレスに用いた復号化回路の構成を示す図である。図中、１０・・・入力符号語ビット列、１１．１７・・
・シフトレジスタ、１２・・・ラッチ回路、１３・・・
バンク選択回路、１４・・・仮復号化回路、１５・・・
ラッチ信号発生回路、２１〜２５・・・最終復号化用Ｒ
ＯＭ、２６・・・ゲート回路である。特許出願人　　キャノン株式会社第４図第１２図

Claims

【特許請求の範囲】

（１）基本データ語長をｍビット、基本符号語長をｎビ
ットとするとき、所定数ｒに対し前記基本データ語のｒ
倍ビットのデータ語を、前記基本符号語長のに倍に変換
した符号語を逆変換する符号逆変換装置であつて、入力した符号語をｎビット単位にｒ個のブロックに分割
する分割手段と、前記ブロックのそれぞれに相当する符号語を前記ｎビッ
トよりも少ないビット数に仮復号する仮復号手段と、前記ブロックのうちの少なくとも先頭ブロックのビット
パターンをもとに、仮復号されたビットパターンを入力
して最終的にデータ語に復号する復号化手段と、を有することを特徴とする符号逆変換装置。
（２）基本符号語長であるｎビットの基本符号語数をｐ
とすると、前記仮復号化手段は各ブロックに対して、ｐ
種のパターンに対応するｑビット（ｑ＝［ｌｏｇ＿２ｐ
］＋１（［］はガウス記号））の仮復号化コードを出力
するようにしたことを特徴とする請求項第１項に記載の
符号逆変換装置。
（３）前記復号化手段は、前記仮復号手段より出力され
る最大（ｒ＿ｍ＿ａ＿ｘ−１）×（［ｌｏｇ＿２ｐ］＋
１）ビットの仮符号化コードを、ｒ＿ｍ＿ａ＿ｘ・ｍビ
ットのデータ語に変換するようにしたことを特徴とする
請求項第１項に記載の符号逆変換装置。