JPH02264297A

JPH02264297A - 画像信号処理装置

Info

Publication number: JPH02264297A
Application number: JP1085923A
Authority: JP
Inventors: Shigeo Tsuruoka; 鶴岡　重雄
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1989-04-05
Filing date: 1989-04-05
Publication date: 1990-10-29

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野〕本発明は、グラフィック機能が拡充されたパーソナルコ
ンピュータや、エンジニアリングワークステーション等
のＣＲＴおよび平面ディスプレイを表示するための画像
信号処理装置に関し、特に多色のカラーおよび多階調を
同時表示し、かつ高速に表示データをディスプレイのた
めの表示信号に変換するカラーパレットまたは、ルック
アップテーブルとも呼ばれる記憶装鎧な用いる画像信号
処理装置に関する。

〔従来の技術１グラフィック機能が拡充されたパーソナルコンピュータ
及びエンジニアリングワークステーション等においては
、表示のためのコントローラから出力された表示データ
をディスプレイに必要な表示信号に変換するカラーパレ
ットが用いられている。

このカラーパレットのブロック構成を、第３図に示す、
第３図において、２０１は、２０５のＭｉｃｒｏ　　Ｐ
ｒｏｃｅｓｓｏｒ　　Ｕｎｉｔ（図面ＭＰＵと称す）及
び表示コントローラとのデータの取り込みの処理、２０
２はパレットのアクセスの処理、２０３は、２０４のデ
ィスプレイ（ＣＲＴ）に必要な表示信号、第３図ではア
ナログＲＧＢ信号に変換するＤＡＣ（デジタル−アナロ
グ変換）処理のパイプライン処理を行なっていた。

上記パレットには、変換指定情報が記憶され、この変換
指定情報は固定データでなく、データが随時書き込み、
読み出し可能なスタテック−ＲＡＭ（Ｒａｎｄｏｍ　　
Ａｃｃｅｓｓ　　Ｍｅｍｏｒｙ）が用いられている。

［発明が解決しようとする課題１前述の従来技術では、インターフェース回路の処理、パ
レットすなわちＲＡＭのアクセスの処理、表示信号変換
処理のうち、パレットすなわちＲＡＭのアクセスには、
特定なメモリセルのアドレスの選択、メモリセルのデー
タ線に伝播された信号の検出・増幅しなければならず、
このパレットのアクセスの処理でカラーパレット全体の
速度が決まっていた。このＲＡＭの高速化のためには、
パレットのバイポーラ化、バイポーラとＭＯＳの混在化
、または製造の微細化により対応せざるを得なかった。

しかし、上記に示した製造方式によれば、製造工程の増
大、また製造の難易度も増加することになり、経済的に
高価になるという問題点を有していた。

本発明は、このような問題点を解決するもので、その目
的とするところは、カラーパレットにおけるパレットす
なわちＲＡＭ部での処理を高速に対応することができ、
カラーパレット全体での高速処理ができる装置を提供す
ることにある。

［課題を解決するための手段］本発明の画像信号処理装置は、表示データをディスプレ
イのための表示信号に変換するための変換指定情報を記
憶するパレットを有する画像信号処理装置において、同
一の変換指定情報量を記憶することができるパレットを
複数個備え、前記複数個のパレットにＭＰＵまたはディ
スプレイコントローラにより制御されたデータを取り込
むためのインターフェース回路と、前記インターフェー
ス回路により取り込まれたデータを、前記複数個のパレ
ットに順次割りふるための制御回路と、前記複数個のパ
レットの各出力を順次出力するための制御回路と、ディ
スプレイに必要な表示信号にするためのインターフェー
ス回路から成ることを特徴とする。

［実　施　例］以下本発明について実施例に基づいて説明する。第１図
は本発明によるパレットを具備したカラーパレットのブ
ロック図である。第１図においては、１０１は表示コン
トローラ、１０２はＭＰＵまたは表示コントローラとの
インターフェース回路、１０３は各パレットのアドレス
およびデータＡ＋、Ａｉ、・・・Ａｎに割りふる。言い
換えるとスイッチングするための切り換え回路、１０４
は複数個のパレットＣ，，Ｃ，、・・・Ｃｎであり、こ
のパレットはスタテック−ＲＡＭから構成されており、
同一変換指定情報、（同一容量ＲＡＭ、同一内容ＲＡＭ
）である。１０５はＣ３，Ｃ２、−−・Ｃｎの出力Ｄ１
．Ｄ２、・・Ｄｎを順次出力Ｅ、〜Ｅｍに出力する回路
であり、１０６は１０５の出力Ｅ　＋　、　〜Ｅ　ｍと
ディスプレイ１０７に必要な表示信号に変換するための
変換回路である。１０は基準クロックであり通常ビクセ
ルクロックと呼ばれる信号線である。カラーパレット内
の各処理はこのクロックに同期してパイプライン処理さ
れて出力されていく。

第２図は、第１図の本発明のカラーパレットシステムに
おけるタイミング信号を示した図である。１０１より入
力されたアドレスＡＤＨは、１０２．１０３によりＣ，
、Ｃ２、・・・、ＣｎのパレットのアドレスＡ１．Ａ２
、・・・、Ａｎに出力され、Ｃ１，Ｃ２、・・・、Ｃｎ
は、基準クロック１０の整数倍の期間アドレスデータが
保持され、Ｃ９，Ｃａ、・・・、Ｃｎは選択され続け、
各パレットに対応したデータＤ３．Ｄ２、・・・、Ｄｎ
が出力され続ける。これらり３、Ｄ２．・・・、Ｄｎは
１０５により基準クロツク１０に対応したデータ期間出
力され、１０６に入力し１０６によりディスプレイに必
要な表示信号をしてカラーパレットより出力される。

ディスプレイとしてＣＲＴを使用する場合は、１０６は
ＤＡＣ（デジタル−アナログ変換器）であり、アナログ
ＲＧＢ信号出力である。平面ディスプレイでは、デジタ
ルＲＧＢ信号として出力される。また同時に１０５の出
力をＣＲＴディスプレイにも平面ディスプレイにも同時
に出力するシステムにも使用することができる。

上記のように同一変換指定情報をもったパレットを複数
個もつことにより、各パレットのアクセスを速くするこ
となく、システムからみたカラーパレット全体の速度を
上げることができる。すなわち、２個のパレットを有す
る場合、カラーパレットの速度としては、見かけ上２倍
の動作速度を実現することができる。

［発明の効果］以上述べたように本発明によれば、パレット自体のアク
セスすなわちＲＡＭの随時読み出し、書き込みのための
アクセススピードを速くすることなく、システムとして
のカラーパレットの速度を上げることができるために、
高速にするための製造方式、例えばバイポーラまたはバ
イポーラとＭＯＳの１チツプの中に混在した等の導入を
すること無しに、高速な安価なＭＯＳのみで製造された
場合のカラーパレットが実現でき、グラフィックの高精
細に必要なドツト周波数を持つ動作速度を得ることがで
きるという効果を有する。

【図面の簡単な説明】

第１図は、本発明の画像信号処理装置、カラーパレット
の一実施例を示すブロック図。第２図は、第１図のカラーパレットを説明するためのタ
イミング信号を示した図。第３図は、従来のカラーパレットを示すブロック図。１００．２００・・・カラーパレット１０１．２０５・・・表示コントローラ１１１、２０６
　・　・　・　ＭＰＵ１０２．２０１・・・インターフェース回路１０３・・
・・・・・Ａ１．Ａ２、・・・八〇へ割り振るための切り換え回、路１０４．２０２・・・パレット１０５　・　・　・　・　・　・　・Ｄ、、Ｄ２、　・
　・　・ＤｎをＥ、　・・・、Ｅｎへの切り換え回路１０６．２０３・・・ディスプレイに必要な表示信号に
変換するための変換回路１０７．２０４・・・ディスプレイｌＯ・・・・・・・・基準クロックＡＤＨ・・・・・・・表示コントローラからの入力アド
レス信号Ａ１．Ａａ、・・・、Ａｎパレットの入力アドレスおよびデータ信号Ｄ＋、Ｄｘ、・−＋、Ｄｎ・・・パレットの出力信号Ｅｌ　・・・Ｅｎ・・・パレットの順次出力信号以上出願人　セイコーエプソン株式会社

Claims

【特許請求の範囲】

表示データをディスプレイのための表示信号に変換する
ための変換指定情報を記憶するパレットを有する画像信
号処理装置において、同一の変換指定情報を記憶するこ
とができるパレットを複数個備え、前記複数個のパレッ
トにＭＰＵ（Ｍｉｃｒｏ　Ｐｒｏｃｅｓｓｏｒ　Ｕｎｉ
ｔ）またはディスプレイコントローラにより制御された
データを取り込むためのインターフェース回路と、前記
インターフェース回路により取り込まれたデータを、前
記複数個のパレットに順次割りふるための制御回路と、
前記複数個のパレットの各出力を順次出力するための制
御回路と、ディスプレイに必要な表示信号にするための
インターフェース回路から成る画像信号処理装置。