JPH02263398A - 半導体記憶装置及び半導体記憶装置の不良メモリセル救済方法 - Google Patents
半導体記憶装置及び半導体記憶装置の不良メモリセル救済方法Info
- Publication number
- JPH02263398A JPH02263398A JP1083833A JP8383389A JPH02263398A JP H02263398 A JPH02263398 A JP H02263398A JP 1083833 A JP1083833 A JP 1083833A JP 8383389 A JP8383389 A JP 8383389A JP H02263398 A JPH02263398 A JP H02263398A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- memory cells
- defective
- storage device
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体記憶装置及び半導体装置の不良メモリセ
ル救済方法に関し、特に、不良のメモリセルを予備のメ
モリセルで代替することができる半導体記憶装置及びそ
の種の半導体記憶装置の不良メモリセル救済方法に関す
る。
ル救済方法に関し、特に、不良のメモリセルを予備のメ
モリセルで代替することができる半導体記憶装置及びそ
の種の半導体記憶装置の不良メモリセル救済方法に関す
る。
（従来の技術）
近年の半導体記憶装置は、１個の半導体チップに非常に
多数のメモリセルを集積することによって製造される。
多数のメモリセルを集積することによって製造される。
製造された半導体記憶装置の中にはその多数のメモリセ
ルの一部が正常に動作しないものが存在する。このよう
な不良メモリセルを有する半導体記憶装置の全てを不良
品として廃棄することは多大なコストアップにつながる
。このため、多くの場合、半導体記憶装置は不良のメモ
リセルを代替することによって不良を救済するための予
備のメモリセルを備えており、完成品又は製造途中に於
ける半導体記憶装置に対してその全てのメモリセルにつ
いてのテストが実施された結果、不良メモリセルが検出
された場合には、検出された不良メモリセルを含むメモ
リセル群を予備のメモリセルで代替するための何等かの
処置が施される。半導体記憶装置の配線中に設けられた
フユーズの切断が、このような処置の代表例として知ら
れている。
ルの一部が正常に動作しないものが存在する。このよう
な不良メモリセルを有する半導体記憶装置の全てを不良
品として廃棄することは多大なコストアップにつながる
。このため、多くの場合、半導体記憶装置は不良のメモ
リセルを代替することによって不良を救済するための予
備のメモリセルを備えており、完成品又は製造途中に於
ける半導体記憶装置に対してその全てのメモリセルにつ
いてのテストが実施された結果、不良メモリセルが検出
された場合には、検出された不良メモリセルを含むメモ
リセル群を予備のメモリセルで代替するための何等かの
処置が施される。半導体記憶装置の配線中に設けられた
フユーズの切断が、このような処置の代表例として知ら
れている。
従来の半導体記憶装置が備えているテスト機能としては
、複数ビット並列テスト機能が知られており、そのテス
ト機能を利用したテスト方式の一つに一致／不一致方式
と称されるものがある。第２図を参照して、この方式に
よるテストの手順の一例を説明する。
、複数ビット並列テスト機能が知られており、そのテス
ト機能を利用したテスト方式の一つに一致／不一致方式
と称されるものがある。第２図を参照して、この方式に
よるテストの手順の一例を説明する。
一致／不一致テスト方式によるテストが可能な従来の半
導体記憶装置は第２図に示すように、通常、そのメモリ
セルアレイ２０が複数の（第２図では４個の）同じ大き
さの部分メモリセルアレイ２１〜２４に分割されており
、部分メモリセルアレイ２１〜２４内のメモリセルに対
してデータの書き込み及び読み出しが同時にできるよう
に構成されている。
導体記憶装置は第２図に示すように、通常、そのメモリ
セルアレイ２０が複数の（第２図では４個の）同じ大き
さの部分メモリセルアレイ２１〜２４に分割されており
、部分メモリセルアレイ２１〜２４内のメモリセルに対
してデータの書き込み及び読み出しが同時にできるよう
に構成されている。
一致／不一致テスト方式によるテストは以下のようにし
て行われる。
て行われる。
（１）部分メモリセルアレイ２１〜２４から各１ビツト
のメモリセルを選択する。通常は、アドレスが互いに所
定の関係にある複数のメモリセルが選択される。
のメモリセルを選択する。通常は、アドレスが互いに所
定の関係にある複数のメモリセルが選択される。
（２）選択された複数のメモリセルに、入力端子（図示
せず）を介して同一のデータを書き込む。
せず）を介して同一のデータを書き込む。
（３）選択されたメモリセルから、保持されているピッ
トデータを同時に読み出す。
トデータを同時に読み出す。
（４）読み出されたデータは一致／不一致判定回路２５
によって比較される。読み出されたデータが一致しない
場合には、選択された複数のメモリセルの中に不良のも
のがあると判定される。判定結果はデータ出力部２６に
於いて得られる。
によって比較される。読み出されたデータが一致しない
場合には、選択された複数のメモリセルの中に不良のも
のがあると判定される。判定結果はデータ出力部２６に
於いて得られる。
（５）上記（１）〜（４）の手順を部分メモリセルアレ
イ２１〜２４の全てのメモリセルについて行う。通常は
、部分メモリセルアレイ２１〜２４の最小のアドレスを
有するメモリセルからテストを始め、アドレスの大きさ
の順にメモリセルをテストしてゆく。
イ２１〜２４の全てのメモリセルについて行う。通常は
、部分メモリセルアレイ２１〜２４の最小のアドレスを
有するメモリセルからテストを始め、アドレスの大きさ
の順にメモリセルをテストしてゆく。
上述した一致／不一致テストの後、不良メモリセルが存
在すると判定された半導体記憶装置について、全メモリ
セル又は不良の可能性のあるメモリセルを個別にテスト
し、不良メモリセルを特定する。
在すると判定された半導体記憶装置について、全メモリ
セル又は不良の可能性のあるメモリセルを個別にテスト
し、不良メモリセルを特定する。
次に、検出された不良メモリセル゛が属する部分メモリ
セルアレイに基づいて定まるフユーズの組を切断するこ
とにより、不良メモリセルを予備のメモリセル（図示せ
ず）で代替する。例えば第１の部分メモリセルアレイ２
１内のメモリセルについては、フユーズの組［Ｊｌｌ、
Ｊｌ２、・・・ Ｊｔｎ］（Ｊｌ）Ｑ（１）及びｑ：フ
ユーズの識別番号）はフユーズの識別名）を切断するこ
とによって、予備のメモリセルへの切り替えが行われる
。第２、第３及び第４の部分メモリセルアレイ２２〜２
４については、切断すべきフユーズの組は、それぞれ、
［Ｊ２１．Ｊ２２、− Ｊ２ｎ］Ｓ［Ｊ３１％ Ｊ
３２． −Ｊ ３＋１１及び［Ｊ４１、Ｊ ４２、・・
・ Ｊ４ｎコである。
セルアレイに基づいて定まるフユーズの組を切断するこ
とにより、不良メモリセルを予備のメモリセル（図示せ
ず）で代替する。例えば第１の部分メモリセルアレイ２
１内のメモリセルについては、フユーズの組［Ｊｌｌ、
Ｊｌ２、・・・ Ｊｔｎ］（Ｊｌ）Ｑ（１）及びｑ：フ
ユーズの識別番号）はフユーズの識別名）を切断するこ
とによって、予備のメモリセルへの切り替えが行われる
。第２、第３及び第４の部分メモリセルアレイ２２〜２
４については、切断すべきフユーズの組は、それぞれ、
［Ｊ２１．Ｊ２２、− Ｊ２ｎ］Ｓ［Ｊ３１％ Ｊ
３２． −Ｊ ３＋１１及び［Ｊ４１、Ｊ ４２、・・
・ Ｊ４ｎコである。
（発明が解決しようとする課題）
上述した従来の半導体記憶装置では、不良メモリセルを
救済するためにはそのメモリセルを特定する必要がある
が、一致／不一致テストの結果からは何れのメモリセル
が不良であるのかを知ることができない。従って、一致
／不一致テストの後に、不良メモリセルを特定するため
の別のテストが必要であった。このように、従来の半導
体記憶装置は、不良メモリセルを検出するためのテスト
及び不良メモリセルの救済に多大な時間及び手間を要す
るという問題を抱えていた。
救済するためにはそのメモリセルを特定する必要がある
が、一致／不一致テストの結果からは何れのメモリセル
が不良であるのかを知ることができない。従って、一致
／不一致テストの後に、不良メモリセルを特定するため
の別のテストが必要であった。このように、従来の半導
体記憶装置は、不良メモリセルを検出するためのテスト
及び不良メモリセルの救済に多大な時間及び手間を要す
るという問題を抱えていた。
本発明はこのような現状に鑑みてなされたものであり、
その目的とするところは、テスト及び不良メモリセルの
救済に必要な時間及び手間を削減することができる半導
体記憶装置及び半導体記憶装置の不良メモリセル救済方
法を提供することにある。
その目的とするところは、テスト及び不良メモリセルの
救済に必要な時間及び手間を削減することができる半導
体記憶装置及び半導体記憶装置の不良メモリセル救済方
法を提供することにある。
（課題を解決するための手段）
本発明の半導体記憶装置は、不良のメモリセルを代替す
るための予備のメモリセルを有する半導体記憶装置であ
って、単一の処置によって複数のメモリセルをそれぞれ
予備のメモリセルで代替させることができ、そのことに
よって上記目的が達成される。
るための予備のメモリセルを有する半導体記憶装置であ
って、単一の処置によって複数のメモリセルをそれぞれ
予備のメモリセルで代替させることができ、そのことに
よって上記目的が達成される。
本発明の半導体記憶装置の不良メモリセル救済方法は、
半導体記憶装置の複数のメモリセルに同一のデータを書
き込むこと、該複数のメモリセルからデータを読み出す
こと、該読み出されたデータを相互に比較すること、及
び、該比較によって該読み出されたデータが一致しない
ことが判明した場合に、該複数のメモリセルの属性に基
づいて定まる処置を行うことによって、該複数のメモリ
セルをそれぞれ予備のメモリセルで代替させることを包
含しており、そのことによって上記目的が達成される。
半導体記憶装置の複数のメモリセルに同一のデータを書
き込むこと、該複数のメモリセルからデータを読み出す
こと、該読み出されたデータを相互に比較すること、及
び、該比較によって該読み出されたデータが一致しない
ことが判明した場合に、該複数のメモリセルの属性に基
づいて定まる処置を行うことによって、該複数のメモリ
セルをそれぞれ予備のメモリセルで代替させることを包
含しており、そのことによって上記目的が達成される。
（実施例）
本発明を実施例について以下に説明する。
第１図を参照しながら、本発明の半導体記憶装置の一実
施例及びその半導体記憶装置に於ける不良メモリセルの
救済方法の一例について述べる。
施例及びその半導体記憶装置に於ける不良メモリセルの
救済方法の一例について述べる。
本実施例の半導体記憶装置は、従来のそれと同様に、そ
のメモリセルアレイ１０が複数の（本例では４個の）部
分メモリセルアレイ１１〜１４に分割されており、一致
／不一致テスト方式による並列テストが可能である。本
実施例に特徴的なことは、４個の部分メモリセルアレイ
１１〜１４内の相互に関連するメモリセルを、１組のフ
ユーズの切断によって同時に予備のメモリセルＩＩＳ〜
１４Ｓに切り替えることができるように配線がなされて
いることである。
のメモリセルアレイ１０が複数の（本例では４個の）部
分メモリセルアレイ１１〜１４に分割されており、一致
／不一致テスト方式による並列テストが可能である。本
実施例に特徴的なことは、４個の部分メモリセルアレイ
１１〜１４内の相互に関連するメモリセルを、１組のフ
ユーズの切断によって同時に予備のメモリセルＩＩＳ〜
１４Ｓに切り替えることができるように配線がなされて
いることである。
本実施例に於ける不良メモリセルの救済方法を説明する
。前述した一致／不一致テスト方式によって、各部分メ
モリセルアレイから１ビツトずつ選択された複数のメモ
リセルが並列にテストされる。このテストが部分メモリ
セルアレイ内の全メモリセルについて行われる。
。前述した一致／不一致テスト方式によって、各部分メ
モリセルアレイから１ビツトずつ選択された複数のメモ
リセルが並列にテストされる。このテストが部分メモリ
セルアレイ内の全メモリセルについて行われる。
一致／不一致判定回路１５によって部分メモリセルアレ
イ１１〜１４から読み出された複数のビットデータが一
致しないと判定された場合には、フユーズの組［ＪＩ、
Ｊ２、・・・ Ｊｌ＋］を切断する。
イ１１〜１４から読み出された複数のビットデータが一
致しないと判定された場合には、フユーズの組［ＪＩ、
Ｊ２、・・・ Ｊｌ＋］を切断する。
このフユーズの組の切断により、不良メモリセルのアド
レスを置き換える置換アドレスが発生し、して、予備メ
モリセルＩＩＳ〜１４Ｓに切り換える。このようにして
、読み出されたデータの不一致が検出された複数のメモ
リセルをそれぞれ予備のメモリセルで代替する。
レスを置き換える置換アドレスが発生し、して、予備メ
モリセルＩＩＳ〜１４Ｓに切り換える。このようにして
、読み出されたデータの不一致が検出された複数のメモ
リセルをそれぞれ予備のメモリセルで代替する。
このように、本実施例では一致／不一致テストでデータ
の不一致が検出された場合に、並列にテストされたメモ
リセルの内の何れのメモリセルが不良であるかを決定す
ることなく、不良メモリセルの救済を行うことができる
。
の不一致が検出された場合に、並列にテストされたメモ
リセルの内の何れのメモリセルが不良であるかを決定す
ることなく、不良メモリセルの救済を行うことができる
。
尚、１組のフユーズの切断によって全てのメモリセルの
救済に対応するのではなく、例えば不良メモリセルのア
ドレス等の属性に応じて異なるフユーズの組を切断する
ようにしてもよい。
救済に対応するのではなく、例えば不良メモリセルのア
ドレス等の属性に応じて異なるフユーズの組を切断する
ようにしてもよい。
複数のメモリセルの予備のメモリセルへの代替は、上述
のフユーズ切断に限らず、他の手段、例えばＥ ＣＣ（
Ｅｒｒｏｒ Ｃｈｅｃｋｉｎｇ ａｎｄ Ｃｏｒｒｅｃ
ｔｉｏｎ）回路によっても行うことができる。
のフユーズ切断に限らず、他の手段、例えばＥ ＣＣ（
Ｅｒｒｏｒ Ｃｈｅｃｋｉｎｇ ａｎｄ Ｃｏｒｒｅｃ
ｔｉｏｎ）回路によっても行うことができる。
（発明の効果）
本発明によれば、テスト及び不良メモリセルの救済に要
する時間及び手間を従来よりも減少させることができる
半導体記憶装置及び半導体記憶装置の不良メモリセルの
救済方法が提供される。
する時間及び手間を従来よりも減少させることができる
半導体記憶装置及び半導体記憶装置の不良メモリセルの
救済方法が提供される。
４、゛ の、 な言■
第１図は本発明の半導体記憶装置の一実施例の要部及び
不良メモリセルを救済する場合に切断すべきフユーズの
組を示す図、第２図は従来の半導体記憶装置の一例の要
部及び不良メモリセルを救済する場合に切断すべきフユ
ーズの組を各部分メモリセルアレイについて示す図であ
る。
不良メモリセルを救済する場合に切断すべきフユーズの
組を示す図、第２図は従来の半導体記憶装置の一例の要
部及び不良メモリセルを救済する場合に切断すべきフユ
ーズの組を各部分メモリセルアレイについて示す図であ
る。
１０・・・メモリセルアレイ、１１〜１４・・・部分メ
モリセルアレイ、１１８〜１４Ｓ・・・予備のメモリセ
ル、１５・・・一致／不一致判定回路、１６・・・デー
タ出力部。
モリセルアレイ、１１８〜１４Ｓ・・・予備のメモリセ
ル、１５・・・一致／不一致判定回路、１６・・・デー
タ出力部。
以 上
Claims (1)
- 【特許請求の範囲】 １、不良のメモリセルを代替するための予備のメモリセ
ルを有する半導体記憶装置であって、単一の処置によっ
て複数のメモリセルをそれぞれ予備のメモリセルで代替
させることができる半導体記憶装置。 ２、半導体記憶装置の複数のメモリセルに同一のデータ
を書き込むこと、 該複数のメモリセルからデータを読み出すこと、該読み
出されたデータを相互に比較すること、該比較によって
該読み出されたデータが一致しないことが判明した場合
に、該複数のメモリセルの属性に基づいて定まる処置を
行うことによって、該複数のメモリセルをそれぞれ予備
のメモリセルで代替させること を包含する半導体記憶装置の不良メモリセル救済方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1083833A JPH02263398A (ja) | 1989-03-31 | 1989-03-31 | 半導体記憶装置及び半導体記憶装置の不良メモリセル救済方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1083833A JPH02263398A (ja) | 1989-03-31 | 1989-03-31 | 半導体記憶装置及び半導体記憶装置の不良メモリセル救済方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02263398A true JPH02263398A (ja) | 1990-10-26 |
Family
ID=13813699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1083833A Pending JPH02263398A (ja) | 1989-03-31 | 1989-03-31 | 半導体記憶装置及び半導体記憶装置の不良メモリセル救済方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02263398A (ja) |
-
1989
- 1989-03-31 JP JP1083833A patent/JPH02263398A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4308637B2 (ja) | 半導体試験装置 | |
| JPS63239696A (ja) | 冗長回路付メモリの試験装置 | |
| JPS62217497A (ja) | 半導体記憶装置 | |
| EP0163580B1 (en) | Semiconductor integrated circuit with redundant circuit replacement | |
| US4639915A (en) | High speed redundancy processor | |
| US5025418A (en) | Semiconductor device for performing automatic replacement of defective cells | |
| CN1133173C (zh) | 用于检测数字半导体电路装置的测试电路和方法 | |
| KR100399449B1 (ko) | 메모리 셀 장치 및 메모리 셀의 기능 테스트 방법 | |
| US6809982B2 (en) | Defective cell remedy method capable of automatically cutting capacitor fuses within the fabrication process | |
| JPH02263398A (ja) | 半導体記憶装置及び半導体記憶装置の不良メモリセル救済方法 | |
| JP2002025298A (ja) | 集積回路 | |
| US6961880B2 (en) | Recording test information to identify memory cell errors | |
| JPS62250599A (ja) | 半導体メモリ装置 | |
| JPH11121627A (ja) | 半導体メモリ | |
| US6687862B1 (en) | Apparatus and method for fast memory fault analysis | |
| JPH1116392A (ja) | 半導体集積回路のテスト回路および方法 | |
| KR100526876B1 (ko) | 반도체 메모리장치의 메모리 셀 테스트 방법 | |
| JP2824283B2 (ja) | 半導体メモリ試験装置 | |
| JPH1186595A (ja) | 半導体メモリ試験装置 | |
| JPS60124100A (ja) | 読出し専用メモリの試験装置 | |
| JP2001101896A (ja) | 冗長回路への置換判定回路およびこれを含む半導体メモリ装置並びに半導体メモリ試験装置 | |
| US6785175B2 (en) | Method for repairing memory cell | |
| JP2735010B2 (ja) | 半導体装置及びその試験方法 | |
| JPH1196793A (ja) | 半導体メモリ試験装置 | |
| US20030074613A1 (en) | Apparatus for testing semiconductor device |