JPH0225920A - 表示データ読出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目　次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 ■、実施例と第１図との対応関係 ■、実施例の構成 （ｉ）全体の構成 （ｉｉ）シーケンサの構成 ■、実施例の動作 （ｉ）シーケンサの動作 （ｉｉ）全体の動作 ■、実施例のまとめ ■０発明の変形態様 発明の効果 〔概　要〕 デュアルポートメモリを用゛いた表示データ読出装置に
関し、 装置を構成するハードウェア量を削減することを目的と
し、 表示データを格納している複数の表示データ記憶手段と
、複数の表示データ記憶手段から読み出された表示デー
タのなかの１つを選択する選択手段と、複数の表示デー
タ記憶手段のどれか１つに表示データの読み出しを指示
し、該当する表示データ記憶手段から読み出された表示
データを選択するように選択手段を制御する制御手段と
、選択手段によって選択された表示データを保持して出
力する保持手段とを具えるように構成する。

〔産業上の利用分野〕

本発明は、デュアルポートメモリを用いた高解像度のビ
ットマツプデイスプレィ用の表示データ読出装置に関す
るものである。

〔従来の技術〕

ワークステーションなどの情報処理装置の表示用装置と
して、°高解像度のビットマツプデイスプレィが用いら
れている。

ビットマツプデイスプレィの表示用メモリとしては、ラ
ンダムアクセスポートに加えてシリアルボートを付加し
、アクセスの競合を防ぐともにシリアルボートからの高
速読み出しができるようにしたデュアルポートメモリが
用いられている。

このようなデュアルポートメモリは、表示用メモリとし
て開発されたもので、例えば富士通社製ｒＭＢ８１４６
１Ｊなどがある。

第５図は、デュアルポートメモリ　（２５６Ｋ）の構成
図である。

デュアルポートメモリの４つのメモリセル５０４ａ、５
０４ｂ、５０４ｃ、５０４ｄは、それぞれ２５６Ｘ２５
６ビツトの容量を持っている。４つのデータレジスタ５
０２ａ、５０２ｂ、５０２ｃ、５０２ｄおよびシリアル
データセレクタ５・０３ａ、５０３ｂ、５０３ｃ、５０
３ｄは、これら４つのメモリセル５０４ａ〜ｄのそれぞ
れに対応している。

アドレスポインタ５０１にアドレスが入力されると、メ
モリセル５０４ａ−ｄから入力アドレスで指定される１
列分のデータ（２５６ビツト）がデータレジスタ５０２
ａ−ｄに読み出される。

アドレスポインタ５０１は、シリアルアドレスストロー
ブ（ＳＡＳ）信号に基づいて、データレジスタ５０２ａ
−ｄにそれぞれ格納されている１列のデータの中の１ビ
ツトを特定する。

シリアルデータセレクタ５０３ａ−ｄは、データレジス
タ５０２ａ−ｄから各１ビツト（合計４ビツト）のデー
タを選択する。

この４ビツトのデータは、シリアル人出力バッファ５０
５を介して出力される。

ここで、シリアル人出力バッファ５０５は、シリアルア
ウトプットイネーブル（ＳＯＥ）信号に基づいて、４ビ
ツトのシリアル出力データラインを双方向に制御するこ
とができる。

このようなデュアルポートメモリを用いた表示用メモリ
と表示データ読出回路の構成を第６図に示す。

シーケンサ６０１は、表示ドツトクロックに基づいてＳ
ＡＳ信号を生成し、１画面分の表示データを格納してい
る４つのデュアルポートメモリ６０２ａ、６０２ｂ、６
０２ｃ、６０２ｄのシリアルボートからそれぞれ４ビツ
ト（合計１６ビツト）の表示データを読み出す。この４
つのデュアルポートメモリ６０２ａ−ｄを１ブレーン（
１画面）の表示用メモリと称する。

１６ビツトシフトレジスタ６０３は、４つのデュアルポ
ートメモリ６０２ａ−ｄから同時に読み出された合計１
６ビツトのデータを保持し、表示ドツトクロックに同期
して、１ビツトずつシリアルに出力し、全部のデータの
出力が終わると、シーケンサ６０１によって、次の表示
データの読み出しが起動される。

このようにして、表示ドツトクロックに同期して１画素
について１ビツトの情報が出力され、デイスプレィ６０
４によって白黒の表示が行なわれる。

ところで、ワークステーションなどの情報処理装置に対
して、より複雑で高品質な処理が要求されており、これ
に伴ってビットマツプデイスプレィには高解像度の表示
およびカラー表示が要求されている。

高解像度の表示を行なうために、ビットマツプデイスプ
レィの１画素の走査に同期した表示ドツトクロツタは高
速となり、これに追従するためにエミッタ結合論理（Ｅ
ＣＬ）回路が表示データ読出回路用の１６ビツトシフト
レジスタに用いられている。

また、カラー表示を行なうためには、表示用メモリを少
なくとも３プレ一ン以上に増設する必要がある。

第７図は、カラー表示のビットマツプデイスプレィ装置
の構成図である。

シーケンサ７０２は、上述のようにしてＣＲＴコントロ
ーラ７０１から供給される表示ドツトクロックに基づい
て、４プレーンの表示用メモリ７０３および各ブレーン
に対応している表示データ読出回路７０４を制御して、
各ブレーンから表示データを読み出す。読み出された表
示データをデジタル−アナログ（Ｄ／Ａ）変換器７０５
によってアナログ信号に変換し、デイスプレィ７０６で
表示することによりカラー画像が表示される。例えば、
Ｄ／Ａ変換器に入力される表示データのビット数が４ビ
ツトの場合は、２’＝１６色を表示することができる。

ここで、表示データ読出回路７０４は、第６図の１６ビ
ツトシフトレジスタに相当している。

〔発明が解決しようとする課題〕

ところで、上述した従来方式にあっては、表示用メモリ
の各ブレーンに対応して読み出しを行なう表示データ読
出回路として、１６ビツトシフトレジスタを用いている
。このようなビット数の多いシフトレジスタは、これを
構成しているハードウェア量が多いので、発色数を増や
すために表示用メモリを増設する場合に、表示データ読
出回路のハードウェア量が増大してしまうという問題点
があった。

特に、高解像度で表示するために高速となった表示ドツ
トクロックに対応するため、ＥＣＬのシフトレジスタが
用いられるが、ハードウェア量の増大に伴って消費電力
が大きくなってしまう。

本発明は、このような点にかんがみて創作されたもので
あり、ハードウェア量を削減するようにした表示データ
読出装置を提供することを目的としている。

〔課題を解決するための手段〕

第１図は、本発明の表示データ読出装置の原理ブロック
図である。

図において、複数の表示データ記憶手段１１１は、表示
データを格納している。

選択手段１０３は、複数の表示データ記憶手段１１１か
ら読み出された表示データのなかの１つを選択する。

制御手段１０２は、複数の表示データ記憶手段１１１に
対して１つずつ順に表示データの読み出しを指示し、該
当する表示データ記憶手段１１１から読み出された表示
データを選択するように選択手段１０３を制御する。

保持手段１０４は、選択手段１０３によって選択された
表示データを保持して出力する。

〔作　用〕

制御手段１０２は、複数の表示データ記憶手段１１１に
対して１つずつ順に表示データの読み出しを指示する。

選択手段１０３は、制御手段１０２の指示に基づいて、
該当する表示データ記憶手段１１１から読み出された表
示データを選択する。

本発明にあっては、保持手段１０４は１つの表示データ
記憶手段１１１から読み出された表示データを保持する
ので、小さい容量で充分である。

〔実施例〕

以下、図面に基づいて本発明の実施例について詳細に説
明する。

第２図は、本発明の一実施例における表示データ読出袋
πを用いたビットマツプデイスプレィ装置の構成を示す
。

■、　　　　と　１　との ここで、本発明の実施例と第１図との対応関係を示して
おく。

表示データ記憶手段１１１は、デュアルポートメモリ２
１１に相当する。

制御手段１０２は、分周回路２０５およびシーケンサ２
２０に相当する。

選択手段１０３は、マルチプレクサ２０３に相当する。

保持手段１０４は、シフトレジスタ２０４に相当する。

以上のような対応関係があるものとして、以下本発明の
実施例について説明する。

■−」」１１列ｌ戊 第２図において、ビットマツプデイスプレィ装置は、表
示データを格納している４つのデュアルポートメモリ２
１１ａ、ｂ、ｃ、ｄと、２つの入力ポートへの入力デー
タのうちどちらか１つを選択するマルチプレクサ２０３
と、マルチプレクサ２０３によって選択されたデータを
一時保持し、シリアルデータに変換して出力する４ビツ
トのシフトレジスタ２０４と、表示ドツトクロックを分
周する分周回路２０５と、分周回路２０５の出力に基づ
いて制御信号（ＳＡＳ信号、ＳＯＥ信号）を生成するシ
ーケンサ２２０と、表示を行なうデイスプレィ２０６と
で構成されている。

ＣＲＴコントローラ（図示せず）から、デイスプレィ２
０６において１ドツトを表示する処理に同期した表示ド
ツトクロックが、分周回路２０５とシフトレジスタ２０
４に供給されている。

また、表示のブランキングを制御するための表示信号が
シーケンサ２２０に供給されている。

表示ドツトクロックは、分周回路２０５により４分周さ
れ（以後４分周クロックと称する）、データ格納信号と
してシフトレジスタ２０４に入力される。更に、表示ド
ツトクロックを８分周した信号（以後８分周クロックと
称する）は、データ切換信号としてマルチプレクサ２０
３に導入される。

また、これらの４分周クロックおよび８分周クロックは
シーケンサ２２０に導入され、これらの信号と、ＣＲＴ
コントローラから供給される表示信号に基づいて、ＳＡ
Ｓ信号、ＳＯＥ信号が生成され、それぞれ対応している
デュアルポートメモリ２１１ａ、ｂ、ｃ、ｄに供給され
る。

マルチプレクサ２０３は、データ切換信号が０゛″のと
きは入力ポートＡを有効とし、“ビのときは入力ポート
Ｂを有効として、入力データを選択するように構成され
ている。

デュアルポートメモリ２１１ａ、ｂ、ｃ、ｄに対応して
、それぞれ４ビツトのデータラインがあり、シリアルボ
ートから読み出されたデータが出力される。

デュアルポートメモリ２１１ａ、ｂ、ｃ、ｄは、表示デ
ータの出力用にシリアルボートを持ち、それぞれに供給
されるＳＡＳ信号が°“１”であるときに、表示データ
をシリアルボートに読み出し、ＳＯＥ信号が“′１”の
ときに対応するデータラインを有効として、シリアルボ
ートから表示データを出力するように構成されている。

デュアルポートメモリ２１１ａ、デュアルポートメモリ
２１１ｃに対応するデータラインとデュアルポートメモ
リ２１　ｌ　ｂ、　デュアルポートメモリ２１１ｄに対
応するデータラインは、それぞれワイアドオア接続され
てからマルチプレクサ２０３の入力ボートＡ、Ｂに接続
されている。

シフトレジスタ２０４のシリアル出力と表示ドツトクロ
ックに基づいて、デイスプレィ２０６による各画素の表
示が行なわれる。

（ｉｉ　　シーケンサの１収 第３図は、第２図に示したシーケンサ２２０の詳細構成
である。

シーケンサ２２０は、８分周クロックと表示信号に基づ
いて、デイスプレィ２０６に対する表示信号を生成する
２つのＤ型フリップフロップ（ＤＦＦ）２２１ａ、ｂと
、８分周クロックを更ニ２分周するＪ−に型フリップフ
ロップ（、Ｊ　Ｋ　−ＦＦ）２２２と、アンドゲート２
２３と、１６分周クロックに基づいてＳＡＳ信号ａ、　
　ｂ、　　ｃ、　　ｄおよびＳＯＥ信号ａ、ｂ、ｃ、、
ｄを生成する４つのＤ−ＦＦ２２４ａ、ｂ、ｃ、ｄとで
構成されている。

Ｄ−ＦＦ２２１ａの入力端子りには、表示信号が入力さ
れており、その出力端子ＱはＩ）−ＦＦ２２１ｂの入力
端子りに接続されている。

また、Ｄ−ＦＦ２２１ａ、ｂとＪＫ−ＦＦ２２２のクロ
ック端子ＣＫには、それぞれ８分周クロックが供給され
ている。

ＪＫ−ＦＦ２２２の入力端子Ｊ、にへの入力は、固定論
理ＩＩ　Ｉ　１１となっており、出力端子ｄはアンドゲ
ート２２３の一方の入力端子に接続されている。

アンドゲート２２３の他の入力端子には表示信号が入力
されており、アンドゲート２２３の出力端子はＤ−ＦＦ
２２４ａの入力端子りに接続されている。

Ｄ−ＦＦ２２４ａの出力端子ＱとＤ−ＦＦ２２４ｂの入
力端子りが接続されており、同様にＤＦＦ２２４ｂ、Ｄ
−ＦＦ２２４ｃ、Ｄ−ＦＦ２２４ｄが直列に接続されて
いる。また、Ｄ−ＦＦ２２４ａ、ｂ、ｃ、ｄのクロック
端子ＣＫには、４分周クロックが供給されている。

Ｄ−Ｆ　Ｆ　２２４　ａ、　　ｂ、　　ｃ、　　ｄから
の出力が、それぞれデュアルポートメモリ２１１ａ、ｂ
、ｃ。

ｄに対するＳＡＳ信号ａ、ｂ、ｃ、ｄおよびＳＯＥ信号
ａ、ｂ、ｃ、ｄとなる。

１ＩＪｆ！ｉ−ｕ御班作 第４図は、実施例の動作を説明するタイミング図である
。

以下、第２図〜第４図を参照して、実施例の動作をシー
ケンサ２２０の動作と全体の動作とに分けて説明する。

ｉ　シー　ンサのΦ 第４図（ロ）に示した表示信号は、Ｄ−ＦＦ２２１ａ、
ｂによって８分周クロック（第４図（イ）参照）の１周
期分だけ遅れさせられ、デイスプレィ２０６に対する表
示信号（第４図（ハ）参照）として出力される。

ＪＫ−ＦＦ２２２の出力は、８分周クロックの立ち下が
りで反転するから、ＪＫ−ＦＦ２２２の出力端子ｄから
の出力は１６分周クロックとなる。

ＪＫ−ＦＦ２２２によって生成された１６分周クロック
（第４図（ニ）参照）は、アンドゲート２２３に入力さ
れて表示信号との論理積がとられる。

Ｄ−ＦＦ２２４ａ、ｂ、ｃ、ｄは、それぞれのクロック
端子ＣＫの立ち下がりに同期して動作する。従って、ア
ンドゲート２２３の出力は、４分周クロックの１周期分
ずつ遅れてＤ−ＦＦ２２４ａ、ｂ、ｃ、ｄに順次保持さ
れる。

Ｄ−ＦＦ２２４ａ−ｄのそれぞれの出力端子Ｑからは、
ＳＡＳ信号ａ、ｂ、ｃ、ｄおよびＳＯＥ信号ａ、　　ｂ
、　　ｃ、　　ｄ　（第４図（ホ）〜（チ）参照）が出
力される。

１１ユ」■桁陵班作 上述のようにして生成されたＳＡＳ信号ａ、　　ｂｃ、
ｄが、それぞれデュアルポートメモリ２１１ａ、ｂ、ｃ
、ｄに入力されると、表示データがそれぞれのシリアル
ボートに読み出される。

例えば、ＳＡＳ信号ａが１　”となると、デュアルポー
トメモリ２１１ａのシリアルボートには、４ビツトの表
示データ（以後表示データａと称する）が読み出される
。このとき、ＳＯ，Ｅ信号ａも同時に“１゛となるので
、デュアルポートメモリ２１１ａは対応するデータライ
ンを有効として、シリアルボートから４ビツトの表示デ
ータａを出力する。

一方、このとき、ＳＡＳ信号ＣおよびＳＯＥ信号Ｃはと
もに°“０゛°であるので、デュアルポートメモリ２１
１ｃに対応するデータラインはハイインピーダンスとな
っており、このときマルチブレフサ２０３の入力ボート
Ａには、表示データａのみが入力される。

このようにして、マルチプレクサ２０３の入力ボートＡ
には、デュアルポートメモリ２１１ａ。

Ｃから読み出された表示ブーツ８１表示データＣが、８
分周クロックごとに交互に現れる（第４図（す）参照）
。

同様に、第４図（ヌ）に示したように、マルチプレクサ
２０３の人力ボートＢには、デュアルポートメモリ２１
１ｂ、ｄのどちらか一方のシリアルボートから出力され
た表示データ（表示データｂまたは表示データｄ）が８
分周クロックごとに交互に現れる。

ところで、ＳＡＳ信号によってシリアルボートに読み出
されるデータには、一定の不定期間がある。例えば、Ｓ
ＡＳ信号すの立ち上がりにおいて表示データａは確定し
ているが、表示データｂはまだ確定していない。このと
き、データ切換信号が“０“となっているので、マルチ
プレクサ２０３は入力ボートＡを有効とし、既に確定し
ている表示データａが選択される（第４図（ル）および
（ヲ）参照）。

同様に、データ切換信号が°１゛°のときは、入力ボー
トＢへの入力データが確定しているので、マルチプレク
サ２０３は入カポ−）Ｂへの入力データ（表示データｂ
または表示データｄ）を選択する。

このように、データ切換信号によって、マルチプレクサ
２０３が有効とする入力ボートを切り換えることによっ
て、確定している表示データを選択してシフトレジスタ
２０４に導入することができる。

シフトレジスタ２０４は、データ格納信号（第４図（ワ
）参照）に同期して、マルチプレクサ２０３が出力する
４ビツトの表示データを格納し、表示ドツトクロックに
同期して、格納した４ビツトの表示データを１ビツトず
つシリアルに出力する。

また、例えばシフトレジスタ２０４に表示データａが格
納されたときには、マルチプレクサ２０３の入力ボート
Ｂにおいては表示データｂが確定しており、マルチプレ
クサ２０３によって表示データｂが選択される。更に、
ＳＡＳ信号Ｃによりデュアルポートメモリ２１１ｃから
の表示データの読み出しが起動されている。

このようにして、４分周クロックの１周期分ずつずれた
タイミングで、デュアルポートメモリ２１１ａ、ｂ、ｃ
、ｄの順に読み出された表示データａ、ｂ、ｃ、ｄがシ
フトレジスタ２０４に順番に格納される。

■−」１１但辺Ｊ麩【Δ 上述のようにして、ＳＡＳ信号およびＳＯＥ信号によっ
て、デュアルポートメモリ２１１ａ、ｔｙ。

ｃ、ｄからの表示データの読み出しを４分周クロックの
１周期分ずつずれたタイミングで行ない、マルチプレク
サ２０３によって確定したデータを選択してシフトレジ
スタ２０４に格納するので、表示データの読み出しとデ
イスプレィ２０６による表示処理を４ビツトずつパイプ
ライン化して処理することが可能となる。

これにより、■６ビツトのシフトレジスタに代わって４
ビツトのシフトレジスタとマルチプレクサを用いて、４
つのデュアルポートメモリから表示データを読み出すこ
とができる。

また、上述の実施例においては、１つのデュアルポート
メモリ２１１に対する表示データ読み出し動作が行なわ
れる時間とアクセスされない休止時間が８分周クロック
の１周期分ごとに交互に現れるので、デュアルポートメ
モリ２１１のサイクルタイムを８分周クロックとするこ
とができる。

従って、より高速な表示ドツトクロックにも対応して読
み出し動作を行なうことが可能である。

■−Ｊ１１ｑ変１」１１ なお、上述した本発明の実施例にあっては、４つのデュ
アルポートメモリから表示データを読み出す場合を考え
たが、デュアルポートメモリの数や一度に保持手段に格
納されるデータのビット数はこれに限られず、読み出し
動作をバイブライン化して処理するものであればよい。

また、ｒｌ、実施例と第１図との対応関係」において、
本発明と実施例との対応関係を説明しておいたが、これ
に限られることはなく、本発明には各種の変形態様があ
ることは当業者であれば容易に推考できるであろう。

〔発明の効果〕

上述したように、本発明によれば、容量の小さい保持手
段を用いて表示データの読み出し動作を行なうことがで
き、また、デュアルポートメモリの読み出しサイクルタ
イムに余裕を持たせることができる。

これにより、少ないハードウェア■で表示データ読出装
置を構成することができ、また、デュアルポートメモリ
からの表示データの高速読み出しに対応させることが可
能となるので、実用的には極めて有用である。

【図面の簡単な説明】

第１図は本発明の表示データ読出装置の原理ブロック図
、 第２図は本発明の一実施例による表示データ読出装置を
用いたビットマツプデイスプレィ装置の構成ブロック図
、 第３図は第２図に示したシーケンサの詳細構成図、第４
図は第２図に示した実施例の動作を表すタイミング図、 第５図はデュアルポートメモリの構成図、第６図は従来
の表示データ読出装置の説明図、第７図はビットマツプ
デイスプレィ装置（カラー表示）の構成図である。 図において、 １０２は制御手段、 １０３は選択手段、 １０４は保持手段、 １１１は表示データ記憶手段、 ２０３はマルチプレクサ、 ４はシフトレジスタ、 ５は分周回路、 ６．６０４，７０６はデイスプレィ、 １．６０２，７０３はデュアルポートメモリ、０．６０
１，７０２はシーケンサ、 １．２２４はＤ型フリップフロップ、 ２はＪ−に型フリップフロップ、 ３はアンドゲート、 ｌはアドレスポインタ、 ２はデータレジスタ、 ３はシリアルデータセレクタ、 ４はメモリセル、 ５はシリアル入出カバ゛ツファ、 ３は１６ビツトシフトレジスタ、 １はＣＲＴコントローラ、 ４は表示データ読出回路、 ５はＤ／Ａ変換器である。 ／＄−斃明グ寮理７”Ｃ７，７７図 第１図 （イ）８９鯨りＯ，／フ （Ｏ） 朔咄弓 （エバ６２戸１葡）Ｏ−ｔり （す）２ゴｒｆ、トＡ 乏うヒヂ列の勧イ箕Σにイダイ三ング口第４図 竪− 区

Claims (1)

【特許請求の範囲】
1. （１）表示データを格納している複数の表示データ記憶
   手段（１１１）と、 前記複数の表示データ記憶手段（１１１）から読み出さ
   れた表示データのなかの１つを選択する選択手段（１０
   ３）と、 前記複数の表示データ記憶手段（１１１）に対して１つ
   ずつ順に表示データの読み出しを指示し、該当する表示
   データ記憶手段（１１１）から読み出された表示データ
   を選択するように前記選択手段（１０３）を制御する制
   御ｎ手段（１０２）と、前記選択手段（１０３）によっ
   て選択された表示データを保持して出力する保持手段（
   １０４）と、 を具えるように構成したことを特徴とする表示データ読
   出装置。