JPH02257629A - 半導体基板の研磨方法 - Google Patents
半導体基板の研磨方法Info
- Publication number
- JPH02257629A JPH02257629A JP1078979A JP7897989A JPH02257629A JP H02257629 A JPH02257629 A JP H02257629A JP 1078979 A JP1078979 A JP 1078979A JP 7897989 A JP7897989 A JP 7897989A JP H02257629 A JPH02257629 A JP H02257629A
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- semiconductor substrate
- accuracy
- polishing operation
- partial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005498 polishing Methods 0.000 title claims abstract description 108
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 239000000758 substrate Substances 0.000 title claims abstract description 48
- 238000000034 method Methods 0.000 claims abstract description 16
- 238000007517 polishing process Methods 0.000 claims description 5
- 238000005259 measurement Methods 0.000 description 10
- 238000007796 conventional method Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Landscapes
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、半導体基板の研磨方法に関する。
（従来の技術）
従来、半導体基板は、第７図に示すように、ウェーへの
製造工程において、歪除去のためのエツチング工程後、
鏡面を得るために研磨工程に送られ、その後、洗浄工程
、精度測定工程、更には外観検査工程へと送られ出荷さ
れて行く。そして、上記研磨工程は、１次研磨（粗研磨
）、２次研磨（仕上研磨）、３次研磨（超仕上研磨）に
分れており、ここで、ウェーへの研磨精度は１次研磨（
粗研磨）で決定される。すなわち３次研磨を経たウェー
ハの研磨精度は、２次研磨の精度で決定され、２次研磨
を経たウェーハの研磨精度は１次研磨の精度で決定され
るからである。
製造工程において、歪除去のためのエツチング工程後、
鏡面を得るために研磨工程に送られ、その後、洗浄工程
、精度測定工程、更には外観検査工程へと送られ出荷さ
れて行く。そして、上記研磨工程は、１次研磨（粗研磨
）、２次研磨（仕上研磨）、３次研磨（超仕上研磨）に
分れており、ここで、ウェーへの研磨精度は１次研磨（
粗研磨）で決定される。すなわち３次研磨を経たウェー
ハの研磨精度は、２次研磨の精度で決定され、２次研磨
を経たウェーハの研磨精度は１次研磨の精度で決定され
るからである。
（発明が解決しようとする課題）
ところが従来、半導体基板の研磨精度測定は、第７図に
示すように、半導体基板製造工程の最終段階に近いとこ
ろで行われており、研磨精度の良い半導体基板のみを製
品とする場合には歩留りが悪くなるという問題があった
。
示すように、半導体基板製造工程の最終段階に近いとこ
ろで行われており、研磨精度の良い半導体基板のみを製
品とする場合には歩留りが悪くなるという問題があった
。
本発明は上記問題点を解決する半導体基板の研磨方法を
提案する目的でなされたものである。
提案する目的でなされたものである。
（課題を解決するための手段）
すなわち、本発明半導体基板の製造方法は、上記目的を
達成するために、粗研磨たる１次研磨、仕上げ研磨たる
２次研磨及び超仕上げ研磨たる３次研磨を順次半導体基
板に施す半導体基板の研磨方法において、１次研磨の後
に、或いは１次研磨及び２次研磨の後に、半導体基板表
面の凹凸を計測して所定以上の高さの凸部のみを小さな
研磨ヘッドで部分的に所定値まで研磨し、しかる後２次
研磨或いは３次研磨に半導体基板を送る、という技術手
段を採用している。
達成するために、粗研磨たる１次研磨、仕上げ研磨たる
２次研磨及び超仕上げ研磨たる３次研磨を順次半導体基
板に施す半導体基板の研磨方法において、１次研磨の後
に、或いは１次研磨及び２次研磨の後に、半導体基板表
面の凹凸を計測して所定以上の高さの凸部のみを小さな
研磨ヘッドで部分的に所定値まで研磨し、しかる後２次
研磨或いは３次研磨に半導体基板を送る、という技術手
段を採用している。
（作 用）
上記技術手段に依れば、所定以上の高さの凸部のみを部
分的に研磨するため、他の部分に影響なく研磨精度が整
えられ、かくして前段階における研磨精度の良い半導体
基板は、後続する研磨において所期の研磨効果を享受す
ることになる。
分的に研磨するため、他の部分に影響なく研磨精度が整
えられ、かくして前段階における研磨精度の良い半導体
基板は、後続する研磨において所期の研磨効果を享受す
ることになる。
（実施例）
以下、本発明を添付図面に基いて説明する。
第１図は本発明方法の一実施例を示すフローチャートで
ある。
ある。
具体的には、粗研磨たる１次研磨を終えた半導体基板を
洗浄し乾燥した後、所定値以上の凹凸な有するか否かの
精度測定を行い、所定値以上の凹凸が無い半導体基板の
みを、仕上げ研磨たる２次研磨に送り、凹凸を有する半
導体基板には、後述する部分研磨が施される。
洗浄し乾燥した後、所定値以上の凹凸な有するか否かの
精度測定を行い、所定値以上の凹凸が無い半導体基板の
みを、仕上げ研磨たる２次研磨に送り、凹凸を有する半
導体基板には、後述する部分研磨が施される。
すなわち、１次研磨を経た半導体基板は、研磨布の性状
や半導体基板自体の性状あるいは加圧力の不揃い等の原
因によって、その表面に多少の凹凸が有するのが通常で
ある。その凹凸の程度が、２次研磨を正常に受は得る程
度ならば２次研磨工程へ送っても回答支承はない。しか
し、２次研磨によっても許容できない凹凸状態が変らず
、或いは更に許容できないものとなることが予測される
場合には、２次研磨に送る前に何等かの処置を採るべき
である。なお、許容できない凹凸が半導体基板の研磨表
面に存する場合に、再度１次研磨を施したとしても、全
体的に半導体基板の表面が研磨され薄くなるのみで、凹
凸部の解消は図れない。そこで本発明は許容できない凹
凸が存するか否かを判定し、存する場合には上記１ノだ
ように部分研磨を施すこととしたものである。
や半導体基板自体の性状あるいは加圧力の不揃い等の原
因によって、その表面に多少の凹凸が有するのが通常で
ある。その凹凸の程度が、２次研磨を正常に受は得る程
度ならば２次研磨工程へ送っても回答支承はない。しか
し、２次研磨によっても許容できない凹凸状態が変らず
、或いは更に許容できないものとなることが予測される
場合には、２次研磨に送る前に何等かの処置を採るべき
である。なお、許容できない凹凸が半導体基板の研磨表
面に存する場合に、再度１次研磨を施したとしても、全
体的に半導体基板の表面が研磨され薄くなるのみで、凹
凸部の解消は図れない。そこで本発明は許容できない凹
凸が存するか否かを判定し、存する場合には上記１ノだ
ように部分研磨を施すこととしたものである。
ここで、上記精度測定は、第４図に示す如く半導体基板
１の研磨表面に凹凸部（凸部を符号「２」で示す）が存
する場合に、その凸部２の位置、面積、高さ等を正確に
出して、例えばレーザによる干渉縞を形成し、この干渉
縞を分析して各部位の位置、面積、高さを検出すると共
に、これに基いて研磨ヘッドを制御したり、或いは画像
処理等により、第３図に示す如く、等高線として出すも
のである。具体的には半導体基板の表面形状精度を、裏
面基準で測定する如く行われる。
１の研磨表面に凹凸部（凸部を符号「２」で示す）が存
する場合に、その凸部２の位置、面積、高さ等を正確に
出して、例えばレーザによる干渉縞を形成し、この干渉
縞を分析して各部位の位置、面積、高さを検出すると共
に、これに基いて研磨ヘッドを制御したり、或いは画像
処理等により、第３図に示す如く、等高線として出すも
のである。具体的には半導体基板の表面形状精度を、裏
面基準で測定する如く行われる。
かくして、上記精度測定が行われ、許容できない研磨精
度の半導体基板は、次記する部分研磨工程に送られる。
度の半導体基板は、次記する部分研磨工程に送られる。
この部分研磨は、凸部２が許容できない高さを有する場
合に、該凸部２のみを許容できる高さにまで部分的に研
磨するものである。
合に、該凸部２のみを許容できる高さにまで部分的に研
磨するものである。
具体的には、上記精度測定の結果と実際の半導体基板を
１：１に対応させて該半導体基板１を第２図に示す如く
定盤３に保持固定し、小さな研磨ヘッド４を上記精度測
定結果に対応して、ナライ又はＮＣ制御方式で制御運動
せしめる。ここで研磨へラド４の下面に貼着されている
研磨布５の膨大は、その直径が半導体基板の直径の１７
１０〜ｌ／２０である円形が好ましく、研磨運動は自転
しつつ水平方向の前後左右に移動させて行う。ここで上
記部分研磨は砥液による半導体基板のアタックを防止す
るため研磨面を下にして行うのが好ましい。
１：１に対応させて該半導体基板１を第２図に示す如く
定盤３に保持固定し、小さな研磨ヘッド４を上記精度測
定結果に対応して、ナライ又はＮＣ制御方式で制御運動
せしめる。ここで研磨へラド４の下面に貼着されている
研磨布５の膨大は、その直径が半導体基板の直径の１７
１０〜ｌ／２０である円形が好ましく、研磨運動は自転
しつつ水平方向の前後左右に移動させて行う。ここで上
記部分研磨は砥液による半導体基板のアタックを防止す
るため研磨面を下にして行うのが好ましい。
かくして半導体基板１上の凸部２を所定量だけ削りとっ
て洗浄し、上記精度測定を行う。この精度測定で許容で
きる表面研磨精度を有する半導体基板のみが２次研磨に
送られ、他方、上記部分研磨によっても許容できない表
面研磨精度の半導体基板は再度部分研磨に送られる。
て洗浄し、上記精度測定を行う。この精度測定で許容で
きる表面研磨精度を有する半導体基板のみが２次研磨に
送られ、他方、上記部分研磨によっても許容できない表
面研磨精度の半導体基板は再度部分研磨に送られる。
本発明研磨方法に依る結果を、従来方法の結果と比較し
て第５及び第６図に示す。ここで第５図はＴＴＶ （全
体的厚みむら評価）であり、第６図はＬＴＶ （部分的
厚みむら評価）である。
て第５及び第６図に示す。ここで第５図はＴＴＶ （全
体的厚みむら評価）であり、第６図はＬＴＶ （部分的
厚みむら評価）である。
上記第５及び第６図は、本願発明方法が従来方法に比し
て著しく研磨精度の良いことを示している。
て著しく研磨精度の良いことを示している。
なお、上記実施例においては、１次研磨の後のみに、精
度測定及び部分研磨をおいているが、更に２次研磨の後
にも精度測定及び部分研磨をおいてより半導体基板の精
度を上げるようにしてもよい。
度測定及び部分研磨をおいているが、更に２次研磨の後
にも精度測定及び部分研磨をおいてより半導体基板の精
度を上げるようにしてもよい。
（発明の効果）
以上説明したように、本発明は、粗研磨たる１次研磨、
仕上げ研磨たる２次研磨及び超仕上げ研磨たる３次研磨
を順次半導体基板に施す半導体基板の研磨方法において
、１次研磨の後に、或いは１次研磨及び２次研磨の後に
、半導体基板表面の凹凸を計測して所定以上の高さの凸
部のみを小さな研磨ヘッドで部分的に所定値まで研磨し
、しかる後２次研磨或いは３次研磨に半導体基板を送る
ものであり、所定以上の高さの凸部のみを部分的に研磨
するため、他の部分に影響なく研磨精度が整えられ、か
くして前段階における研磨精度の良い半導体基板は、後
続す′る研磨において所期の研磨効果を享受し得て半導
体基板の研磨精度が向上し、デバイスメーカからの厳し
い要求にも充分対応できることになる。
仕上げ研磨たる２次研磨及び超仕上げ研磨たる３次研磨
を順次半導体基板に施す半導体基板の研磨方法において
、１次研磨の後に、或いは１次研磨及び２次研磨の後に
、半導体基板表面の凹凸を計測して所定以上の高さの凸
部のみを小さな研磨ヘッドで部分的に所定値まで研磨し
、しかる後２次研磨或いは３次研磨に半導体基板を送る
ものであり、所定以上の高さの凸部のみを部分的に研磨
するため、他の部分に影響なく研磨精度が整えられ、か
くして前段階における研磨精度の良い半導体基板は、後
続す′る研磨において所期の研磨効果を享受し得て半導
体基板の研磨精度が向上し、デバイスメーカからの厳し
い要求にも充分対応できることになる。
第１図は本発明の一実施例のフローチャート、第２図は
部分研磨の態様説明図、第３図は表面研磨精度の一表現
例たる平面図、第４図は第３図におけるＡ−Ａ断面図、
第５図は従来方法との対比において本発明結果なＴＴＶ
で表わしたグラフ、第６図は従来方法との対比において
本発明結果をＬＴＶで表わしたグラフ、第７図はウェー
ハの製造工程を示すチャート図である。 １・・・半導体基板 ２・・・凸部４・・・研磨ヘ
ッド
部分研磨の態様説明図、第３図は表面研磨精度の一表現
例たる平面図、第４図は第３図におけるＡ−Ａ断面図、
第５図は従来方法との対比において本発明結果なＴＴＶ
で表わしたグラフ、第６図は従来方法との対比において
本発明結果をＬＴＶで表わしたグラフ、第７図はウェー
ハの製造工程を示すチャート図である。 １・・・半導体基板 ２・・・凸部４・・・研磨ヘ
ッド
Claims (1)
- 【特許請求の範囲】 粗研磨たる１次研磨、仕上げ研磨たる２次研磨及び超仕
上げ研磨たる３次研磨を順次半導体基板に施す半導体基
板の研磨方法において、 １次研磨の後に、或いは１次研磨及び２次研磨の後に、
半導体基板表面の凹凸を計測して所定以上の高さの凸部
のみを小さな研磨ヘッドで部分的に所定値まで研磨し、
しかる後２次研磨或いは３次研磨に半導体基板を送るこ
とを特徴とする半導体基板の研磨方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1078979A JPH02257629A (ja) | 1989-03-30 | 1989-03-30 | 半導体基板の研磨方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1078979A JPH02257629A (ja) | 1989-03-30 | 1989-03-30 | 半導体基板の研磨方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02257629A true JPH02257629A (ja) | 1990-10-18 |
Family
ID=13677012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1078979A Pending JPH02257629A (ja) | 1989-03-30 | 1989-03-30 | 半導体基板の研磨方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02257629A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5399233A (en) * | 1991-12-05 | 1995-03-21 | Fujitsu Limited | Method of and apparatus for manufacturing a semiconductor substrate |
| US6012966A (en) * | 1996-05-10 | 2000-01-11 | Canon Kabushiki Kaisha | Precision polishing apparatus with detecting means |
| WO2003028080A1 (fr) * | 2001-09-19 | 2003-04-03 | Nikon Corporation | Dispositif de traitement, procede de traitement et procede de fabrication d'un dispositif a semi-conducteurs |
| JP2013244574A (ja) * | 2012-05-28 | 2013-12-09 | Mat:Kk | 研磨装置及び研磨方法 |
| CN105428275A (zh) * | 2014-09-11 | 2016-03-23 | 株式会社荏原制作所 | 处理模块、处理装置及处理方法 |
| JP2016058724A (ja) * | 2014-09-11 | 2016-04-21 | 株式会社荏原製作所 | 処理モジュール、処理装置、及び、処理方法 |
| JP2017163047A (ja) * | 2016-03-10 | 2017-09-14 | 株式会社荏原製作所 | 基板の研磨装置および研磨方法 |
-
1989
- 1989-03-30 JP JP1078979A patent/JPH02257629A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5399233A (en) * | 1991-12-05 | 1995-03-21 | Fujitsu Limited | Method of and apparatus for manufacturing a semiconductor substrate |
| US6012966A (en) * | 1996-05-10 | 2000-01-11 | Canon Kabushiki Kaisha | Precision polishing apparatus with detecting means |
| US6165050A (en) * | 1996-05-10 | 2000-12-26 | Canon Kabushiki Kaisha | Method of manufacturing semiconductor device using precision polishing apparatus with detecting means |
| WO2003028080A1 (fr) * | 2001-09-19 | 2003-04-03 | Nikon Corporation | Dispositif de traitement, procede de traitement et procede de fabrication d'un dispositif a semi-conducteurs |
| US7306509B2 (en) | 2001-09-19 | 2007-12-11 | Nikon Corporation | Processing device, processing method and method of manufacturing semiconductor device |
| JP2013244574A (ja) * | 2012-05-28 | 2013-12-09 | Mat:Kk | 研磨装置及び研磨方法 |
| CN105428275A (zh) * | 2014-09-11 | 2016-03-23 | 株式会社荏原制作所 | 处理模块、处理装置及处理方法 |
| JP2016058724A (ja) * | 2014-09-11 | 2016-04-21 | 株式会社荏原製作所 | 処理モジュール、処理装置、及び、処理方法 |
| JP2017163047A (ja) * | 2016-03-10 | 2017-09-14 | 株式会社荏原製作所 | 基板の研磨装置および研磨方法 |
| KR20170106211A (ko) * | 2016-03-10 | 2017-09-20 | 가부시키가이샤 에바라 세이사꾸쇼 | 기판의 연마 장치 및 연마 방법 |
| CN107186612A (zh) * | 2016-03-10 | 2017-09-22 | 株式会社荏原制作所 | 基板的研磨装置、研磨方法、研磨组件、研磨程序及记录介质 |
| US11465254B2 (en) | 2016-03-10 | 2022-10-11 | Ebara Corporation | Polishing machine and a polishing method for a substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1335420B1 (en) | Wafer shape evaluating method and device and device producing method, wafer and wafer selecting method | |
| US6594542B1 (en) | Method and system for controlling chemical mechanical polishing thickness removal | |
| US5801066A (en) | Method and apparatus for measuring a change in the thickness of polishing pads used in chemical-mechanical planarization of semiconductor wafers | |
| KR100434189B1 (ko) | 화학 기계적 연마장치 및 그 제어방법 | |
| US7057744B2 (en) | Method and apparatus for measuring thickness of thin film and device manufacturing method using same | |
| US5400548A (en) | Process for manufacturing semiconductor wafers having deformation ground in a defined way | |
| US6975960B2 (en) | Method for evaluating wafer configuration, wafer, and wafer sorting method | |
| JPH04255218A (ja) | 平坦なウエーハを研磨する方法及びその装置 | |
| US9316902B2 (en) | Photomask-forming glass substrate and making method | |
| US9052190B2 (en) | Bright-field differential interference contrast system with scanning beams of round and elliptical cross-sections | |
| US7344808B2 (en) | Method of making photomask blank substrates | |
| JPH02257629A (ja) | 半導体基板の研磨方法 | |
| TWI740068B (zh) | 工件的雙面研磨裝置及雙面研磨方法 | |
| US20050019678A1 (en) | Method of selecting photomask blank substrates | |
| US6254457B1 (en) | Process for polishing wafers of integrated circuits | |
| US20230037856A1 (en) | Mask blanks substrate and method for manufacturing the same | |
| Chivas et al. | Adaptive grinding and polishing of packaged integrated circuits | |
| JP2010511203A (ja) | 高アスペクト比ガラス品のサブアパーチャ確定的超精密仕上 | |
| US6623993B2 (en) | Method of determining the time for polishing the surface of an integrated circuit wafer | |
| CN111415874A (zh) | 晶圆检测方法 | |
| JP2604089Y2 (ja) | 研削盤 | |
| JP3525836B2 (ja) | 高平坦度半導体ウェーハの製造方法及び高平坦度半導体ウェーハ | |
| JP2544548B2 (ja) | 表面粗さ測定方法 | |
| KR20240001252A (ko) | 워크의 양면 연마 장치 및 양면 연마 방법 | |
| JP2001210626A (ja) | 半導体ウェーハの製造方法及び半導体ウェーハ |