JPH02254790A - 多層回路基板の製造方法 - Google Patents
多層回路基板の製造方法Info
- Publication number
- JPH02254790A JPH02254790A JP7582689A JP7582689A JPH02254790A JP H02254790 A JPH02254790 A JP H02254790A JP 7582689 A JP7582689 A JP 7582689A JP 7582689 A JP7582689 A JP 7582689A JP H02254790 A JPH02254790 A JP H02254790A
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductive paste
- holes
- adhesive layer
- sided circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、多層回路基板の製造方法に関するものである
。
。
従来から多層回路基板の1つとしてセラミック多層回路
基板が知られている。このセラミック多層回路基板を製
造する方法として、厚膜多層法とグリーンシート法が良
く知られている。
基板が知られている。このセラミック多層回路基板を製
造する方法として、厚膜多層法とグリーンシート法が良
く知られている。
前者の厚膜多層法は、既に焼成したセラミック基板上に
導電ペーストと絶縁ペーストを交互に印刷、焼成する方
法である。
導電ペーストと絶縁ペーストを交互に印刷、焼成する方
法である。
ところがこの方法の場合、多層化が進むと表面の凹凸が
激しくなり、平坦化処理が必要となる′。
激しくなり、平坦化処理が必要となる′。
その結実現状ではせいぜい5〜6Nが限度であると言わ
れている。
れている。
一部グリーンシート法は、厚さ200〜300 /Jf
fiという薄く、かつ柔らかいグリーンシートに導電ペ
ーストにより回路を印刷し、これを複数枚重ねて600
〜1200°Cといった高温下で一挙に焼成し、多層回
路を形成する方法である。
fiという薄く、かつ柔らかいグリーンシートに導電ペ
ーストにより回路を印刷し、これを複数枚重ねて600
〜1200°Cといった高温下で一挙に焼成し、多層回
路を形成する方法である。
ところでこの方法の場合、積層数が多くなると、グリー
ンシート内に含まれる有機成分の飛散が不十分となり勇
気成分の一部が基板内部に残留する。
ンシート内に含まれる有機成分の飛散が不十分となり勇
気成分の一部が基板内部に残留する。
そしてこの残留した有機成分の一部はカーボンとなって
基板を黒化すると共に、絶縁性を劣化させ回路基板の特
性を悪化させるという問題がある。
基板を黒化すると共に、絶縁性を劣化させ回路基板の特
性を悪化させるという問題がある。
加えてこの方法の場合、焼成により10%程度もグリー
ンシートが収縮し、寸法精度が得られないという問題も
あった。
ンシートが収縮し、寸法精度が得られないという問題も
あった。
(発明の目的)
前記問題に鑑み本発明の目的は、多層化してもその表面
が凸凹になり難く、また焼成により寸法精度が落ちると
か絶縁特性が悪化するといった問題のない多層回路基板
の製造方法を提供することにある。
が凸凹になり難く、また焼成により寸法精度が落ちると
か絶縁特性が悪化するといった問題のない多層回路基板
の製造方法を提供することにある。
(発明の構成〕
前記目的を達成すべく本発明は、所望箇所に穴明は加工
を施した絶縁フィルムの両面にPTF導電ペーストによ
り印刷回路を形成すると共に前記穴内にPTF導電ペー
ストを充填した両面回路フィルムと、一方の面に半硬化
状態の熱硬化系接着層を有し、かつ前記半硬化状態の熱
硬化系接着層と一体状態で所望箇所に穴明は加工を施し
た接着層付きの絶縁フィルムの前記接着層と反対側の面
にPTF導電ペーストにより印刷回路を形成すると共に
前記穴内にPTF導電ペーストを充填した片面回路フィ
ルムとを、前記半硬化状態の熱硬化系接着層を介して熱
圧着することを特徴とするものである。
を施した絶縁フィルムの両面にPTF導電ペーストによ
り印刷回路を形成すると共に前記穴内にPTF導電ペー
ストを充填した両面回路フィルムと、一方の面に半硬化
状態の熱硬化系接着層を有し、かつ前記半硬化状態の熱
硬化系接着層と一体状態で所望箇所に穴明は加工を施し
た接着層付きの絶縁フィルムの前記接着層と反対側の面
にPTF導電ペーストにより印刷回路を形成すると共に
前記穴内にPTF導電ペーストを充填した片面回路フィ
ルムとを、前記半硬化状態の熱硬化系接着層を介して熱
圧着することを特徴とするものである。
〔発明の実施例]
以下に本発明の実施例を図を参照して詳細に説明する。
第1図〜第5図は本発明の一実施例を示すものである。
本発明の方法は、まず第1図のように例えば厚さ25〜
125 μmのポリイミド製の絶縁フィルムlの所望箇
所に予め穴明は加工を施して、穴2を形成したものを用
意する。これを必要に応じて印刷補助テーブル3を介し
て印刷テーブル4上に載せ、公知のスクリーン印刷法に
より一方の面にPTF導電ペーストによる回路を形成す
る。この際、前記穴2にもPTF導電ペーストを充填し
てスルーホール8も形成する。
125 μmのポリイミド製の絶縁フィルムlの所望箇
所に予め穴明は加工を施して、穴2を形成したものを用
意する。これを必要に応じて印刷補助テーブル3を介し
て印刷テーブル4上に載せ、公知のスクリーン印刷法に
より一方の面にPTF導電ペーストによる回路を形成す
る。この際、前記穴2にもPTF導電ペーストを充填し
てスルーホール8も形成する。
尚、第1図において、符号5は印刷スクリーン、符号6
はスキージ、そして符号7はPTF導電ペーストを示し
ている。
はスキージ、そして符号7はPTF導電ペーストを示し
ている。
このようにして絶縁フィルム1の一方の面に回路を形成
したら、これをひっくり返して他方の面にも同様、PT
F導電ペーストを印刷して回路形成し、両面回路フィル
ム20と成す。
したら、これをひっくり返して他方の面にも同様、PT
F導電ペーストを印刷して回路形成し、両面回路フィル
ム20と成す。
ところで絶縁フィルム1の厚さが、例えば20μm以下
というように極めて薄い場合は、第2図のように絶縁フ
ィルム1に粘着性補強シート9を貼り付けたフィルムを
用意し、これに第1図と同様に穴明は加工により穴2を
形成し、以下同様にしてその両面にPTF導電ペースト
7による回路を形成し、かつ穴2内にもPTF導電ペー
スト7を重点して両面回路フィルム20を得る。
というように極めて薄い場合は、第2図のように絶縁フ
ィルム1に粘着性補強シート9を貼り付けたフィルムを
用意し、これに第1図と同様に穴明は加工により穴2を
形成し、以下同様にしてその両面にPTF導電ペースト
7による回路を形成し、かつ穴2内にもPTF導電ペー
スト7を重点して両面回路フィルム20を得る。
次に第3図に示すように絶縁フィルム1の一方の面に半
硬化状態の熱硬化系接着FJIOおよび必要に応じて該
接着層10の外側に離形祇11が貼り付けられているフ
ィルムを用意し、これにまず穴明は加工により所望箇所
にフィルム全体を貫通する穴2を形成する。次にこのフ
ィルムを絶縁フィルム1側を上にして印刷テーブル4に
載せ、前記第1図にて説明した手順にてPTF導電ペー
ストによる回路を印刷し、この際前記穴2内にもPTF
導電ペーストを充填する。このようして片面回路フィル
ム30を得る。
硬化状態の熱硬化系接着FJIOおよび必要に応じて該
接着層10の外側に離形祇11が貼り付けられているフ
ィルムを用意し、これにまず穴明は加工により所望箇所
にフィルム全体を貫通する穴2を形成する。次にこのフ
ィルムを絶縁フィルム1側を上にして印刷テーブル4に
載せ、前記第1図にて説明した手順にてPTF導電ペー
ストによる回路を印刷し、この際前記穴2内にもPTF
導電ペーストを充填する。このようして片面回路フィル
ム30を得る。
しかる後第4図に示すように、例えば4層の多層回路基
板を製造する場合は、前記両面回路フィルム20の上下
に、財形祇11を除去した前記片面回路フィルム30を
半硬化状態の熱硬化系接着層10を両面回路フィルム2
0に向けて重合わせ、これを例えば150〜200″C
の温度で真空熱圧着して、第5図に示すような多層回路
基板40を得た。
板を製造する場合は、前記両面回路フィルム20の上下
に、財形祇11を除去した前記片面回路フィルム30を
半硬化状態の熱硬化系接着層10を両面回路フィルム2
0に向けて重合わせ、これを例えば150〜200″C
の温度で真空熱圧着して、第5図に示すような多層回路
基板40を得た。
尚、第4図において、符号12.13はそれぞれプレス
上板、プレス下板を示している。
上板、プレス下板を示している。
前記第4図〜第5図では4層基板についてのみ示してい
るが、例えば3層であれば、第4図における2枚の片面
回路フィルム30のうちのいづれか一方を除去すればよ
いし、逆に4層以上のものを製造する場合には、第4図
においてさらに片面回路フィルム30を半硬化状態の熱
硬化系接着層10を接着させたいフィルム側に向けて載
置し、前述と同様に熱圧着すればよい。
るが、例えば3層であれば、第4図における2枚の片面
回路フィルム30のうちのいづれか一方を除去すればよ
いし、逆に4層以上のものを製造する場合には、第4図
においてさらに片面回路フィルム30を半硬化状態の熱
硬化系接着層10を接着させたいフィルム側に向けて載
置し、前述と同様に熱圧着すればよい。
以上述べたように本発明によれば、回路導体形成用とし
てPTF導電ペーストを使用していることにより低温、
例えば150〜200°C程度の温度で熱圧着でき、仮
に基板内部に有機成分が残っていたとしても、この残留
有機成分がカーボンになって基板を黒化させることもな
いし、また低温処理しているが故に絶縁フィルム等の熱
収縮も少なく基板の寸法精度劣化も少ない、それ故基板
の特性が悪化することがない。また絶縁体として厚さが
均一な絶縁フィルムを使用しているため、多層化しても
その表面が凸凹になり難いという効果もある。
てPTF導電ペーストを使用していることにより低温、
例えば150〜200°C程度の温度で熱圧着でき、仮
に基板内部に有機成分が残っていたとしても、この残留
有機成分がカーボンになって基板を黒化させることもな
いし、また低温処理しているが故に絶縁フィルム等の熱
収縮も少なく基板の寸法精度劣化も少ない、それ故基板
の特性が悪化することがない。また絶縁体として厚さが
均一な絶縁フィルムを使用しているため、多層化しても
その表面が凸凹になり難いという効果もある。
前述の如く本発明によれば、基板の特性、すなわち有機
成分の炭化や熱収縮による基板の絶縁性の劣化や寸法精
度の低下の少ない、しかも基板表面が平坦であって、そ
れ故より多層化できる多層回路基板の製造方法を提供す
ることができる。
成分の炭化や熱収縮による基板の絶縁性の劣化や寸法精
度の低下の少ない、しかも基板表面が平坦であって、そ
れ故より多層化できる多層回路基板の製造方法を提供す
ることができる。
第1図、第2図は本発明に関わる両面回路フィルムの製
造方法の1実施例及び他の実施例を示す概略図、第3図
は本発明に関わる片面回路フィルムの製造方法を示す概
略図、第4図は本発明における最終工程である熱圧着を
説明する概略図、第5図は本発明により得られた多層回
路基板の1実施例を示す横断面図である。 1〜絶縁フイルム 2〜穴 7〜PTF導電ペースト
8〜スルーホール 9〜粘着性補強シート10〜半硬化
状態の熱硬化系接着層 20〜両面回路フィルム 30
〜片面回路フィルム 40〜多層回路基板 特許出願人 古河電気工業株式会社第1図 第 6 図 第4図 第2図
造方法の1実施例及び他の実施例を示す概略図、第3図
は本発明に関わる片面回路フィルムの製造方法を示す概
略図、第4図は本発明における最終工程である熱圧着を
説明する概略図、第5図は本発明により得られた多層回
路基板の1実施例を示す横断面図である。 1〜絶縁フイルム 2〜穴 7〜PTF導電ペースト
8〜スルーホール 9〜粘着性補強シート10〜半硬化
状態の熱硬化系接着層 20〜両面回路フィルム 30
〜片面回路フィルム 40〜多層回路基板 特許出願人 古河電気工業株式会社第1図 第 6 図 第4図 第2図
Claims (1)
- 所望箇所に穴明け加工を施した絶縁フィルムの両面に
PTF導電ペーストにより印刷回路を形成すると共に前
記穴内にPTF導電ペーストを充填した両面回路フィル
ムと、一方の面に半硬化状態の熱硬化系接着層を有し、
かつ前記半硬化状態の熱硬化系接着層と一体状態で所望
箇所に穴明け加工を施した接着層付きの絶縁フィルムの
前記接着層と反対側の面にPTF導電ペーストにより印
刷回路を形成すると共に前記穴内にPTF導電ペースト
を充填した片面回路フィルムとを前記半硬化状態の熱硬
化系接着層を介して熱圧着することを特徴とする多層回
路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7582689A JP2766504B2 (ja) | 1989-03-28 | 1989-03-28 | 多層回路基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7582689A JP2766504B2 (ja) | 1989-03-28 | 1989-03-28 | 多層回路基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02254790A true JPH02254790A (ja) | 1990-10-15 |
JP2766504B2 JP2766504B2 (ja) | 1998-06-18 |
Family
ID=13587381
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7582689A Expired - Lifetime JP2766504B2 (ja) | 1989-03-28 | 1989-03-28 | 多層回路基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2766504B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7721427B2 (en) | 1997-06-06 | 2010-05-25 | Ibiden Co., Ltd. | Method for manufacturing single sided substrate |
US20100276184A1 (en) * | 2007-12-25 | 2010-11-04 | Furukawa Electric Co., Ltd. | Multilayer printed board and method for manufacturing the same |
-
1989
- 1989-03-28 JP JP7582689A patent/JP2766504B2/ja not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7721427B2 (en) | 1997-06-06 | 2010-05-25 | Ibiden Co., Ltd. | Method for manufacturing single sided substrate |
US20100276184A1 (en) * | 2007-12-25 | 2010-11-04 | Furukawa Electric Co., Ltd. | Multilayer printed board and method for manufacturing the same |
US8476534B2 (en) * | 2007-12-25 | 2013-07-02 | Furukawa Electric Co., Ltd. | Multilayer printed board and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP2766504B2 (ja) | 1998-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5601672A (en) | Method for making ceramic substrates from thin and thick ceramic greensheets | |
JPH05198946A (ja) | 多層プリント回路基板の製造方法 | |
JP2857237B2 (ja) | 多層回路基板の製造方法 | |
TW201406224A (zh) | 多層線路板及其製作方法 | |
TW201946515A (zh) | 印刷電路板製造方法 | |
JPH02254790A (ja) | 多層回路基板の製造方法 | |
JP3846241B2 (ja) | 積層型セラミック電子部品の製造方法 | |
KR101805074B1 (ko) | 세라믹 다층회로 기판의 제조방법 | |
JPH06283375A (ja) | 積層電子部品の製造方法 | |
JP2000277917A (ja) | 多層プリント配線板及びその製造方法 | |
JPS6145876B2 (ja) | ||
JPH04168794A (ja) | 多層プリント配線板の製造方法 | |
JP3895017B2 (ja) | プリント配線板の製造における埋込型表面バイアホールの形成方法 | |
JPH06338682A (ja) | 多層基板の製造方法 | |
TWI519224B (zh) | 多層軟性線路結構的製作方法 | |
JPH11274720A (ja) | 多層積層板の製造方法 | |
JP3491698B2 (ja) | 多層回路基板の製造方法 | |
JP4426035B2 (ja) | 多層配線板およびその製造方法 | |
JPH0417385A (ja) | 複合回路基板の製造方法 | |
JPH05191047A (ja) | 多層セラミック回路基板の製造方法 | |
JPS63224295A (ja) | 積層プリント回路基板の製造方法 | |
JPH02239697A (ja) | 回路基板の製造方法 | |
JPH0846362A (ja) | プリント配線板 | |
JPH04215498A (ja) | 多層回路板の製造方法 | |
JPH06275955A (ja) | セラミック多層配線基板の製造方法 |