JPH02249029A - マイクロプログラム制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプログラムで制御されるマイクロフロ
セッサ（以下、マイクロプログラム制御装置と呼ぶ）に
関する。

〔従来の技術〕

マイクロプログラム制御装置においては、ユーザーがプ
ログラムできるマクロ命令は、対応する一連のマイクロ
命令を実行することにより処理される。各マクロ命令に
対応する一連のマイクロ命令はマイクロ命令メモリ（以
後、ＭＲＯＭと呼ぶ）に格納されている。マクロ命令は
ＭＲＯＭ内のアドレス情報を有しており、命令デコード
ユニット（以後、ＩＤＵと呼ぶ）は実行すべきマクロ命
令が供給されるとアドレス情報を取り出す。

実行ユニットはＩＤＵから指定されたアドレス情報に対
応する一連のマイクロ命令をＭＲＯＭから読み出して順
次実行する。

第３図にマクロ命令に対応する典型的な一連のマイクロ
命令（以後、これをマイクロプログラムと呼ぶ）を示す
。第３図において、“ＳＲＣ”はよりＵが指定するマク
ロ命令のソースオペランド、”ＤＳＴ”はＩＤＵが指定
するデスティネーションオペランド、“Ａ　Ｌ　Ｕ　”
はＩＤＵが指定する演算指定をマイクロプログラム制御
装置内の演算器に設定する命令、“’ＴＡ”“ＴＢ”は
マイクロプログラム制御装置内のデータバス（以後、ソ
ースオペランドのデータを受は渡すデータバスをＭＤ−
ｂｕｓｓデスティネーションオペランドのデータを受は
渡すデータバスを５Ｄ−ｂｕｓと呼ぶ）を通じて読み込
んだデータを一時保持しマイクロプログラム制御装置内
の演算器へ入力データを供給するためのレジスタ、“Ａ
ＬＵＯ”はマイクロプログラム制御装置内の演算器の出
力を保持するレジスタ、　＝′”は転送を行う命令、Ｅ
ＮＤＭはマイクロプログラムの実行を終了させるための
制御命令である。マイクロプログラムの実行が開始され
ると、１ステップ目に、ＭＤ−ｂｕｓからソースデータ
、Ｓ　Ｄ　　ｂ　ｕ　ｓからデスティネーションデータ
が、それぞれレジスタＴＡ、ＴＢに読み込まれ、指定さ
れた演算を行う。そして、２ステップ目に演算結果をデ
スティネーションオペランドに書き込みマイクロプログ
ラムの実行を終わらせる。

ところで、ＩＤＵがマクロ命令をデコードする場合、先
行するマクロ命令の実行結果を用いる場合がある。たと
えば、先行するマクロ命令の実行によって書換えられる
レジスタの値を使ってアドレス計算をする場合、あるい
は、先行するマクロ命令の実行によって変化する条件フ
ラグを参照して条件分岐命令の成立／不成立を決定する
場合などである。パイプライン方式を採用するプロセッ
サにおいては、先行するマクロ命令の実行中に後続する
マクロ命令のデコードを行っているが、先行するマクロ
命令の実行結果が後続するマクロ命令のデコードに影響
を与える場合は、先行するマクロ命令の実行が終わらな
ければ後続するマクロ命令のデコードを終了することが
できない。一般に、パイプライン方式を採用するプロセ
ッサでは複数個のマクロ命令を同時にデコードすること
ができるため、デコード自体は複数個のマクロ命令の実
行結果に遡って影響を受ける可能性がある。

このような場合、プロセッサの実行速度はかなり遅くな
ると考えられる。そこで、第２ステップ目以降のマイク
ロ命令をＭ’ＲＯＭから読み出す期間に第１ステップ目
のマイクロ命令を定数発生器で発生させて、マイクロプ
ログラムの実行開始をマイクロプログラムを全てＭＲＯ
Ｍから読み出す場合に比べて１クロック早くするという
方法が採られることかある。この方法によりマイクロプ
ログラムの実行終了も１クロック早くなる。ただし、全
てのマイクロフログラムの第１ステップ目を定数発生器
により発生させることは回路規模が大きくなり物理的に
不可能である。このように、マイクロプログラムの第１
ステップ目を定数発生器により発生させることができる
のは第３図に示すような定型的なマイクロプログラムに
限られる。

第４図は従来のマイクロプログラム制御装置においてマ
イクロプログラムの実行を行う機構を示すブロック図で
ある。ＩＤＵ　（図示せず）でデコードされたマクロ命
令の情報はデコード済み命令キュー１０１　（以後、Ｉ
ＤＣと略す）に格納される。ＩＤＱＩＯＩにはマクロ命
令の有するＭＲＯＭのアドレス情報１０２（以後、５Ｔ
ＡＤＱと略す）、マクロ命令の有する第１（ソース）オ
ペランド情報１０３（以後、５ＯＰＲＮＱと略す）、マ
クロ命令の有する第２（デスティネーション）オペラン
ド情報１０４（以後、ＤＯＰＲＮＱと略す）、マクロ命
令の有する演算情報１０５（以後、ＡＬＵＦＱと略す）
、マクロ命令が定を的なマイクロプログラムで処理でき
るか否かを示す情報１０６（以後、ＳＥＱと略す）など
の情報が格納されている。ＩＤＵはマクロ命令が第３図
に示す定型的なマイクロプログラムで実行可能な場合は
、５ＥＱ１０６に“実行可能″という情報を設定する。

また、５ＴＡＤＱＩ　０２には定型的なマイクロプログ
ラムの２ステップ目が格納されているＭＲＯＭＩ　１０
のアドレス情報を設定する。そして、ＩＤＱＩＯＩの情
報がすべて揃うとＩＤＱＩ　Ｏｌの有効信号１０７（以
後、ＶＱと略す）がアクティブになる。その後、マイク
ロ命令の実行が開始できる状態になると、マイクロ命令
シーケンサ１０８（以後、ＭＩＳＥＱと略す）は受付は
信号１０９（以後、ＩＤＱＡＣＫと略す）をアクティブ
にしてＩＤＵに対してＩＤＱＩ　Ｏ１の情報を受取った
ことを通知する。５ＥＱ１０６に設定された情報が゛実
行可能°′である場合、ＶＱ１０７がアクティブになり
、ＭＩＳＥＱ１０８がＩＤＱＡＣＫ１０９をアクティブ
にすると、５ＴＡＤＱ１０２の内容はマイクロアドレス
ラッチ１１１（以後、ＭＡと略す）にラッチされ、ＭＲ
ＯＭｌｌｏからマイクロプログラムの２ステップ目のマ
イクロ命令の読み出しが開始される。同時にＭＩＳＥ０
１０８は定数発生器１１２（以後、ＦＩＧＥＮと略す）
に指示してマイクロプログラムの１ステップ目のマイク
ロ命令を生成する。５ＥＬ１１３は５ＥＬ１１３への選
択信号１１４により、マイクロプログラムの実行の１ス
テップ目か２ステップ目かに従ってＦＩＧＥＮ１１２の
出力のマイクロ命令とＭＲＯＭＩ　１０の出力のマイク
ロ命令の一方を選択してマイクロ命令ラッチ１１５（以
後、ＭＩと略す）にラッチする。ＭＩ　１１５にラッチ
されたマイクロ命令はマイクロ命令実行制御部１１６（
以後、ＭＩＣＮＴと略す）で実行される。マイクロプロ
グラムの実行開始信号や実行終了信号などの制御情報は
ＭＩＳＥＱＩ　Ｏ８から信号線１１７を通じてＭＩＣＮ
Ｔ１１６に通知される。マイクロ命令の実行は、前述の
通り、５ＯＰＲＮＱ１０３で指定されるオペランド（ソ
ースオペランド）のデータＭＤ−ｂｕｓｌ１８から、Ｄ
ＯＰＲＮＱｌ　０４で指定されるオペランド（デスティ
ネーションオペランド）のデータが５Ｄ−ｂｕｓｌ１９
から読み込まれ、ＡＬＵＦＱＩ　Ｏ５で指定される演算
を実行し、演算結果をＭＤ−ｂｕｓｌ１８を通じてＤＯ
ＰＲＮＱ１０４で指定されるオペランドに書き込む、と
いう手順をとる。

第５図にＶＱ１０７がアクティブになってから、ＦＩＧ
ＥＮ１１２から生成されるマイクロプログラムの第１ス
テップ目のマイクロ命令、およびＭＲＯＭＩ　１０から
読み出されるマイクロプログラムの第２ステップ目のマ
イクロ命令がＭＩ　１１５にラッチされて実行されるま
でのタイミング図を示す。

〔発明が解決しようとする課題〕

第４図の従来例に示す機構で実行できるマイクロプログ
ラムは、ソースデータとデスティネーションデータを両
方読み出し、演算を行い、デスティネーションに書き戻
すという、言わば演算系の操作であり、これはマクロ命
令の内、加算命令や論理積命令などの演算命令を実現す
ることができる。しかし、マクロ命令の内、デスティネ
ーションに演算結果を書き込まない比較命令やソースデ
ータに対して定数１を加減算してデスティネーションに
書き込む単一オペランド命令を実現することはできない
。これら比較命令、単一オペランド命令を実現するため
には別のマイクロプログラムが必要である。したがって
、定数発生器で発生するマイクロプログラムの第１ステ
ップ目のマイクロ命令の種類を増やすことが必要になる
。

しかし、従来例に示す定数発生器は高速であることを要
求されるため、その構造は単純なものでなければならず
、マイクロプログラムの第１ステップ目となるべきマイ
クロ命令をマクロ命令の種類によって選択する機構を持
たせることは容易でない。また、ＩＤＵにとっても定型
的なマイクロプログラムで実行可能か否かを示すＳＥＱ
の中と、アドレス情報５ＴＡＤＱにマクロ命令の種類を
反映させなければならず回路規模が大きくなる。

本発明の目的は、上述した問題点を解決し得るマイクロ
プログラム制御装置を提供することにある。

〔課題を解決するための手段〕

本発明によるマイクロプログラム制御装置は、マクロ命
令の有するオペランド情報を保持する手段と、前記演算
情報の保持手段に保持される演算情報をデコードするデ
コーダと、マイクロ命令が格納されるマイクロ命令メモ
リと、特定のマイクロ命令を生成する定数発生器と、前
記マイクロ命令メモリから読み出されるマイクロ命令と
前記定数発生器から生成されるマイクロ命令の一方を選
択するセレクタと、前記オペランド情報の保持手段に保
持されるオペランド情報を別のオペランド情報に変換す
る手段と、実際に実行すべきマイクロ命令を保持するマ
イクロ命令ラッチとを備え、マイクロプログラムの２ス
テップ目に実行すべきマイクロ命令を前記マイクロ命令
メモリから読み出して前記マイクロ命令ラッチにラッチ
するまでの期間に、前記定数発生器で生成したマイクロ
プログラムの１ステップ目を前記マイクロ命令ラッチに
ラッチして実行し、引き続いて２ステップ目のマイクロ
命令を実行し、前記演算情報のデコーダ出力により、前
記オペランドの変換手段を制御することを特徴とする。

すなわち、定型的マイクロプログラムの第１ステップ目
を定数発生器で発生させ、マイクロプログラムの第２ス
テップ目をＭＲＯＭから読み出して実行するという制御
を行うマイクロプログラム制御装置においては、従来で
は演算系のマクロ命令の実行しかできず、比較命令、単
一オペランド命令を同じマイクロプログラムで行うこと
はできなかった。本発明では、ＩＤＵの指定する演算情
報に従ってオペランドの読み出し／書き込みを制御する
ことにより、演算系の操作を行うマイクロフログラムと
同一のマイクロプログラムによって演算系以外のマクロ
命令も実現可能にしている。

〔実施例〕

本発明の実施例について図面を参照して説明する。

第１図は本発明のマイクロプログラム制御装置の一実施
例を示すブロック図である。

本実施例は、デコード済み命令キューＩＤＱ１０１、マ
クロ命令の有するＭＲＯＭのアドレス情報５ＴＡＤＱ１
０２、マクロ命令の有する演算情報１０５、マクロ命令
が定型的なマイクロプログラムで処理できるか否かを示
す情報５ＥＱ１０６、ＩＤＱＩ　０１１７）有効信号Ｖ
Ｑ１０７、マイクロ命令シーケンサＭＩＳＥＱ１０８、
ＩＤＱＩＯＩの受付は信号ＩＤＱＡＣＫＩ　０９、ＭＲ
ＯＭＩ　１０、マイクロアドレスラッチＭＡ１１１、マ
イクロプログラムの第１ステップ目のマイクロ命令を生
成する定数発生器ＦＩＧＥＮ１１２、セレクタ５ＥＬ１
１３．５ＥＬ１１３への選択信号１１４、マイクロ命令
ラッチＭＩ　１１５、マイクロ命令実行制御部ＭＩＣＮ
Ｔ１１８、ＭＩＳＥＱ１０８とＭＩＣＮＴ１１６間の制
御線１１７、ＭＤ−ｂｕｓ１１８．５Ｄ−ｂｕｓｌ１９
、デコーダ１２０、デコーダの出力信号１２１から構成
される。本発明の実施例は図４の従来例に対して、ＡＬ
ＵＦＱ１０５をデコードするデコーダ１２０とその出力
信号１２１が追加されたものである。ただし、第４図に
示されている５ＯＰＲＮＱＩ　Ｏ３およびＤＯＰＲＮＱ
ｌ　０４は本発明の実施例では省略されている。

マイクロプログラムの実行が開始されると本発明の示す
マイクロプログラム制御装置はＩＤＱ１０１内のＡＬＵ
ＦＱに設定された情報をＭＩＣＮＴ１１６に通知すると
ともに、デコーダ１２０でＡＬＵＦＱｌ　０５の演算情
報をデコードする。

デコーダ１２０はＡＬＵＦＱｌ　０５に設定された演算
情報が“比較演算″である場合は５Ｄ−ｂｕｓ１１９の
書き込み禁止信号１２１を作りＭＩ　ＣＮＴ１１６に渡
す。第３図に示す内容のマイクロプログラムの実行が開
始されると、マイクロプログラムの第１ステップ目でＭ
Ｄ−ｂｕｓｌ１８からはソースオペランドデータが、５
Ｄ−ｂｕｓｌ１９からはデスティネーションオペランド
データが読み出され、ＡＬＵＦＱｌ　０５で指定された
演算が行われる。そして、マイクロフログラムの第２ス
テップ目において５Ｄ−ｂｕｓｌ１９への書き込み禁止
信号１２１がアクティブであれば、デスティネーション
への書き込みは行われることなくマイクロフログラムの
実行は終了する。一方、５Ｄ−ｂｕｓｌ１９への書き込
み禁止信号１２１がインアクティブであれば、通常通り
デスティネーションへの書き込みが行われてマイクロプ
ログラムの実行が終了する。

次に、本発明の第２の実施例について説明する。

第２図は本発明の第２の実施例の構成を示すブロック図
である。

本発明の第２の実施例は、デコード済み命令キューＩＤ
ＱＩ　Ｏ１、マクロ命令の有するＭＲＯＭのアドレス情
報５ＴＡＤＱ１０２、マクロ命令ノ有スる第１　（ソー
ス）オペランド情報５ＯＰＲＮＱ１０３、マクロ命令の
有する第２（デスティネーション）オペランド情報ＤＯ
ＰＲＮＱ１０４、マクロ命令の有する演算情報ＡＬＵＦ
Ｑ１０５、マクロ命令が定型的なマイクロプログラムで
処理できるか否かを示す情報５ＥＱ１０６、ＩＤＱ１０
１の有効信号ＶＱ１０７、マイクロ命令シーケンサＭＩ
ＳＥＱ１０８、ＩＴＱＩＯＩの受付は信号Ｉ　ＤＱＡＣ
Ｋ　１０９、ＭＲＯＭＩ　１０、マイクロアドレスラッ
チＭＡＩＩＩ、マイクロプログラムの第１ステップ目の
マイクロ命令を生成する定数発生器ＦＩＧＥＮ１１２、
セレクタ５ＥＬ１１３．５ＥＬＩ　１３への選択信号１
１４、マイクロ命令ラッチＭＩ　１１５、マイクロ命令
実行制御部ＭＩＣＮＴ１１６、Ｍ工５ＥＱ１０８とＭＩ
ＣＮＴ　１１６間の制御線１１７、ＭＤ　−ｂ　ｕ　５
１１８．５Ｄ−ｂｕｓｌ１９、定数Ｉｆ　１１１発生器
１１２、デコーダ付きセレクタ１２２から構成される。

本発明の第２の実施例は図４の従来例に対して定数１１
１１＋発生器１２２とＡＬＵＦ’ＱＩ　Ｏ５をデコード
してＭＩＣＮＴ１１６に渡すソースオペランド情報を５
ＯＰＲＮＱＩ　０３に設定されたオペランド情報か定数
ＩＩ　Ｉ　Ｉ＋発生器１２２の一方を選択するセレクタ
１２３が追加されたものである。

マイクロプログラムの実行が開始されると本発明の示す
マイクロプログラム制御装置はＩＤＱＮＴ１１６に通知
するとともに、デコーダ付きセレクタ１２３でＡＬＵＦ
Ｑｌ　０５の演算情報をデコードし、ＡＬＵＦＱｌ　０
５に設定された演算情報が“′１の加減算で″である場
合はソースオペランドとして定数“１″発生器を指定し
てＭＩＣＮＴ１１６に渡す。もし、ＡＬＵＦＱｌ　０５
に設定された演算情報が′１の加減算″でない場合は５
ＯＰＲＮＱ１０３の情報をそのままＭＩＣＮＴ１１６に
渡す。第３図に示す内容のマイクロプログラムの実行が
開始されると、マイクロプログラムの第１ステップ目で
ＭＤ−ｂｕｓｌ１８からは５ＯＰＲＮＱＩ　Ｏ３の情報
が示すソースオペランドデータか定数ＩＩ　Ｉ　Ｉ＋発
生器にて発生されるＩＩ　Ｉ　ＩＩの一方が読み出され
、５Ｄ−ｂｕｓｌ１９からはデスティネーションオペラ
ンドデータが読み出され、ＡＬＵＦＱｌ　０５で指定さ
れた演算が行われる。そして、マイクロプログラムの第
２ステップ目において５Ｄ−ｂｕｓｌ１９への書キ込み
が行われマイクロプログラムの実行は終了する。

第６図は本発明のマイクロプログラム制御装置の第３の
実施例を示すブロック図である。

本実施例は、デコード済み命令キューＩＤＱ１０１、マ
クロ命令の有するＭＲＯＭのアドレス情報５ＴＡＤＱ１
０２、マクロ命令の有する第１（ソース）オペランド情
報５ＯＰＲＮＱＩ　０３、マクロ命令の有する第２（デ
スティネーション）オペランド情報ＤＯＰＲＮＱ１０４
、マクロ命令が定型的なマイクロプログラムで処理でき
るか否かを示す情報５ＥＱ１０６、ＩＴＱＩＯＩの有効
信号ｖＱ１０７、マイクロ命令シーケンサＭＩＳＥＱ１
０８、ＩＤＱＩ　Ｏ１の受付は信号ＩＤＱＡＣＫ１０９
、ＭＲＯＭＩ　１０、マイクロアドレスラッチＭＡＩＬ
Ｉ、マイクロプログラムの第１ステップ目のマイクロ命
令を生成する定数発生器ＦＩＧＥＮ１１２、セレクタ５
ＥＬ１１３．５ＥＬ１１３への選択信号１１４、マイク
ロ命令ラッチＭＩ　１１５、マイクロ命令実行制御部Ｍ
ＩＣＮＴ１１６、ＭＩＳＥＱＩ　Ｏ８とＭＩＣＮＴ１１
６間の制御線１１７、ＭＤ−ｂｕｓｌ１８．５Ｄ−ｂｕ
ｓｌ１９、デコーダ１２０、デコーダの出力信号１２１
から構成される。本発明の実施例は図４の従来例に対し
て、ＤＯＰＲＮＱｌ　０４をデコードするデコーダ１２
０とその出力信号１２１が追加されたものである。ただ
し、第４図に示されているＡＬＵＦＱｌ　０５は本発明
の実施例では省略されている。

ＩＤＵはデコードしたマクロ命令が転送系命令である場
合はＤＯＰ’ＲＮＱ１０４に対して、オペランド指定の
他に“読み出し不可“という情報を付加する。このとき
、デコーダ１２０はＤＯＰＲＮＱ１０４の情報をデコー
ドすることにより５Ｄ−ｂｕｓｌ１９の読み出し禁止信
号１２１を作りＭＩＣＮＴ１１６に渡す。マイクロプロ
グラムの実行が開始されたとき、５Ｄ−ｂｕｓｌ１９の
読み出し禁止信号１２１がアクティブであれば、マイク
ロプログラムの第１ステップ目における５Ｄ−ｂｕｓｌ
１９からのデスティネーションデータの読み出しが禁止
され、マイクロプログラム実行時の演算はＭＤ−ｂｕｓ
ｌ１８から読み出されたソースオペランドのデータと１
時レジスタに残っている不定な値の間で行われることに
なる。しかし、転送系マクロ命令においてはデスティネ
ーションのデータに影響を受けない演算（ソースデータ
をそのまま出力する、ソースデータの２の補数をとる、
など）がＩＤＵによって指定されるので演算結果は正し
い値が得られる。この演算結果はＤＯＰＲＮＱｌ　０４
で指定されたデスティネーションに書き込まれてマイク
ロプログラムの実行は終了する。

第７図は本発明の第４の実施例の構成を示すブロック図
である。

本発明の第４の実施例は、デコード済み命令キューＩＤ
ＱＩＯＩ、マクロ命令の有するＭＲＯＭのアドレス情報
５ＴＡＤＱＩ　０２、マクロ命令の有する第１（ソース
）オペランド情報５ＯＰＲＮＱ１０３、マクロ命令の有
する第２（デスティネーション）オペランド情報ＤＯＰ
ＲＮＱ１０４、マクロ命令が定型的なマイクロプログラ
ムで処理できるか否かを示す情報５ＥＱ１０６、ＩＤＱ
１０１の有効信号ＶＱ１０７、マイクロ命令シーケンサ
ＭＩＳＥＱ１０８、ＩＤＱＩＯＩの受付は信号ＩＤＱＡ
ＣＫＩ　０９、ＭＲＯＭＩ　１０、マイクロアドレスラ
ッチＭＡＩＬＩ、マイクロプログラムの第１ステップ目
のマイクロ命令を生成する定数発生器ＦＩＧＥＮ１１２
、セレクタ５ＥＬ１１３．５ＥＬ１１３への選択信号１
１４、マイクロ命令ラッチＭＩ　１１５、マイクロ命令
実行制御部ＭＩＣＮＴ１１６、ＭＩＳＥＱ１０８とＭＩ
ＣＮＴ　１１６間の制御線１１７、ＭＤ−ｂｕｓ１１８
．５Ｄ−ｂｕｓｌ１９、第１のデコーダ１２２、第２の
デコーダ１２３から構成される。

本発明の第２の実施例は図４の従来例に対して、５ＯＰ
ＲＮＱ１０３をデコードする第１のデコーダ１２２とＤ
ＯＰＲＮＱｌ　０４をデコードする第２のデコーダ１２
３が、追加されたものである。ただし、第４図に示され
ているＡＬＵＦＱｌ　０５は本発明の第２の実施例にお
いても省略されている。

ＩＤＵはデコードしたマクロ命令がノーオペランド命令
１芳岐命令などのオペランドを持たない命令である場合
は５ＯＰＲＮＱ１０３およびり。

ＰＲＮＱ１０４に対して、“′無効オペランド″という
情報を設定する。第１のデコーダ１２２および第２のデ
コーダ１２３は、５ＯＰＲＮＱ１０３やＤＯＰＲＮＱ、
１０４が“無効オペランド“でない場合は５ＯＰＲＮＱ
Ｉ　０３、ＤＯＰＲＮＱｌ　０４の情報をそのままＭＩ
ＣＮＴ１１６に引渡すが、５ＯＰＲＮＱ１０３やＤＯＰ
ＲＮＱ１０４が“無効オペランド″の場合は５ＯＰＲＮ
ＱＩ　０３、ＤＯＰＲＮＱｌ　０４の情報をマイクロプ
ログラムの実行に影響を与えない内部資源を示す情報に
変換してＭＩＣＮＴ１１６に引渡す。マイクロプログラ
ムの実行に影響を与えない内部資源の例としては、ＭＤ
−ｂｕ　ｓ　１１８．５Ｄ−ｂｕ　ｓ　１１９そのもの
が考えられる。オペランドを持たないマクロ命令を本発
明の実施例に示すマイクロフログラムで実行する場合は
、ＭＤ−ｂｕｓｌ１８からソースデータが、５Ｄ−ｂｕ
ｓｌ１９からデスティネーションデ′−夕が読み出され
、ＩＤＵからの演算指定が不定であるため、なんらかの
不定な演算が行われ、その演算結果がＭＤ−ｂｕｓｌ１
８に書き込まれ、マイクロプログラムの実行が終了する
。

〔発明の効果〕

第３図に示すとおりマクロ命令を実現するマイクロプロ
グラムは同一のマイクロ命令列で記述できることが多い
。このような定型的なマイクロプログラムは定数として
発生することが可能であり、ＭＲＯＭからマイクロプロ
グラムの２ステップ目以降のマイクロ命令を読み出す期
間にマイクロプログラムの１ステップ目を定数発生器で
発生させて実行することにより、マイクロプログラムを
構成する全てのマイクロ命令をＭＲＯＭから読み出す場
合に比べて、マイクロプログラムの実行を１クロック早
くしてマクロ命令の実行時間の短縮を図る。上述の構成
を採用するマイクロプログラム制御装置において、ＩＤ
ＱＵから指定されるマクロ命令の演算指定をデコードし
てオペランドの書き込み禁止指定あるいは指定オペラン
ドの変更を行うため、演算系のマクロ命令を実現するマ
イクロプログラムと同一のマイクロプログラムで、比較
系のマクロ命令および単一オペランドを有するマクロ命
令の実現を可能とする。ＩＤＵの側にとっても、第３図
に示す定型的なマイクロプログラムで実現できるマクロ
命令の数が増えることになり、これら定型的なマイクロ
プログラムで実行できるマクロ命令に関しては同一のア
ドレス情報（ＳＴＡＤＱ情報）を割り当てることになる
ため、演算系マクロ命令、転送系マクロ命令およびオペ
ランドなしマクロ命令で別アドレスをＳ　ＴＡＤ　Ｑに
設定する場合に比べ、ＩＤＵの回路規模を縮小化できる
ことを期待できる。

【図面の簡単な説明】

第１図は本発明の第１の実施例のブロック図、第２図は
本発明の第２の実施例のブロック図、第３図は本発明の
第１および第２の実施例の対象となるマイクロプログラ
ム、第４図は本発明の従来例のブロック図、第５図は本
発明の実施例の対象となるマイクルプログラム実行時の
タイミング図、第６図は本発明第３の実施例のブロック
図、第７図は本発明第４の実施例のブロック図である。 １０１・・・・・・デコード済み命令キュー　１０２・
・・・・・マクロ命令の有するマイクロ命令メモリのア
ドレス情報、１０３・・・・・・マクロ命令の有する第
１オペランド情報、１０４・・・・・・マクロ命令の有
する第２オペランド情報、１０５・・・・・・マクロ命
令の有する演算情報、１０６・・・・・・マクロ命令が
定型的マイクロプログラムで処理可能か否かの情報、１
０７・・・・・・デコード済み命令キューの有効信号、
１０８・・・・・マイクロシーケンサ、１０９・・・・
・・デコート済み命令キュー受付は信号、１１０・・・
・・・マイクロ命令メモリ、１１１・・・・・・マイク
ロアドレスラッチ、１１２・・・・・・定数発生器、１
１３・・・・・・セレクタ、１１４・・・・・・選択信
号、１１５・・・・・・マイクロ命令ラッチ、１１６・
・・・・・マイクロ命令実行制御部、１１７・・・・・
・マイクロシーケンサ・マイクロ命令実行制御部間の制
御信号、１１８・・・・・・第１のデータバス、１１９
・・・・・・第２のデータバス、１２０・・・・・デコ
ーダ、１２１・・・・・・書き込み禁止信号、１２２・
・・・・＝２６＝ 定数ＩＩ　Ｉ　Ｉ＋発生器、 ２３・・・・・・デコーダ付きセレ クタ。

Claims (1)

1. 【特許請求の範囲】 マクロ命令の有するオペランド情報を保持する手段と、
   マクロ命令の有する演算情報を保持する手段と、前記演
   算情報の保持手段に保持される演算情報をデコードする
   デコーダと、マイクロ命令が格納されるマイクロ命令メ
   モリと、特定のマイクロ命令を生成する定数発生器と、
   前記マイクロ命令メモリから読み出されるマイクロ命令
   と前記定数発生器から生成されるマイクロ命令の一方を
   選択するセレクタと、前記オペランド情報の保持手段に
   保持されるオペランド情報を別のオペランド情報に変換
   する手段と、実際に実行すべきマイクロ命令を保持する
   マイクロ命令ラッチとを備え、マイクロプログラムの２
   ステップ目に実行すべきマイクロ命令を前記マイクロ命
   令メモリから読み出して前記マイクロ命令ラッチにラッ
   チするまでの期間に、前記定数発生器で生成したマイク
   ロプログラムの１ステップ目を前記マイクロ命令ラッチ
   にラッチして実行し、引き続いて２ステップ目のマイク
   ロ命令を実行し、前記演算情報のデコーダ出力により、
   前記オペランドの変換手段を制御することを特徴とする
   マイクロプログラム制御装置。 （２）マクロ命令の有するオペランド情報を保持する手
   段と、前記保持手段に保持されるオペランド情報のデコ
   ーダと、マイクロ命令が格納されるマイクロ命令メモリ
   と、特定のマイクロ命令を生成する定数発生器と、前記
   マイクロ命令メモリから読み出されるマイクロ命令と前
   記定数発生器から生成されるマイクロ命令の一方を選択
   するセレクタと、前記保持手段に保持されるオペランド
   情報を別のオペランド情報に変換する手段と、実際に実
   行すべきマイクロ命令を保持するマイクロ命令ラッチと
   を備え、マイクロプログラムの２ステップ目に実行すべ
   きマイクロ命令を前記マイクロ命令メモリから読み出し
   て前記マイクロ命令ラッチにラッチするまでの期間に、
   前記定数発生器で生成したマイクロプログラムの１ステ
   ップ目を前記マイクロ命令ラッチにラッチして実行し、
   引き続いて２ステップ目のマイクロ命令を実行し、前記
   オペランド情報のデコーダの出力により前記オペランド
   情報の変換手段を制御することを特徴とするマイクロプ
   ログラム制御装置。