[go: up one dir, main page]

JPH02232974A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02232974A
JPH02232974A JP1054225A JP5422589A JPH02232974A JP H02232974 A JPH02232974 A JP H02232974A JP 1054225 A JP1054225 A JP 1054225A JP 5422589 A JP5422589 A JP 5422589A JP H02232974 A JPH02232974 A JP H02232974A
Authority
JP
Japan
Prior art keywords
ferroelectric
thin film
semiconductor device
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1054225A
Other languages
English (en)
Inventor
Yasuki Sase
泰規 佐瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP1054225A priority Critical patent/JPH02232974A/ja
Publication of JPH02232974A publication Critical patent/JPH02232974A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、強誘電体を用いた、電気的に書き換え可能な
不揮発性メモリに関するものである。
［発明の概要］ 本発明は、強誘電体を用いた不揮発性メモリ半導体装置
に於て、強誘電体薄膜として、ペロブスカイト結晶構造
である強誘電体層を少くとも一層以上持つ多層構造から
なるヘテロ超格子構造として、結晶性の秀れた強誘電体
薄膜を得るようにしたものである。
［従来の技術］ 従来の半導体不揮発性メモリとしては、絶縁ゲート中の
トラップまたは浮遊ゲートに、シリコン基板からの電荷
を注入することによりシリコン基板の表面ポテンシャル
が変調される現象を用いたＭＩＳ型トランジスタが一般
に使用されており、Ｋ’Ｆ　Ｒ　Ｏ　Ｍ　（紫外線消去
型不揮発性メモリ）や、ＫＫＦＲＯＭ（電気的書き換え
可能型不揮発性メモリ）などとして実用化されている。
［発明が解決しようとする課題］ しかし、これらの不揮発性メモリは情報の書き換え電圧
が、通常約２ＣＩＶ前後と高いことや、書き換え時間が
非常に長い（例えば、ＥＥＦＲＯＭの場合数士１′ｒＬ
ｓｅｃ）等の欠点を有する。また情報の書き換え回数が
約１０５回程度であり、非常に書き換え可能回数が少く
、繰り返し使用する場合Ｋは問題が多い。
電気的に自己分極が反転可能である強誘電体を用いた、
不揮発性メモリについては、書き込み時間と読み出し時
間が原理的にほぼ同じであり、また電源を切っても分極
は保持されるため、理想的な不揮発性メモリとなる可能
性を有する。この様な強誘電体を用いた不揮発性メモリ
については、例えば、米国特許４１　４９３０２の様に
、シリコン基板上に強誘電体から成るキャパシタを集積
した構造や、米国特許３８３２７００の様に、ＭエＳ型
トランジスタのゲート部分に強誘電体膜を配置した不揮
発性メモリ等の提案がなされている。
しかし、実際には強誘電体膜の安定性がなかったり、集
積化に適さなかったりしたために実用化には今だ至って
いない。
そこで本発明は、この様な課題を解決するもので、その
目的とする所は、強誘電体膜の安定性の改善，残留分極
電荷密度の改善を行った不揮発性メモリを提供するとこ
ろにある。
［課題を解決するための手段］ 本発明の半導体装置は、その強誘電体薄膜が、ペロブス
カイト結晶構造強誘電体層が少くとも一層以上の多層構
造であるヘテロ超格子構造であることを特徴とする。
［実施例コ 第１図は、本発明に於ける強誘電体薄膜を用いた半導体
装置の一実施例に於ける断面図である。
以下第１図に従い、本発明の半導体装置を説明する。こ
こでは、説明の都合上８１基板を用い、ヘテロ超格子の
材料としてＭｇＡｔ，Ｏ，をＰＺＴを用いた例につき説
明する。
１０１はＮ−　（または、Ｐ−）Ｓｉ基榎であるこれに
１０２で示す濃い不純物濃度領域Ｎ＋　（またはＰ＋，
基板の不純物型に準ずる。）を例えば、イオン打ち込み
法等で形成する。
次に、Ｓ１とＰＺＴの両方と格子整合性の良いＭｇＡｔ
，Ｏ，をバッ７ア層１０３としてｏｖＤ法等を用いてエ
ビタキシャル形成する。例えば３μｒｒＬ程度成長する
。
次に、光ＯＶＤ法等のエビタキシャル成長法を用い、Ｐ
ＺＴ−ＭｇＡｌ２Ｏ４超格子１０４を作製する。このエ
ビタキシャル成長時にはＳｉ基板に高周波をかけること
により０軸配向性を持たせる必要がある。
この超格子においては、従来のＭｇＡｔ，０４上に成長
させたＰＺＴ膜でよく見られる様に、基板からの応力に
よるα軸配向性への配向性の反転が、歪超格子となるこ
とで応力を吸収してしまうために防ぐことができる。従
って、その超格子の周期はなるべく小さくするのがよい
。例えば３０Ａ−５ＯＡ 超格子の最終成長層となるのは立方晶である、ＭｇＡｔ
ｔ０４１０８とするのが良い。
最後に、Ａｔ等の金属１０７をスパッタ法等で形成し、
８１基板上のＮ　　（Ｐ　　）領域と、金属部に電極を
取シ付けることにより、本発明の半導体装置の一実施例
の構造を得る。
さて従来の強誘電体膜を用いた不揮発性メモリに於いて
は、強誘電体膜はスパッタ法等により、セラミックの形
で形成されていた。この様に不揮発性メモリに於いては
、その特性が、例えば情報の保持特性に着目してみると
約８ケ月（常温に換算）しかもたなかった。この原因を
詳細に調べてみると、強誘電体の結晶粒界に於いて劣化
が進んでいることが分った。そこで本発明の様に強銹電
体薄膜を用いると、ほぼ０軸配向の単結晶が得られるた
め、結晶粒界はほとんどな《、その保持特性が約２年（
常温に換算）と改善できた。
また、結晶の配向軸が揃っている為、残留分極電荷密度
が太き《なったことも原因の一つであるまた、本発明の
趣旨は強誘電体膜の特性の改善である為、下地の構造は
第１図で説明した様な構造ばかりでな＜、ＯＭＯＳ構造
、バイボーラトランジスタを用いた構造、バイボーラ／
　Ｏ　Ｍ　Ｏ　Ｓ　（７）構造、また基板としてもＳ１
ばかりではなくパッファ一層に強誘電体，基板共に格子
整合性のある材料を用いればＧ　ａ　Ａ℃等の化合物半
導体を用いても良いことは言うまでもない。
また、この方法はベロプスカイト結晶系の材質すべてに
有効であって、高温超伝導膜を形成した半導体装置に有
効であることは言うまでもない。
【図面の簡単な説明】
第１図は、本発明の実施例のひとつである半導体装置（
コンデンサ）の主要断面図である。 １０１・・・・・・Ｓ１基板 １０２・・・・・・高不純物濃度領域 １０３・・．・・・・ＭｇＡｔ，Ｏ，バッファ層１　０
　４　＝　−　Ｍ　ｇ　Ａ　ｔ　ｔ　Ｏ　，　−　Ｐ　
Ｚ　Ｔ超格子１０５・・・・・・ＰｚＴ層 １０６・・・・・・ＭｇＡｌ２Ｏ４層 １０７・・・・・・Ａｔ電極 １０８・・・・・・ＭｇＡｌ２Ｏ４　｝ップ層以上 ［発明の効果コ 以上述べてきた様に、本発明の半導体装置に於いて、強
誘電体膜の特性が向上した為、強誘電体膜を用いた不揮
発性メモリが製造出来るという効果を有する。

Claims (2)

    【特許請求の範囲】
  1. （１）強誘電体薄膜を用いた半導体装置に於いて、前記
    強誘電体薄膜が、ペロブスカイト結晶構造である強誘電
    体層を少くとも一層以上持つ多層構造からなるヘテロ超
    格子構造であることを特徴とする半導体装置。
  2. （２）前記強誘電体薄膜を構成するペロブスカイト結晶
    構造強誘電体の主成分が、ＰｂＴｉＯ＿３、ＰＺＴ（Ｐ
    ｂＴｉＯ＿３／ＰｂＺｒＯ＿３）、ＰＬＺＴ（Ｌａ／Ｐ
    ｂＴｉＯ＿３／ＰｂＺｒＯ＿３）のうちいずれかであり
    、それとヘテロ接合をなす材料がＭｇＡｌ＿２Ｏ＿４で
    あることを特徴とする請求項１記載の半導体装置。
JP1054225A 1989-03-07 1989-03-07 半導体装置 Pending JPH02232974A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1054225A JPH02232974A (ja) 1989-03-07 1989-03-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1054225A JPH02232974A (ja) 1989-03-07 1989-03-07 半導体装置

Publications (1)

Publication Number Publication Date
JPH02232974A true JPH02232974A (ja) 1990-09-14

Family

ID=12964600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1054225A Pending JPH02232974A (ja) 1989-03-07 1989-03-07 半導体装置

Country Status (1)

Country Link
JP (1) JPH02232974A (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994010704A1 (en) * 1992-10-23 1994-05-11 Symetrix Corporation Integrated circuit with layered superlattice material and method of fabricating same
US5423285A (en) * 1991-02-25 1995-06-13 Olympus Optical Co., Ltd. Process for fabricating materials for ferroelectric, high dielectric constant, and integrated circuit applications
US5434102A (en) * 1991-02-25 1995-07-18 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
US5468679A (en) * 1991-02-25 1995-11-21 Symetrix Corporation Process for fabricating materials for ferroelectric, high dielectric constant, and integrated circuit applications
US5688565A (en) * 1988-12-27 1997-11-18 Symetrix Corporation Misted deposition method of fabricating layered superlattice materials
US5719416A (en) * 1991-12-13 1998-02-17 Symetrix Corporation Integrated circuit with layered superlattice material compound
US5803961A (en) * 1992-10-23 1998-09-08 Symetrix Corporation Integrated circuits having mixed layered superlattice materials and precursor solutions for use in a process of making the same
US5871853A (en) * 1992-10-23 1999-02-16 Symetrix Corporation UV radiation process for making electronic devices having low-leakage-current and low-polarization fatigue
US6056994A (en) * 1988-12-27 2000-05-02 Symetrix Corporation Liquid deposition methods of fabricating layered superlattice materials
US6080592A (en) * 1991-02-25 2000-06-27 Symetrix Corporation Method of making layered superlattice materials for ferroelectric, high dielectric constant, integrated circuit applications
KR100273884B1 (ko) * 1996-07-24 2000-12-15 가네꼬 히사시 피로가감소된강유전체소자
US6207465B1 (en) * 1998-04-17 2001-03-27 Symetrix Corporation Method of fabricating ferroelectric integrated circuit using dry and wet etching
WO2002073680A3 (en) * 2001-03-09 2003-10-16 Symetrix Corp Method of making layered superlattice material with ultra-thin top layer
US6890768B2 (en) 2001-03-09 2005-05-10 Symetrix Corporation Method of making layered superlattice material with ultra-thin top layer
CN100355042C (zh) * 2001-03-09 2007-12-12 塞姆特里克斯公司 铁电存储元件及制造具有超薄顶层的层状超晶格材料的方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5688565A (en) * 1988-12-27 1997-11-18 Symetrix Corporation Misted deposition method of fabricating layered superlattice materials
US6056994A (en) * 1988-12-27 2000-05-02 Symetrix Corporation Liquid deposition methods of fabricating layered superlattice materials
US5825057A (en) * 1991-02-25 1998-10-20 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
US6080592A (en) * 1991-02-25 2000-06-27 Symetrix Corporation Method of making layered superlattice materials for ferroelectric, high dielectric constant, integrated circuit applications
US5423285A (en) * 1991-02-25 1995-06-13 Olympus Optical Co., Ltd. Process for fabricating materials for ferroelectric, high dielectric constant, and integrated circuit applications
US5434102A (en) * 1991-02-25 1995-07-18 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
US5468679A (en) * 1991-02-25 1995-11-21 Symetrix Corporation Process for fabricating materials for ferroelectric, high dielectric constant, and integrated circuit applications
US5719416A (en) * 1991-12-13 1998-02-17 Symetrix Corporation Integrated circuit with layered superlattice material compound
US5871853A (en) * 1992-10-23 1999-02-16 Symetrix Corporation UV radiation process for making electronic devices having low-leakage-current and low-polarization fatigue
US6133050A (en) * 1992-10-23 2000-10-17 Symetrix Corporation UV radiation process for making electronic devices having low-leakage-current and low-polarization fatigue
WO1994010704A1 (en) * 1992-10-23 1994-05-11 Symetrix Corporation Integrated circuit with layered superlattice material and method of fabricating same
US5909042A (en) * 1992-10-23 1999-06-01 Symetrix Corporation Electrical component having low-leakage current and low polarization fatigue made by UV radiation process
US5955754A (en) * 1992-10-23 1999-09-21 Symetrix Corporation Integrated circuits having mixed layered superlattice materials and precursor solutions for use in a process of making the same
US5803961A (en) * 1992-10-23 1998-09-08 Symetrix Corporation Integrated circuits having mixed layered superlattice materials and precursor solutions for use in a process of making the same
WO1994010702A1 (en) * 1992-10-23 1994-05-11 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
US5840110A (en) * 1992-10-23 1998-11-24 Symetrix Corporation Integrated circuits having mixed layered superlattice materials and precursor solutions for use in a process of making the same
KR100407232B1 (ko) * 1992-10-23 2004-06-26 시메트릭스 코포레이션 직접회로와이직접회로의제조방법
KR100273884B1 (ko) * 1996-07-24 2000-12-15 가네꼬 히사시 피로가감소된강유전체소자
US6207465B1 (en) * 1998-04-17 2001-03-27 Symetrix Corporation Method of fabricating ferroelectric integrated circuit using dry and wet etching
WO2002073680A3 (en) * 2001-03-09 2003-10-16 Symetrix Corp Method of making layered superlattice material with ultra-thin top layer
US6890768B2 (en) 2001-03-09 2005-05-10 Symetrix Corporation Method of making layered superlattice material with ultra-thin top layer
CN100355042C (zh) * 2001-03-09 2007-12-12 塞姆特里克斯公司 铁电存储元件及制造具有超薄顶层的层状超晶格材料的方法

Similar Documents

Publication Publication Date Title
JPH02232974A (ja) 半導体装置
JP3645338B2 (ja) 不揮発性半導体記憶装置
JP3239109B2 (ja) 強誘電体不揮発性メモリとその読み出し方法
Rost et al. Ferroelectric switching of a field‐effect transistor with a lithium niobate gate insulator
US7034349B2 (en) Ferroelectric transistor for storing two data bits
KR100258751B1 (ko) 금속-강유전체-금속-절연체-반도체구조를기본으로한비휘발성메모리,그제조방법및그정보저장/비파괴판독방법
JP2924574B2 (ja) 配向性強誘電体薄膜素子
US11094820B2 (en) Mobile ferroelectric single domain wall implementation of a symmetric resistive processing unit
KR100476867B1 (ko) 강유전체기억소자 및 그 제조방법
KR100754264B1 (ko) 반도체 강유전체 기억 디바이스와 그 제조방법
CA2131100A1 (en) Crystallographically Aligned Ferroelectric Films Usable in Memories and Method of Crystallographically Aligning Perovskite Films
JP2000068466A (ja) 半導体記憶装置
US6888736B2 (en) Ferroelectric transistor for storing two data bits
US6080593A (en) Method of manufacturing ferroelectric memory
JPH1041477A (ja) 強誘電体メモリ
JP3222569B2 (ja) 半導体記憶素子
EP1168454B1 (en) Nonvolatile semiconductor memory
JPH0917949A (ja) 高誘電率膜キャパシタ
JPH02249278A (ja) 強誘電体膜の製造方法
JPH03142973A (ja) 半導体記憶装置
JPH02238672A (ja) 強誘電体メモリ
JP2002289811A (ja) 強誘電体メモリ及びそのデータ書き込み方法
KR100524115B1 (ko) 산소 플라즈마 급속 열처리를 이용한 강유전체 게이트제조 방법
JP3093011B2 (ja) 電界効果トランジスタおよびその製造方法、ならびにそのトランジスタを用いた不揮発性記憶素子および不揮発性記憶装置
JP2572649B2 (ja) 半導体装置の製造方法