JPH02226932A - Ｃｍｉ符号の受信装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル通信の受信装置に利用される。

〔概要〕

本発明は、符号則違反が施されたＣＭＩ符号を入力しこ
れをＮＲ２符号に変換する回路を備えたＣＭＩ符号の受
信装置において、 変換する回路のクロック周波数を送信信号の２倍とし、
この変換する回路の入力を受信入力または受信入力がよ
り１ビット遅延された信号のいずれかを選択して２ビッ
トの組合せを変更することにより、 符号則違反の割合を大きくできるようにしたものである
。

〔従来の技術〕

従来、ＣＭＩ符号の受信装置では、符号則違反が施され
るビットの割合が少ないので、ＣＭＩ符号の「０」右よ
ぴ「１」のパターンでブロック同期をとり、ＣＭＩ符号
からＮＲＺ符号に変換している。このため、フレーム同
期操作とＣＭＩ符号からＮＲＺ符号の変換操作とをそれ
ぞれ独立した手段で行っている。

〔発明が解決しようとする問題点〕

しかし、前述したＣＭＩ符号の受信装置では、符号則違
反を施す割合が高くなるとブロック同期がとれなくなる
という欠点があった。

本発明はこの欠点を解決して、符号則違反を自由に施す
ことができるＣＭｒ符号の受信装置を提供することを目
的とする。

〔問題点を解決するための手段〕

本発明は、フレーム毎にフレームビットが挿入され副信
号にしたがって符号則違反が施されたＣＭＩ符号を受信
入力とし、ＮＲＺ符号に変換するＣＭＩ・ＮＲＺ変換回
路を備えたＣＭＩ符号の受信装置において、ＣＭＩ−Ｎ
ＲＺ変換回路は、そのクロック周波数が送信信号のクロ
ック周波数の２倍であり、このＣＭｒ・ＮＲＺ変換回路
の入力として受信入力またはこの受信入力の１ビット遅
延された信号のいずれかを選択する選択手段を設け、こ
のＣＭＩ−ＮＲＺ変換回路の出力信号のフレーム同期状
態を検出するフレーム同期検出回路を備え、選択手段は
、この検出回路の出力が非同期であるときに選ぎ信号を
転換させる手段を含むことを特徴とする。

〔作用〕

ＣＭＩ符号をＮＲＺ符号に変換する変換回路のクロック
周波数を送信信号のクロック周波数ｆ。

０２倍とする。これにより２ビットづつ復号する。

さらにこの周波数（２ｆｏ）により受信したＣＭ工符号
を１ビット遅らせる遅延回路を備えている。

ＣＭＩ符号をＮＲＺ符号に変換する変換回路の出力の同
期がとれないときは、この遅延回路の出力を変換回路に
入力するように変換して２ビットの組合せを変更する。

したがって符号則違反を施す割合を大きくしても、その
同期を容易にとることができる。

〔実施例〕

次に本発明の実施例を図面を参照して説明する。

第１図は本発明一実施例のブロック構成図である。

本図において、送信装置１０１は入力されＮＲＺ符号化
された送信信号１１１およびクロック信号１１２（周波
ｔ　ｆ　ｏ　）によりフレーム毎にフレームビットを挿
入するフレーム挿入回路１０３と、このフレーム挿入回
路１０３の出力に送信副信号１１３により符号則違反を
施しＣＭＩ符号に変換するＮＲＺ・ＣＭＩ変換回路１０
４とを備える。一方ＣＭＩ符号の受信装置１０２は、前
記送信装置１０１が送出した伝送信号１０９と伝送りロ
ック１１０とを入力して、ＮＲＺ符号に変換するＣＭＩ
−ＮＲＺ変換回路１０７を備えている。

ここに本発明の特徴とするところは、受信装置１０２は
、ＣＭＩ−ＮＲＺ変換回路１０７のクロック周波数は２
ｆｏであり、このＣＭＩ・ＮＲＺ変換回路１０７の入力
として伝送信号１０９またはこの伝送信号１０９を１ビ
ット遅延回路１０５により遅延された出力信号のいずれ
かを選択する選択回路１０６の出力を受取り、変換回路
１０７の出力信号１１５　Ａおよび１１５Ｂのフレーム
同期状態を検出するフレーム同期検出回路１０８を備え
、この検出回路１０８が出力信号１１５Ａが非同期であ
るとき選択回路１０６を転換させ、遅延回路１０５の出
力信号１１４を選択するように構成されたことにある。

すなわち送信主信号１１１　と送信クロック１１３とを
入力とし、フレームビットを挿入するフレーム挿入回路
１０３であり、このフレーム挿入回路１０３の出力信号
１１１Ａと送信クロック１１３　とを入力としＮＲＺ符
号からＣＭＩ符号に変換するとともに送信副信号１１３
にしたがい符号則違反を挿入するＮＲＺ−ＣＭＩ変換回
路１０４とを備え、受信装置１０２は、ＮＲＺ・ＣＭＩ
変換回路１０４の出力であるＣＭＩ符号化された伝送信
号１０９と２「。の周波数の伝送りロック１１０とを入
力とし伝送信号を１ビット遅延させる遅延回路１０５　
と、この遅延回路１０５の出力信号１１４と伝送信号１
０９とのいずれか一方の選択する選択回路１０６　と、
この選択回路１０６の出力信号１１４Ａと伝送りロック
１１０　とを入力としあらかじめ決められた前後２ビッ
トの組合せでＣＭＩ符号からＮＲＺ符号への変換を行う
ＣＭＩ・ＮＲＺ変換回路１０７と、このＣＭＩ−ＮＲＺ
変換回路１０７の出力する受信主信号１１５と受信クロ
ック１１６とを入力としフレーム同期をとり、フレーム
同期がとれたかいなかの検出を行い、同期がとれないと
き遅延回路１０５の出力信号１１４を選択するよう選択
回路１０６に指示するフレーム同期検出回路１０８　と
を備えたことにある。

すなわち従来例では、受信装置において、ＣＭＩ符号か
らＮＲＺ符号への変換のさい、ブロック同期をとること
をやめ、あらかじめ定めれている２ビットの組合せで伝
送信号のＣＭＩ符号からＮＲＺ袴号の変換を行い、この
出力をフレーム同期検出回路１０８により検出し、この
信号で同期がとれれば可として受信主信号１１５　とし
て送出する。

もし同期がとれなければ遅延回路１０５によりＣＭＩ信
号１０９を１ビット遅延させたものを入力し、ＣＭＩ符
号からＮＲＺ符号に変換するときの２ビットの組合せを
変え同期をとる。したがってブロック同期をとる必要が
ないため、符号則違反を自由に挿入できる。

第２図は本実施例の信号のフレームフォーマットであり
、５ビットおきにフレームビットが挿入され、その間に
データが挿入される。このフレームパターンは「１」と
「０」との交番とする。

第３図は実施例のタイミング図である。送信主信号１１
１　にフレームビットが挿入されたフレーム挿入回路の
出力信号１１１Ａを最上行に示す。この出力信号１１１
Ａと送信クロック１１２　と、送信副信号１１３とがＣ
ＭＩ・ＮＲＺ変換回路に入力されるとＣＭＩ符号化され
た伝達信号１０９と周波数が２ｆａである伝送りロック
１１０　とが出力される。これを遅延回路１０５で遅延
させると１ビット遅れの出力信号１１４が得られる。選
択回路１０６で信号１０９あるいは信号１１４が選択さ
れる。二のそれぞれが選択された時のＣＭＩ・ＮＲＺ変
換回路１０７の出力信号は、信号１１５Ａあるいは信号
１１５Ｂのいずれかとなる。フレーム同期検出回路１０
８に入力されたとき信号１１５４への場合に、符号（Ｆ
Ｏ）および（Ｆ、）で示すフレームビットが検出するこ
とができる。したがって信号１０９を選択することが正
しい。そこで、フレーム同期検出回路１０８の出力は選
択回路１０６において信号１０９を選択するように制御
する。信号１０９を選択した場合、受信主信号１１５、
受信り０−／り１１６および受信副信号１１７が送出す
る。

〔発明の効果〕

以上説明したように本発明によれば、符号則違反を施す
割合を大きくできる。

１１０・・・周波数２ｆｏの伝送りロック、１１１・・
・送信主信号、１１１Ａ・・・フレーム挿入回路の出力
信号、１１２・・・送信クロック、１１３・・・送信副
信号、１１４・・・１ビット遅れの出力信号、１１５・
・・受信主信号、１１５Ａ。

１１５　Ｂ・・・ＣＭＩ・ＮＲＺ変換回路より出力する
信号、１１６・・・受信クロック、１１７・・・受信副
信号。

Claims (1)

1. 【特許請求の範囲】 １、フレーム毎にフレームビットが挿入され副信号にし
   たがって符号則違反が施されたＣＭＩ符号を受信入力と
   し、ＮＲＺ符号に変換するＣＭＩ・ＮＲＺ変換回路を備
   えたＣＭＩ符号の受信装置において、 前記ＣＭＩ・ＮＲＺ変換回路は、そのクロック周波数が
   送信信号のクロック周波数の２倍であり、このＣＭＩ・
   ＮＲＺ変換回路の入力として前記受信入力またはこの受
   信入力の１ビット遅延された信号のいずれかを選択する
   選択手段を設け、このＣＭＩ・ＮＲＺ変換回路の出力信
   号のフレーム同期状態を検出するフレーム同期検出回路
   を備え、 前記選択手段は、この検出回路の出力が非同期であると
   きに選択信号を転換させる手段を含むことを特徴とする
   ＣＭＩ符号の受信装置。