[go: up one dir, main page]

JPH02226335A - Information processor - Google Patents

Information processor

Info

Publication number
JPH02226335A
JPH02226335A JP1046773A JP4677389A JPH02226335A JP H02226335 A JPH02226335 A JP H02226335A JP 1046773 A JP1046773 A JP 1046773A JP 4677389 A JP4677389 A JP 4677389A JP H02226335 A JPH02226335 A JP H02226335A
Authority
JP
Japan
Prior art keywords
binary
character code
numerical
information processing
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1046773A
Other languages
Japanese (ja)
Inventor
Tomoki Kaneko
金子 智己
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1046773A priority Critical patent/JPH02226335A/en
Publication of JPH02226335A publication Critical patent/JPH02226335A/en
Pending legal-status Critical Current

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

PURPOSE:To perform conversion at a high speed by performing the conversion processing between a numerical character code and binary numerical data by a converter. CONSTITUTION:A register 5 where the numerical character code and binary numerical data are stored, a character binary converter 6 which takes the numerical character code held in the register 5 as the input to output corresponding binary numerical data to a memory bus 4, and a binary character converter 7 which takes binary numerical data held in the register 5 as the input to output corresponding numerical character code to the memory bus 4 are provided. The conversion processing between the numerical character code and binary numerical data is performed by converters 6 and 7. Thus, the conversion processing is performed at a high speed.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は情報処理装置の数値キャラクタ・コードとバ
イナリ−数値データ間の相互の変換処理の高速化に関す
るものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to speeding up mutual conversion processing between numerical character codes and binary-numeric data in an information processing device.

〔従来の技術〕[Conventional technology]

従来の情報処理装置の構成を第2図に示す。図において
、(1)は情報処理装置、(2)は中央情報処理装置、
(3)は中央情報処理装置(2)の実行プログラムが格
納される主メモIJ、(4)は中央情報処理装置(2)
と主メモリ(3)との間でデータ転送を行うメモリバス
である。
FIG. 2 shows the configuration of a conventional information processing device. In the figure, (1) is an information processing device, (2) is a central information processing device,
(3) is the main memo IJ in which the execution program of the central information processing unit (2) is stored, (4) is the central information processing unit (2)
This is a memory bus that transfers data between the main memory (3) and the main memory (3).

次に従来の情報処理装置において、キャラクタコード体
系がパリティ−なしASCII(^merican N
ational 5tandard Characte
r for Information Interch
ange)コードにもとづく8ビツトの数値キャラクタ
・コードであるときの数値キャラクタ・コードを4ビツ
トのバイナリ数値データに変換する場合の変換処理動作
について述べる。ASCII コードの数値キャラクタ
・コードとバイナリ数値デ−夕との対応を第3図に示す
。従来装置においてこれらの数値キャラクタ・コードを
バイナリ数値データに変換する場合、第4図のアルゴリ
ズムに従った実行プログラムを主メモリ(3)内部に用
意する。数値キャラクタ・フード引き数として、中央情
報処理装置(2)が実行プログラムを実行し、出力の引
き数としてバイナリ数値データを得る。中央情報処理装
置(2)はこのとき、内部の演算器を資源として実行プ
ログラム中の命令を逐次実行していく。なお2入力引き
数であるキャラクタ・コードが数値キャラクタ・コード
でない場合、出力引き数であるバイナリ数値データは得
られず、不正なキャラクタ・コードとして不出入力処理
が実行される。
Next, in conventional information processing devices, the character code system is parity-less ASCII (^merican N
5standardCharacteristic
r for Information Interch.
The following describes the conversion processing operation when converting an 8-bit numeric character code based on the 8-bit numeric character code into 4-bit binary numeric data. FIG. 3 shows the correspondence between the numerical character code of the ASCII code and the binary numerical data. When converting these numerical character codes into binary numerical data in the conventional apparatus, an execution program according to the algorithm shown in FIG. 4 is prepared inside the main memory (3). As a numerical character food argument, the central information processing unit (2) executes the execution program and obtains binary numerical data as an output argument. At this time, the central information processing unit (2) sequentially executes the instructions in the execution program using the internal arithmetic unit as a resource. Note that if the character code that is the two input arguments is not a numeric character code, the binary numeric data that is the output argument cannot be obtained, and non-input/output processing is executed as an invalid character code.

次に、従来の情報処理装置において、4ビ・ソトのバイ
ナリ数値データをパリティ−なしのASCIIコードに
もとづく8ビツトの数値キャラクタ・コードに変換する
場合の変換処理動作について述べる。従来装置において
4ビツトのバイナリ数値データをパリティ−なしのAS
CII コードの数値キャラクタ・コードに変換する場
合、第5図のアルコリズムに従った実行プログラムを主
メモリ(3)内部に用意する。変換するバイナリ数値デ
ータを弓き数として、中央情報処理装置(2)が実行プ
ログラムを実行し、出力の引き数として数値キャラクタ
コードを得、変換動作は完了する。
Next, a conversion processing operation when converting 4-bit binary numerical data into an 8-bit numerical character code based on an ASCII code without parity in a conventional information processing apparatus will be described. In conventional equipment, 4-bit binary numerical data is converted to AS without parity.
When converting CII code into numerical character code, an execution program according to the algorithm shown in FIG. 5 is prepared inside the main memory (3). The central information processing unit (2) executes the execution program using the binary numerical data to be converted as a number, obtains a numerical character code as an output argument, and the conversion operation is completed.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

従来の情報処理装置は、数値キャラクタ・コードとバイ
ナリ数値データ間の変換処理を」二記のように行ってい
たため、頻繁に行われる数値キャラクタ・コードとバイ
ナリ数値データ間の変換処理の処理速度か遅いという課
題かあった。
Conventional information processing devices performed the conversion process between numeric character code and binary numeric data as described in ``2'', so the processing speed of the frequently performed conversion process between numeric character code and binary numeric data has been limited. There was an issue with it being slow.

この発明は−1−記のような課題を解決するためになさ
れたもので、数値キャラクタ・コードとバイナリ数値デ
ータ間の変換処理を高速に処理する情報処理装置を得る
ことを目的とする。
The present invention has been made to solve the problems mentioned in -1- above, and an object of the present invention is to obtain an information processing device that can perform conversion processing between a numerical character code and binary numerical data at high speed.

〔課題を解決するための手段〕[Means to solve the problem]

この発明にかかる情報処理装置は、数値キャラクタ・コ
ードとバイナリ数値データ間の変換器とその変換器に入
力するデータまたはコードを与えるレジスタを付加した
ものである。
The information processing apparatus according to the present invention includes a converter between a numerical character code and binary numerical data, and a register for supplying data or code input to the converter.

〔作用〕[Effect]

この発明における情報処理装置は、数値キャラクタ・コ
ードとバイナリ数値データ間の変換処理を変換器によっ
て行う。
The information processing device according to the present invention performs conversion processing between a numerical character code and binary numerical data using a converter.

〔実施例〕〔Example〕

第1図は本発明による情報処理装置の一実施例を示した
図である。図中、(1)〜(4)は従来装置と全く同一
のもの、(5)は数値キャラクタ・コード及びバイナリ
数値データを保持するレジスタ、(6)はレジスタ(5
)に保持されている数値キャラクタ・コードを入力とし
てその数値キャラクタ・コードに対するバイナリ数値デ
ータをメモリバス(4)にまた不正キャラクタ・コード
が入力されたことを中央情報処理装置(2)に通知する
ための信号を出力するロジック・アレイで構成されるキ
ャラクタバイナリ変換器、(7)はレジスタ(5)に保
持されているバイナリ数値データを入力としてそのバイ
ナリ数値データに対する数値キャラクタ・コードをメモ
リバス(4)に出力するロジック・アレイで構成される
バイナリ・キャラクタ変換器である。また、第6図にキ
ャラクタ・コード体系かASCIIコードにもとづく数
値キャラクタ・コードであるときのキャラクタ・バイナ
リ変換器(6)のロジック・アレイの構成図を、第7図
に同じくバイナリ・キャラクタ変換器(7)のロジック
・アレイの構成図を示す。図中(8)はNANDアレイ
、(9)はNORアレイである。次に本発明の情報処理
装置においてキャラクタ・コード体系がパリティ−なし
ASCII コードに準じた数値キャラクタ・コードで
あるときの。
FIG. 1 is a diagram showing an embodiment of an information processing apparatus according to the present invention. In the figure, (1) to (4) are exactly the same as the conventional device, (5) is a register that holds numerical character codes and binary numerical data, and (6) is a register (5).
) is input, and the binary numeric data for that numeric character code is input to the memory bus (4), and the central information processing unit (2) is notified that an invalid character code has been input. The character-to-binary converter (7), which is composed of a logic array that outputs signals for 4) is a binary character converter consisting of a logic array that outputs. In addition, Fig. 6 shows a block diagram of the logic array of the character-to-binary converter (6) when the character code system is a numerical character code based on the ASCII code, and Fig. 7 shows the logic array configuration of the character-to-binary converter (6). A configuration diagram of the logic array in (7) is shown. In the figure, (8) is a NAND array, and (9) is a NOR array. Next, in the information processing apparatus of the present invention, when the character code system is a numerical character code based on the ASCII code without parity.

8ビツトの数値キャラクタ・コードを4ビットのバイナ
リ数値データに変換する場合の変換動作について述べる
。まず、中央情報処理装置は、レジスタ(5)に数値キ
ャラクタ・コードをメモリバス(4)を介して転送する
。転送された数値キャラクタ・コードはキャラクタ・バ
イナリ変換器(6)に送出され、8ビツトの入力キャラ
クタ・コードをもとにIIANDアレイ(8)でNAN
D論理をとる。 さらにNAND論理の出力をもとにN
ORアレイ(9)でNOR論理をとり、4ビツトのバイ
ナリ数値データを生成する。
The conversion operation when converting an 8-bit numerical character code to 4-bit binary numerical data will be described. First, the central information processing unit transfers a numerical character code to the register (5) via the memory bus (4). The transferred numerical character code is sent to the character-to-binary converter (6), and based on the 8-bit input character code, it is converted into NAN by IIAND array (8).
Take the D logic. Furthermore, based on the output of NAND logic, N
The OR array (9) performs NOR logic to generate 4-bit binary numerical data.

このとき、入力されたキャラクタ・コードが数値キャラ
クタ・コードが数値キャラクタ・コードでない場合、不
正入力検出信号が有意となり、中央情報処理装置(2)
へ通知され、中央情報処理装置は不正入力処理を実行す
る。
At this time, if the input character code is not a numeric character code, the illegal input detection signal becomes significant, and the central information processing unit (2)
is notified, and the central information processing unit executes unauthorized input processing.

入力されたキャラクタコードが数値キャラクタ・コード
であるときは、中央情報処理装置は、キャラクタ・バイ
ナリ変換器(6)によって生成された4ビツトのバイナ
リ数値データをメモリバス(4)を介して読み取り、変
換動作は完了する。
When the input character code is a numerical character code, the central information processing unit reads the 4-bit binary numerical data generated by the character-to-binary converter (6) via the memory bus (4), The conversion operation is complete.

次に本発明の情報処理装置において、キャラクタコード
体系がパリティ−なしのASCI I コードに準じた
数値キャラクタ・コードであるときの、4ビットのバイ
ナリ数値データを数値キャラクタ・コードに変換する場
合の変換動作について述べる。
Next, in the information processing apparatus of the present invention, when the character code system is a numerical character code according to the ASCI I code without parity, conversion is performed when 4-bit binary numerical data is converted to a numerical character code. Let's talk about the operation.

まず、中央情報処理装置は、レジスタ(5)にバイナリ
数値データをメモリバス(4)を介して転送する転送さ
れたバイナリ数値データはバイナリ・キャラクタ変換器
(7)に送出され、4ビツトの入力バイナリ・データを
もとにNANI)アレイ(8)でNAND論理をとる。
First, the central information processing unit transfers binary numeric data to the register (5) via the memory bus (4).The transferred binary numeric data is sent to the binary character converter (7), and the 4-bit input Based on the binary data, NAND logic is performed in the NANI array (8).

ざらにNAND論理の出力をもとにNORアレイ(9)
でNOR論理をとり、8ビツトの数値キャラクタ・コー
ドを生成する。中央情報処理装置は、バイナリ・・キャ
ラクタ変換器(7)によって生成それた数値キャラクタ
・コードをメモリ・バス(4)を介して読み取り、変換
動作は完了する。
Roughly based on the output of NAND logic, NOR array (9)
The NOR logic is applied to generate an 8-bit numerical character code. The central information processing unit reads the numeric character code generated by the binary character converter (7) via the memory bus (4) and the conversion operation is completed.

なお、上記実施例では、キャラクタ・コード体系がAS
CI I コードの場合について説明したが、 EBC
DICコード、JIS8コード等の他のキャラクタ・コ
ード体系であってもよ<、−1−記実施例と同様の効果
を奏する。
In the above embodiment, the character code system is AS.
I explained the case of CI I code, but EBC
Other character code systems such as the DIC code and the JIS8 code may also be used to achieve the same effects as in the embodiments described in -1- above.

また、上記実施例では、キャラクタ・バイナリ変換器(
6)とバイナリ・キャラクタ変換器(7)をNANl)
−1101?型のロジック・アレイで構成したが、 R
OM(Read 0nly Memory)で構成して
もよい。
In addition, in the above embodiment, the character/binary converter (
6) and binary character converter (7) to NANl)
-1101? It was constructed with a logic array of type R
It may be configured with OM (Read Only Memory).

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明によれば、数値キャラクタ・フ
ードとバイナリ数値データ間の相互の変換処理を変換器
によって処理するため、高速に変換することが可能であ
る。
As described above, according to the present invention, the mutual conversion process between numerical character food and binary numerical data is processed by the converter, so high-speed conversion is possible.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例による情報処理装置を示す図
、第2図は従来の情報処理装置の構成を示す図、第3図
はASCI I数値キャラクタコートとバイナリ数値デ
ータの対応を示した図、第4図は従来の情報処理装置に
おいて数値キャラクタ・コードからバイナリ数値データ
に変換する場合のアルゴリズムを示した図、第5図は従
来の情報処理装置においてバイナリ数値データから数値
キャラクタ・コードに変換する場合のアルゴリズムヲ示
した図、第6図は本発明の実施例による情報処理装置の
キャラクタ・バイナリ変換器のロジック・アレイの構成
を示した図、第7図は本発明の実施例による情報処理装
置のバイナリ・キャラクタ変換器のロジ、り・アレイの
構成を示した図である図中(1)は情報処理装置、(2
)は中央情報処理袋Ff、(3)は主メモリ、(4)は
メモリバス、(5)はレジスタ、(6)はキャラクタ・
バイナリ変換器、(7)はバイナリ・キャラクタ変換器
、(8)はNANDアレイ、(9)はNORアレイであ
る。 図中、同一あるいは相当の部分には同一符号を付しであ
る。
FIG. 1 is a diagram showing an information processing device according to an embodiment of the present invention, FIG. 2 is a diagram showing the configuration of a conventional information processing device, and FIG. 3 is a diagram showing the correspondence between ASCI I numerical character code and binary numerical data. Figure 4 shows an algorithm for converting numeric character code to binary numeric data in a conventional information processing device, and Figure 5 shows an algorithm for converting binary numeric data to numeric character code in a conventional information processing device. FIG. 6 is a diagram showing the configuration of the logic array of the character-to-binary converter of the information processing device according to the embodiment of the present invention, and FIG. 7 is the embodiment of the present invention. In the figure, (1) is a diagram showing the configuration of a binary character converter of a binary character converter of an information processing device.
) is the central information processing bag Ff, (3) is the main memory, (4) is the memory bus, (5) is the register, and (6) is the character
A binary converter, (7) is a binary character converter, (8) is a NAND array, and (9) is a NOR array. In the figures, the same or corresponding parts are given the same reference numerals.

Claims (2)

【特許請求の範囲】[Claims] (1)キャラクタ・コードを処理データとして扱う情報
処理装置において、数値キャラクタ・コードを格納する
レジスタと、上記レジスタに格納されている数値キャラ
クタ・コードを入力とし、その数値キャラクタ・コード
に対応したバイナリ数値データを出力する数値キャラク
タ・コードからバイナリ数値データへの変換を行う変換
器を備えたことを特徴とする情報処理装置。
(1) In an information processing device that handles character codes as processing data, a register that stores a numeric character code and the numeric character code stored in the above register are input, and the binary corresponding to the numeric character code is generated. An information processing device comprising a converter that converts a numerical character code that outputs numerical data into binary numerical data.
(2)キャラクタ・コードを処理データとして扱う情報
処理装置において、バイナリ数値データを格納するレジ
スタと、上記レジスタに格納されているバイナリ数値デ
ータを入力とし、そのバイナリ数値データに対応した数
値キャラクタ・コードを出力するバイナリ数値データか
ら数値キャラクタ・コードへの変換を行う変換器を備え
たことを特徴とする情報処理装置。
(2) In an information processing device that handles character codes as processing data, a register for storing binary numeric data and the binary numeric data stored in the register are input, and a numeric character code corresponding to the binary numeric data is generated. An information processing device comprising a converter that converts binary numerical data that outputs a numerical character code to a numerical character code.
JP1046773A 1989-02-28 1989-02-28 Information processor Pending JPH02226335A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1046773A JPH02226335A (en) 1989-02-28 1989-02-28 Information processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1046773A JPH02226335A (en) 1989-02-28 1989-02-28 Information processor

Publications (1)

Publication Number Publication Date
JPH02226335A true JPH02226335A (en) 1990-09-07

Family

ID=12756648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1046773A Pending JPH02226335A (en) 1989-02-28 1989-02-28 Information processor

Country Status (1)

Country Link
JP (1) JPH02226335A (en)

Similar Documents

Publication Publication Date Title
GB1576000A (en) Multibus processor for increasing execution speed using a pipeline effect
JPS6124729B2 (en)
JPH02226335A (en) Information processor
US4038538A (en) Integer and floating point to binary converter
GB2247547A (en) Internal state monitoring in a microcomputer
JPH0219870Y2 (en)
Jaramillo-Botero et al. Parallel, high-speed PC fuzzy control
JPS61138333A (en) Arithmetic module
JPS5953926A (en) Control device
KR930004423B1 (en) Mode changer for korean character
JPS62168260A (en) One-chip microcomputer
RU2040115C1 (en) Converter of four-bit binary code to binary-decimal code
SU746505A2 (en) Device for raising binary numbers to the third power
JPH01177629A (en) Keyboard processing system
KR100259852B1 (en) A method of processing frequency data for paging system
JPH01217622A (en) Conversion system for expression of floating point
RU97107751A (en) DIGITAL DIAGNOSTIC SYSTEM
JPH02205987A (en) Arithmetic processing system
JPH07325703A (en) Data converting device/method
JPH04316127A (en) Information processor
JPS63146125A (en) Multiplier
JPH03238922A (en) A/d converter
JPH03129522A (en) Digital signal processor
JPH03255535A (en) Central processing unit
JPH0343865A (en) Vector data processor