[go: up one dir, main page]

JPH02224584A - Screen display device - Google Patents

Screen display device

Info

Publication number
JPH02224584A
JPH02224584A JP1047518A JP4751889A JPH02224584A JP H02224584 A JPH02224584 A JP H02224584A JP 1047518 A JP1047518 A JP 1047518A JP 4751889 A JP4751889 A JP 4751889A JP H02224584 A JPH02224584 A JP H02224584A
Authority
JP
Japan
Prior art keywords
display
memory
underline
character
font
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1047518A
Other languages
Japanese (ja)
Inventor
Takeshi Shibazaki
柴崎 武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1047518A priority Critical patent/JPH02224584A/en
Publication of JPH02224584A publication Critical patent/JPH02224584A/en
Pending legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

PURPOSE:To output a character string with an underline without provision of plural display character memories or the like by providing an underline display register, a character memory and an underline memory or the like. CONSTITUTION:A display character memory 8 is provided with a character memory 81 and an underline memory 82. The memory 81 stores character fonts such as characters and patterns and the memory 82 is provided so that a dot output of an underline font corresponds to each dot output line. Moreover, a display control register 6 is provided with a character display register 6b and an underline display register 6a giving a command to access the memories 81 and 82 simultaneously. Thus, the font output with an underline is attained with one access without requiring plural memories 8 or a memory 8 storing fonts with an underline to quicken the access of the font with the underline.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、ブラウン管などの表示装置に表示されてい
る放送画像中に、チャンネル番号等の文字やパターンを
表示させる画面表示装置に関するものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a screen display device that displays characters and patterns such as channel numbers in broadcast images displayed on a display device such as a cathode ray tube. .

[従来の技術] 近年、TV、VTRの多様化、多機能化及び操作性の向
上が急速に進んでおり、チャンネルやVTRの動作状態
等の表示についても見やすさが要求されてきている。そ
こで、アンダーライン表示機能を持たせ、動作状態を示
す文字やキャラクタなどで構成される文字列にアンダー
ラインを設けて、見やすさを向上させるようにした画面
表示装置がある。
[Prior Art] In recent years, TVs and VTRs have rapidly become more diversified, multi-functional, and have improved operability, and there has been a demand for easy-to-see displays of channels, VTR operating states, and the like. Therefore, there is a screen display device that has an underline display function and provides an underline to a character string consisting of letters or characters indicating an operating state to improve visibility.

第3図に従来のこの種の画面表示装置の構成の一例を示
す。第3図において、1はπ型LC発振回路1aの発振
出力が供給される表示用発振回路、2は上記表示用発振
回路1で発振させた信号で各種タイミングを発生するタ
イミングジェネレータ、3はこのタイミングジェネレー
タ2の出力と本画面表示装置を制御するための図示しな
いマイコン等から各入力端子38〜3cに入力される制
御データ(表示オン、オフ等のコマンドやキャラクタコ
ード)とを入力する入力制御回路、4はデータ制御回路
、5ばアドレス制御回路、7は制御データを記憶する表
示用データメモリで、RAMよりなる。8は表示すべき
文字たパターン等を第4図に示す字体構成で記憶する表
示キャラクタメモリで、ROMよりなる。6は入力制御
回路3の出力のうち表示制御等のコマンドをラッチする
表示制御レジスタ、9は端子9a、9bに供給される画
像信号の水平、垂直同期信号、又は内部で発生させた水
平、垂直同期信号のいずれか一方の同期信号を選択的に
出力する同期信号切換回路、11は上記表示装置におけ
る文字やパターン等の表示位置を検出するための表示位
置検出回路、13は表示制御回路で、表示キャラクタメ
モリ8の出力を表示制御レジスタ6の表示命令に応じて
表示制御を行なうものである。本画面表示装置は以上の
各回路により構成されており、表示制御回路13の出力
は、ビデオミキサー17に供給され、このビデオミキサ
ー17よりCVIDEO端子17aを介して複合ビデオ
信号が出力される。また上記表示制御回路13からは、
R,G、Bの色信号等が端子13a〜13fを介して出
力される。10はHカウンタ、14はシフトレジスタ、
15は発振素子回路15aの発振出力が供給される同期
信号発生用発振回路、16は同期信号発生用タイミング
ジェネレータ、21はブリンキング回路である。
FIG. 3 shows an example of the configuration of a conventional screen display device of this type. In FIG. 3, 1 is a display oscillation circuit to which the oscillation output of the π-type LC oscillation circuit 1a is supplied, 2 is a timing generator that generates various timings using the signal oscillated by the display oscillation circuit 1, and 3 is a timing generator for this. Input control for inputting the output of the timing generator 2 and control data (commands and character codes for display on/off, etc.) input to each input terminal 38 to 3c from a microcomputer, etc. (not shown) for controlling the screen display device. 4 is a data control circuit, 5 is an address control circuit, and 7 is a display data memory for storing control data, which is composed of a RAM. Reference numeral 8 denotes a display character memory for storing character patterns and the like to be displayed in the font configuration shown in FIG. 4, and is comprised of a ROM. 6 is a display control register that latches commands such as display control among the outputs of the input control circuit 3; 9 is a horizontal and vertical synchronizing signal of the image signal supplied to terminals 9a and 9b, or internally generated horizontal and vertical synchronizing signals; 11 is a display position detection circuit for detecting the display position of characters, patterns, etc. on the display device; 13 is a display control circuit; The display of the output of the display character memory 8 is controlled in accordance with the display command of the display control register 6. This screen display device is composed of the above circuits, and the output of the display control circuit 13 is supplied to the video mixer 17, which outputs a composite video signal via the CVIDEO terminal 17a. Further, from the display control circuit 13,
R, G, B color signals, etc. are outputted via terminals 13a to 13f. 10 is an H counter, 14 is a shift register,
15 is an oscillation circuit for generating a synchronizing signal to which the oscillation output of the oscillation element circuit 15a is supplied; 16 is a timing generator for generating a synchronizing signal; and 21 is a blinking circuit.

次に動作について説明する。入力制御回路3は、マイコ
ン等から端子3a〜3cを介して入力される制御データ
を処理して、表示制御等のコマンドを表示制御レジスタ
6にラッチさせ、表示内容であるキャラクタコード等を
表示用データメモリ7に記憶させる。表示時は、表示用
データメモリ7に記憶したキャラクタコードが出力デー
タとして表示キャラクタメモリ8をアクセスし、このキ
ャラクタメモリ8により出力される表示文字フォントを
表示制御回路13へ入力する。ここで表示用データメモ
リ7は、1ワードが(a+b)ビット、その表示文字数
をCとすると合計(a+b)  ・Cビットで構成され
ている。一方、表示キャラクタメモリ8は1フオントが
(jXm)ビットで構成されており、その種類がnキャ
ラクタ分存在しているものとする。
Next, the operation will be explained. The input control circuit 3 processes control data input from a microcomputer or the like through terminals 3a to 3c, causes a display control register 6 to latch commands such as display control, and displays character codes and the like as display contents. It is stored in the data memory 7. During display, the character code stored in the display data memory 7 accesses the display character memory 8 as output data, and the display character font output from the character memory 8 is input to the display control circuit 13. Here, the display data memory 7 is composed of (a+b) bits in total, assuming that one word is (a+b) bits and the number of characters to be displayed is C. On the other hand, it is assumed that one font of the display character memory 8 is composed of (jXm) bits, and there are n characters of types.

また、表示時のタイミングは画像信号からの同期信号を
同期信号切換回路9に入力し、この同期信号をHカウン
タ10でカウントし、このカウント値に基づき表示位置
検出回路11によって表示装置における表示文字の位置
を決定する。表示制御回路13では表示文字出力を外部
の映像信号に同期させ、表示制御レジスタ6の内容に従
って表示制御して出力させ、ビデオミキサー17に供給
する。
The display timing is determined by inputting the synchronization signal from the image signal to the synchronization signal switching circuit 9, counting this synchronization signal with the H counter 10, and using the display position detection circuit 11 based on this count value to display the characters displayed on the display device. determine the position of The display control circuit 13 synchronizes the display character output with an external video signal, controls the display according to the contents of the display control register 6, outputs it, and supplies it to the video mixer 17.

なお、同期信号発生用発振回路15は、発振素子回路1
5aによりNTSC方式又はPAL方式の同期信号の発
生が可能であり、この切換えをN/P端子15bからの
信号で行い、これにより4fscスは2fscの発振を
出力し、同期信号発生用タイミングジェネレータ16で
同期信号の発生をするので、無信号時でもTV画面に表
示が可能である。
Note that the synchronizing signal generation oscillation circuit 15 is the oscillation element circuit 1
5a, it is possible to generate a synchronization signal of the NTSC system or PAL system, and this switching is performed by a signal from the N/P terminal 15b, whereby the 4fsc outputs 2fsc oscillation, and the timing generator 16 for generating the synchronization signal outputs 2fsc oscillation. Since a synchronizing signal is generated at , it is possible to display on the TV screen even when there is no signal.

また、ビデオミキサー17により、NTSC方式及びP
AL方式の複合ビデオ信号の発生と外部の複合ビデオ信
号へのスーパインポーズが可能である。複合ビデオ信号
は、キャラクタレベル(LECHA)、外部複合ビデオ
入力(CV I N)、ブランキングレベル(LEBK
) 、背景搬送色信号入力(R8IN)、カラーバース
ト入力(CBIN)及びシンクチップレベルの六つの信
号をアナログスイッチで切換えて合成しCVIDEO端
子17aから出力する。
In addition, the video mixer 17 allows NTSC and P
It is possible to generate an AL type composite video signal and to superimpose it onto an external composite video signal. The composite video signal has character level (LECHA), external composite video input (CV I N), and blanking level (LEBK).
), background carrier color signal input (R8IN), color burst input (CBIN), and sync chip level are switched and synthesized using an analog switch and output from the CVIDEO terminal 17a.

上記構成において、第6図1dlに示すフォント1aの
”L pt及び第6図(blに示すフォント1bの”E
”と、第6図(C)に示すフォント2の”−”(アンダ
ーライン)とが表示キャラクタメモリ8に記憶されてお
り、上記表示制御レジスタ6及びタイミングジェネレー
タ2で制御された表示データメモリ7を2回アクセスし
、上記表示キャラクタメモリ8に記憶されたフォント1
aとフォント2及びフォント1bとフォント2を各々2
回読み出す。そして、図示しない合成手段により上記フ
ォント1,2の論理和をとってラッチし、第6図1dl
に示すアンダーラインがついた文字列”LP”のフォン
ト3を構成して出力することにより、アンダーラインつ
きの文字列を表示することができる。
In the above configuration, the "L pt" of the font 1a shown in FIG. 6 (1dl) and the "E" of the font 1b shown in FIG.
” and “-” (underline) of font 2 shown in FIG. 6(C) are stored in display character memory 8, and display data memory 7 controlled by display control register 6 and timing generator 2 is accessed twice and the font 1 stored in the display character memory 8 is
a and font 2 and font 1b and font 2 each 2
Read times. Then, the fonts 1 and 2 are logically summed by a synthesis means (not shown) and latched, as shown in FIG. 6, 1dl.
The underlined character string can be displayed by configuring and outputting the font 3 of the underlined character string "LP" shown in FIG.

[発明が解決しようとする課題] 従来の画面表示装置は以上のように構成されており、T
Vの走査(以下、スキャンという)に合わせて表示制御
回路13より文字出力をTVブラウン管などに出力しな
ければならないため、表示キャラクタメモリ8からの読
み出しは、上記スキャンに合わせてリアルタイムなアク
セス、つまり高速性が要求される。しかし上記方法では
、表示キャラクタメモリ8を2度又はそれ以上の回数を
スキャンに合わせてアクセスしてリアルタイム処理する
のは非常に困難であるという問題点があった。
[Problem to be solved by the invention] The conventional screen display device is configured as described above, and T
Since character output must be output from the display control circuit 13 to a TV cathode ray tube or the like in accordance with the scanning of V (hereinafter referred to as scanning), reading from the display character memory 8 is performed by real-time access in accordance with the above-mentioned scanning. High speed is required. However, the above method has a problem in that it is very difficult to perform real-time processing by accessing the display character memory 8 twice or more times in conjunction with scanning.

そこで、表示キャラクタメモリ8を第5図に示すように
、第1表示キャラクタメモリ8aと第2表示キャラクタ
メモリ8bとから構成し、かっこの第1.第2表示キャ
ラクタメモリ8a、8bの出力を合成する合成回路80
を設ける。上記第1゜第2表示キャラクタメモリ8a、
8bをアドレス制御回路5によって同時にアクセスして
、第1表示キャラクタメモリ8aからフォント1aの”
L″、第2表示キャラクタメモリ8bからフォント2の
−”を読み出し、また第1表示キャラクタメモリ8aか
らフォント1bの′E”、第2表示キャラクタメモリ8
bからフォント2の”−”を読み出し、これを合成回路
80で合成してアンダーラインつきの文字列″″U″′
−を得ることができるが、合成出力を得るために表示キ
ャラクタメモリ8を複数個具備することや合成回路80
を設けることは回路構成上無駄が大きく効果的ではない
、更に、上記表示キャラクタメモリ8にアンダーライン
つきのフォントをそれぞれのフォント毎に内蔵すること
は、キャラクタが増えて極めて非効率的であるなどの問
題点があった。
Therefore, as shown in FIG. 5, the display character memory 8 is composed of a first display character memory 8a and a second display character memory 8b. A synthesis circuit 80 that synthesizes the outputs of the second display character memories 8a and 8b
will be established. the first and second display character memory 8a;
8b is simultaneously accessed by the address control circuit 5, and the "" of font 1a is accessed from the first display character memory 8a.
L'', ``-'' of font 2 is read from the second display character memory 8b, and 'E'' of font 1b is read from the first display character memory 8a, second display character memory 8.
The "-" of font 2 is read from b and synthesized by the synthesis circuit 80 to create an underlined character string ``''U'''
-, however, in order to obtain a composite output, it is necessary to provide a plurality of display character memories 8 and to obtain a composite output.
Providing a font with an underline for each font in the display character memory 8 would be extremely inefficient due to the increase in the number of characters. There was a problem.

この発明は上記のような問題点を解消するためになされ
たもので、1回のアクセスでアンダーラインつきのフォ
ント出力を得ることができ、かつ合成回路80と表示キ
ャラクタメモリ8を複数個具備することや上記表示キャ
ラクタメモリ8にアンダーラインつきのフォントを記憶
することなく、アンダーラインつきの文字列が出力でき
る画面表示装置を得ることを目的とする。
This invention has been made to solve the above-mentioned problems, and it is possible to obtain a font output with an underline in one access, and it is provided with a plurality of synthesis circuits 80 and display character memories 8. To provide a screen display device capable of outputting an underlined character string without storing an underlined font in the display character memory 8.

[課題を解決するための手段] この発明に係る画面表示装置において、表示内容を表示
すべき文字、パターン等を記憶する表示キャラクタメモ
リは、文字やパターンなどのキャラクタのフォントを記
憶するキャラクタメモリと、このキャラクタメモリの各
ドツト出力ライン上にアンダーラインフォントのドツト
出力が対応するように設けられたアンダーラインメモリ
とから構成され、かつ表示すべき内容に対するデータや
アドレスをアクセスする表示制御レジスタは、上記キャ
ラクタメモリをアクセスするキャラクタ用レジスタと、
上記キャラクタメモリとアンダーラインメモリとを同時
にアクセスするように指示するアンダーライン表示用レ
ジスタとを有するものである。
[Means for Solving the Problems] In the screen display device according to the present invention, a display character memory that stores characters, patterns, etc. to display display contents is a character memory that stores fonts of characters such as characters and patterns. , and an underline memory provided so that dot outputs of the underline font correspond to each dot output line of this character memory, and a display control register that accesses data and addresses for the content to be displayed. a character register for accessing the character memory;
It has an underline display register for instructing simultaneous access to the character memory and underline memory.

[作用] この発明における画面表示装置は、文字やパタニンなど
のキャラクタのフォントを記憶するキャラクタメモリの
各ドツト出力ライン上にアンダーラインフォントのドツ
ト出力が対応するように設けられたアンダーラインメモ
リとから構成した表示キャラクタメモリをアンダーライ
ン表示用レジスタにより、上記キャラクタメモリと同時
にアクセスするように指示して、各フォントのドツト出
力と同時にアンダーラインのドツトを出力し、1回のア
クセスでアンダーラインつきの文字列を得る。
[Function] The screen display device according to the present invention has an underline memory provided so that dot output of an underline font corresponds to each dot output line of a character memory that stores fonts of characters such as letters and patterns. The underline display register instructs the configured display character memory to be accessed at the same time as the above character memory, outputs underline dots at the same time as dots for each font, and outputs underlined characters in one access. Get columns.

[実施例] 以下、この発明の一実施例を第1図乃至第2図を用いて
説明する。なお、第3図乃至第6図と同じものは同一の
符号を用いて説明を省略する。図において、18は各内
部ビデオ信号を発生するビデオ信号発生回路、19は各
種信号をポート出力端子19a〜19fから出力するポ
ート出力制御回路である。また、表示キャラクタメモリ
8を、第2図に示すように各文字やキャラクタ等のフォ
ントが記憶されたキャラクタメモリ81と、このキャラ
クタメモリ81と並列にアンダーラインメモリ82とを
設ける。すなわち、キャラクタメモリ81の各ドツト出
力ライン81.〜81n上にアンダーラインのドツト出
力82.〜82nを設けておき、各出力行L I NE
 1〜12ごとに出力する。また、表示制御レジスタ6
は、文字やパターン等のキャラクタを表示させるための
キャラクタ表示レジスタ6bと、アンダーライン表示の
ためのアンダーライン表示用レジスタ6aとを有してお
り、データ制御回路4及びアドレス制御回路5を介して
出力される入力制御回路3からのアンダーライン表示信
号によって上記アンダーライン表示用レジスタ6aを制
御して表示用データメモリ7にアンダーライン表示の信
号を出力する。
[Embodiment] An embodiment of the present invention will be described below with reference to FIGS. 1 and 2. Components that are the same as those in FIGS. 3 to 6 are designated by the same reference numerals, and the description thereof will be omitted. In the figure, 18 is a video signal generation circuit that generates each internal video signal, and 19 is a port output control circuit that outputs various signals from port output terminals 19a to 19f. Further, as shown in FIG. 2, the display character memory 8 is provided with a character memory 81 in which fonts of each character and characters are stored, and an underline memory 82 in parallel with this character memory 81. That is, each dot output line 81 . - Underlined dot output 82. on 81n. ~82n is provided, and each output line L I NE
Output every 1 to 12. In addition, display control register 6
has a character display register 6b for displaying characters such as letters and patterns, and an underline display register 6a for displaying an underline. The underline display register 6a is controlled by the underline display signal outputted from the input control circuit 3, and an underline display signal is output to the display data memory 7.

次に動作について説明する。入力制御回路3からのアン
ダーライン表示信号によりアンダーライン表示用レジス
タ6aを制御してアンダーライン表示を行なうものとす
る。表示制御レジスタ6が文字をアクセスすると同時に
上記アンダーライン表示用レジスタ6aにより、表示用
データメモリ7を介して表示キャラクタメモリ8のアン
ダーラインメモリ82をアクセスする。例えば第6図(
alのフォント1aのL”をアクセスするときに第6図
(C1のアンダーラインのフォント2の” ″をアクセ
スする。また、第6図(blのフォント1bのHEI#
をアクセスするときにフォント2の”−”をアクセスす
る。このアクセスされたフォント1aのIF L”及び
フォント1bの”E″とフォント217 11とは表示
キャラクタメモリ8内において同一ドツト出力ライン8
1.〜81nから出力され、第6図(dlに示すアンダ
ーラインつきの文字列” L旦”を出力する。この表示
キャラクタメモリ8からの出力によりシフトレジスタ1
4及び表示制御回路13などを介して表示装置上にアン
ダーライνつきの文字列を表示することができる。
Next, the operation will be explained. It is assumed that an underline display signal from the input control circuit 3 controls the underline display register 6a to display an underline. At the same time as the display control register 6 accesses a character, the underline display register 6a accesses the underline memory 82 of the display character memory 8 via the display data memory 7. For example, Figure 6 (
When accessing "L" of font 1a of font 1a in Figure 6 (C1), access "" of font 2 of underline font 2 of
When accessing font 2, access "-" of font 2. The accessed font 1a's IFL", font 1b's "E" and font 21711 are on the same dot output line 8 in the display character memory 8.
1. ~81n, and outputs the underlined character string "Ldan" shown in FIG.
4 and the display control circuit 13, a character string with an underline ν can be displayed on the display device.

[発明の効果] 以上のように、この発明によれば画面表示装置を1文字
やパターンなどのキャラクタのフォントを記憶するキャ
ラクタメモリと、このキャラクタメモリの各ドツト出力
ライン上にアンダーラインフォントのドツト出力が対応
するように設けられたアンダーラインメモリとから構成
した表示キャラクタメモリと、上記キャラクタメモリを
アクセスするキャラクタ用レジスタと、上記キャラクタ
メモリとアンダーラインメモリとを同時にアクセスする
ように指示するアンダーライン表示用レジスタとを有す
る表示制御レジスタとにより、複数の表示キャラクタメ
モリやアンダーラインつきフォントを記憶する表示キャ
ラクタメモリを具備せずに、1回のアクセスでアンダー
ラインつきのフォントを出力できるので、アンダーライ
ンつきのフォントのアクセスの高速化が図れ、かつ回路
構成上効果的となる。
[Effects of the Invention] As described above, according to the present invention, a screen display device includes a character memory that stores a font of a character such as a character or a pattern, and a dot of an underline font on each dot output line of this character memory. A display character memory consisting of an underline memory provided so that outputs correspond to each other, a character register for accessing the character memory, and an underline for instructing simultaneous access to the character memory and the underline memory. By using a display control register having a display register and a display control register, it is possible to output an underlined font in one access without having to provide multiple display character memories or a display character memory that stores underlined fonts. This makes it possible to speed up access to the attached font, and is effective in terms of circuit configuration.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例である画面表示装置の構成
図、第2図は1表示キャラクタメモリの詳細な回路図、
第3図及び第5図は従来の画面表示装置のブロック図及
び部分ブロック図、第4図は表示キャラクタの構成を示
すブロック図、第6図(at〜fdlは各フォントを示
す図である。 1・・・表示用発振回路、2・・・タイミングジェネレ
ータ、3・・・入力制御回路、4・・・データ制御回路
。 5・・・アドレス制御回路、6・・・表示制御レジスタ
、6a・・・アンダーライン表示用レジスタ、6b・・
・キャラクタ表示レジスタ、7・・・表示用データメモ
リ、8・・・表示キャラクタメモリ、9・・・同期信号
切換回路、11・・・表示位置検出回路、13・・・表
示制御回路、17・・・ビデオミキサー、18・・・ビ
デオ信号発生回路、19・・・ポート出力制御回路、8
1・・・キャラクタメモリ、82・・・アンダーライン
メモリ。 第4図
FIG. 1 is a block diagram of a screen display device according to an embodiment of the present invention, FIG. 2 is a detailed circuit diagram of a single display character memory,
3 and 5 are block diagrams and partial block diagrams of conventional screen display devices, FIG. 4 is a block diagram showing the configuration of display characters, and FIG. 6 (at to fdl are diagrams showing each font. DESCRIPTION OF SYMBOLS 1... Display oscillation circuit, 2... Timing generator, 3... Input control circuit, 4... Data control circuit. 5... Address control circuit, 6... Display control register, 6a.・・Underline display register, 6b・・
・Character display register, 7... Display data memory, 8... Display character memory, 9... Synchronization signal switching circuit, 11... Display position detection circuit, 13... Display control circuit, 17. ...Video mixer, 18...Video signal generation circuit, 19...Port output control circuit, 8
1...Character memory, 82...Underline memory. Figure 4

Claims (1)

【特許請求の範囲】 ブラウン管などの表示装置に文字やパターン等を表示さ
せる画面表示装置において、 各種のタイミングの基準となる信号を発生する発振回路
と、上記発振回路の発振信号に基づいて各種のタイミン
グ信号を発生するタイミングジェネレータと、マイクロ
コンピュータ等の外付制御回路からの制御信号を受け入
れて処理する入力制御回路と、上記表示装置に写し出す
映像信号の同期信号を入力する同期信号切換回路と、こ
の同期信号をカウントして上記表示装置の表示位置を検
出する表示位置検出回路と、上記入力制御回路により処
理され上記表示装置に表示されるべき文字、パターンの
コードやブリンキング情報等の制御データを記憶する表
示用データメモリと、上記表示内容として表示される文
字の字体フォントを記憶する表示キャラクタメモリと、
上記表示位置検出回路からの位置検出信号により表示装
置の所定の位置に表示内容を表示すべく所定の表示信号
を上記映像信号にミキシングするビデオミキサーと、上
記外付制御回路から上記入力制御回路に入力されるデー
タを保持する表示制御レジスタとを備え、上記表示キャ
ラクタメモリは、文字やパターンなどのキャラクタの字
体フォントを記憶するキャラクタメモリと、このキャラ
クタメモリの各ドット出力ライン上にアンダーラインフ
ォントのドット出力が対応するように設けられたアンダ
ーラインメモリとから構成され、かつ上記表示制御レジ
スタは、上記キャラクタメモリをアクセスするキャラク
タ用レジスタと、上記キャラクタメモリとアンダーライ
ンメモリとを同時にアクセスするように指示するアンダ
ーライン表示用レジスタとを有することを特徴とする画
面表示装置。
[Claims] In a screen display device that displays characters, patterns, etc. on a display device such as a cathode ray tube, there is provided an oscillation circuit that generates signals that serve as a reference for various timings, and a system that generates various signals based on the oscillation signals of the oscillation circuit. a timing generator that generates a timing signal; an input control circuit that receives and processes a control signal from an external control circuit such as a microcomputer; and a synchronization signal switching circuit that inputs a synchronization signal for a video signal to be displayed on the display device; A display position detection circuit that counts this synchronization signal to detect the display position of the display device, and control data such as characters, pattern codes, blinking information, etc. that are processed by the input control circuit and are to be displayed on the display device. a display data memory for storing the above display contents; a display character memory for storing the font of the characters displayed as the display contents;
A video mixer that mixes a predetermined display signal with the video signal in order to display display contents at a predetermined position of the display device using a position detection signal from the display position detection circuit; The display character memory includes a display control register that holds input data, and a character memory that stores the font of characters such as letters and patterns, and an underline font on each dot output line of this character memory. and an underline memory provided so that dot outputs correspond to each other, and the display control register is configured to simultaneously access a character register for accessing the character memory and the character memory and the underline memory. 1. A screen display device comprising: an underline display register for instructing.
JP1047518A 1989-02-27 1989-02-27 Screen display device Pending JPH02224584A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1047518A JPH02224584A (en) 1989-02-27 1989-02-27 Screen display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1047518A JPH02224584A (en) 1989-02-27 1989-02-27 Screen display device

Publications (1)

Publication Number Publication Date
JPH02224584A true JPH02224584A (en) 1990-09-06

Family

ID=12777331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1047518A Pending JPH02224584A (en) 1989-02-27 1989-02-27 Screen display device

Country Status (1)

Country Link
JP (1) JPH02224584A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6150470A (en) * 1984-08-18 1986-03-12 Sharp Corp Program reserving device of television receiver
JPS61254983A (en) * 1985-05-07 1986-11-12 株式会社ピーエフユー Display character attribute control system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6150470A (en) * 1984-08-18 1986-03-12 Sharp Corp Program reserving device of television receiver
JPS61254983A (en) * 1985-05-07 1986-11-12 株式会社ピーエフユー Display character attribute control system

Similar Documents

Publication Publication Date Title
EP0103982B1 (en) Display control device
KR920004118B1 (en) Teletext receiver
US5969727A (en) Method and system for displaying static and moving images on a display device
EP0400990B1 (en) Apparatus for superimposing character patterns in accordance with dot-matrix on video signals
JPH02224584A (en) Screen display device
JPH02202182A (en) Screen display device
JP2502357B2 (en) Screen display
JP2502358B2 (en) Screen display
JPH02224575A (en) Screen display device
JP3536373B2 (en) Video display device
JP2781924B2 (en) Superimpose device
JPH02224585A (en) Screen display device
JPH02202181A (en) Screen display device
KR970002657B1 (en) How to Display Printing Progress
KR940010238B1 (en) Apparatus for displaying multi-osds for tv receiver
JPS59214085A (en) Signal converter
KR19990011803A (en) LCD monitor display
KR100207453B1 (en) On-screen display device that overlays OSD text
JPH02224581A (en) Screen display device
JPH0767048A (en) Display controller
JPH02224583A (en) Screen display device
KR950007608B1 (en) OS Processing Unit using RAM
JPH02224589A (en) Screen display device
JPH02224576A (en) Screen display device
JPH05158465A (en) Graphic display method in crt device