[go: up one dir, main page]

JPH02224346A - Formation of thin film transistor - Google Patents

Formation of thin film transistor

Info

Publication number
JPH02224346A
JPH02224346A JP4606789A JP4606789A JPH02224346A JP H02224346 A JPH02224346 A JP H02224346A JP 4606789 A JP4606789 A JP 4606789A JP 4606789 A JP4606789 A JP 4606789A JP H02224346 A JPH02224346 A JP H02224346A
Authority
JP
Japan
Prior art keywords
thin film
semiconductor layer
single crystal
crystal semiconductor
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4606789A
Other languages
Japanese (ja)
Other versions
JP2979227B2 (en
Inventor
Mitsufumi Kodama
光文 小玉
Mikio Kanehana
金花 美樹雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP1046067A priority Critical patent/JP2979227B2/en
Publication of JPH02224346A publication Critical patent/JPH02224346A/en
Application granted granted Critical
Publication of JP2979227B2 publication Critical patent/JP2979227B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PURPOSE:To form a TFT, which operates at high speed, without applying a complicated process and with good reproducibility by a method wherein a low-resistance unsingle crystal semiconductor layer is cut using a laser beam and an optical system for narrowing a laser beam is used for forming source and drain regions. CONSTITUTION:In case a plurality of pieces of thin film transistor elements are formed in an alignment on a substrate, a low-resistance unsingle crystal semiconductor layer having an N-type or P-type conductivity type is out by irradiating a laser beam to form source and drain regions. Moreover, a laser beam is selectively applied to enhance the crystallization of a part, which is irradiated with the laser beam, of a high-resistance unsingle crystal semiconductor layer to contrive so that the part becomes a channel part of a plurality of pieces of the thin film transistor elements. Thereby, a reduction of a channel length can be made possible.

Description

【発明の詳細な説明】 「産業上の利用分野1 本発明は非単結晶半導体薄膜を用いた薄膜トランジスタ
(以下にTPTともいう)及びその製造方法に関するも
のであり、特に液晶デイスプレー。
DETAILED DESCRIPTION OF THE INVENTION INDUSTRIAL APPLICATION FIELD 1 The present invention relates to a thin film transistor (hereinafter also referred to as TPT) using a non-single crystal semiconductor thin film and a method for manufacturing the same, and in particular to a liquid crystal display.

イメージセンサ−等に適用可能な高速応答性を持つ薄膜
トランジスタに関する。
The present invention relates to a thin film transistor with high-speed response that can be applied to image sensors and the like.

r従来の技術1 最近、化学的気相法等によって、作製された非単結晶半
導体薄膜を利用した薄膜トランジスタが注目されている
rPrior Art 1 Recently, thin film transistors using non-single crystal semiconductor thin films produced by chemical vapor deposition or the like have been attracting attention.

この薄膜トランジスタは、絶縁性基板上に前述の如く化
学的気相法等を用いて形成されるので、その作製雰囲気
温度が最高で450℃程度と低温で形成でき、安価なソ
ーダガラス、ホウケイ酸ガラス等を基板として用いるこ
とができる。
Since this thin film transistor is formed on an insulating substrate using a chemical vapor phase method as mentioned above, it can be formed at a low atmosphere temperature of about 450°C at maximum, and it can be formed using inexpensive soda glass or borosilicate glass. etc. can be used as a substrate.

この薄膜トランジスタは電界効果型であり、いわゆるM
O5Ff!Tと同様の機能を有しているが、前述の如く
安価な絶縁性基板上に低温で形成でき、さらにその作製
する最大面積は薄膜半導体を形成する装置の寸法にのみ
限定されるもので、容易に大面積基板上にトランジスタ
を作製できるという利点を持っていた。このため多量の
画素を持つマトリクス構造の液晶デイスプレーのスイッ
チング素子や一次元又は二次元のイメージセンサ等のス
イッチング素子として極めて有望である。
This thin film transistor is a field effect type, so-called M
O5Ff! It has the same function as T, but as mentioned above, it can be formed at low temperature on an inexpensive insulating substrate, and the maximum area that can be formed is limited only by the dimensions of the device that forms the thin film semiconductor. It had the advantage that transistors could be easily fabricated on large-area substrates. Therefore, it is extremely promising as a switching element for matrix-structured liquid crystal displays having a large number of pixels, one-dimensional or two-dimensional image sensors, and the like.

また、この薄膜トランジスタを作製するにはすでに確立
された技術であるフォトリソグラフィーが応用可能で、
いわゆる微細加工が可能であり、IC等と同様に集積化
を図ることも可能であった。
In addition, photolithography, which is an already established technology, can be applied to fabricate this thin film transistor.
So-called microfabrication was possible, and it was also possible to integrate it like ICs and the like.

この従来より知られたTPTの代表的な構造を第2図に
概略的に示す。
A typical structure of this conventionally known TPT is schematically shown in FIG.

(20)はガラスよりなる絶縁性基板であり、(21)
は非単結晶半導体よりなる薄膜半導体、(22)、(2
3)はソースドレイン領域で、(24)、(25)はソ
ースドレイン電極、(26)はゲート絶縁膜で(27)
はゲート電極であります。
(20) is an insulating substrate made of glass, (21)
are thin film semiconductors made of non-single crystal semiconductors, (22), (2
3) is the source/drain region, (24) and (25) are the source/drain electrodes, (26) is the gate insulating film, and (27)
is the gate electrode.

このように構成された薄膜トランジスタはゲート電極(
27)に電圧を加えることにより、ソースドレイン(2
2)、(23)間に流れる電流を調整するものでありま
す。
A thin film transistor configured in this way has a gate electrode (
By applying a voltage to source-drain (27),
It adjusts the current flowing between 2) and (23).

この時、この薄膜トランジスタの応答速度は次式で与え
られる。
At this time, the response speed of this thin film transistor is given by the following equation.

S=β・V/L” ここでLはチャネル長、μはキャリアの移動度。S=β・V/L" Here, L is the channel length and μ is the carrier mobility.

■はゲート電圧。■ is the gate voltage.

この薄膜トランジスタに用いられる非単結晶半導体層は
半導体層中に多量の結晶粒界等を含んでおり、これらが
原因で単結晶の半導体に比べてキャリアの移動度が非常
に小さく上式より判るようにトランジスタの応答速度が
非常に遅いという問題が発生していた。特にアモルファ
スシリコン半導体を用いた時その移動度はだいたい0.
1〜1 (cta”/V −Sec )程度で、はとん
どTPTとして動作しない程度のものであった。
The non-single-crystal semiconductor layer used in this thin-film transistor contains a large number of crystal grain boundaries, etc., and due to these, the carrier mobility is extremely small compared to a single-crystal semiconductor, as can be seen from the above equation. There was a problem that the response speed of the transistor was extremely slow. In particular, when an amorphous silicon semiconductor is used, its mobility is approximately 0.
It was about 1 to 1 (cta''/V-Sec), which was such that it could hardly function as a TPT.

このような問題を解決するには上式より明らかなように
チャネル長を短(することと、キャリアの移動度を大き
くすることが知られ、種々の改良が行われている。
It is known that in order to solve such problems, as is clear from the above equation, it is necessary to shorten the channel length and increase carrier mobility, and various improvements have been made.

特にチャネル長りを短くすると、その2乗で応答速度に
影響するので非常に有効な手段である。
In particular, if the channel length is shortened, the response speed will be affected by the square of the length, so this is a very effective means.

しかしながらTPTの特徴である大面積基板上に素子を
形成する場合、フォトリソグラフィー技術を用いて、ソ
ースドレイン間の間隔(だいたいのチャネル長に対応す
る)を10μm以下にすることは、その加工精度1歩留
まり、生産コスト等の面から明らかに困難であり、TP
Tのチャネル長を短くする手段として、フォトリソグラ
フィー技術を使用しない手段が求められている。
However, when forming an element on a large-area substrate, which is a feature of TPT, using photolithography technology to reduce the distance between the source and drain (corresponding to the approximate channel length) to 10 μm or less requires processing accuracy of 1. It is clearly difficult in terms of yield, production cost, etc., and TP
As a means for shortening the channel length of T, a means that does not use photolithography technology is required.

その一つの答えとして、第3図に示すように縦チャネ、
ル構造のTPTが提案されている。これは基板上にソー
ス(30)活性領域(31)ドレイン(32)よりなる
非単結晶半導体層を積層したのち、ゲート絶縁膜(33
)を形成しその上にゲート電極(34)を有するもので
ある。
One answer to this question is the vertical channel, as shown in Figure 3.
A TPT with a double structure has been proposed. This is done by laminating a non-single crystal semiconductor layer consisting of a source (30), an active region (31), and a drain (32) on a substrate, and then a gate insulating film (33).
) and has a gate electrode (34) thereon.

この構造の場合、そのチャネル長はほぼ活性領域(31
)の厚みに対応し、活性領域の厚みを調節することによ
り容易にチャネル長を可変できるものであった。
In this structure, the channel length is approximately equal to the active region (31
), the channel length could be easily varied by adjusting the thickness of the active region.

しかしながら、この構造のTPTは非単結晶半導体層を
複数層積層するので、ソースドレイン間の電流が流れる
方向に多数の界面を有していることになり、良好なTP
T特性が得られない。また、電流の流れる方向の断面積
が大きいのでオフ電流が増大するという問題が発生し、
縦型TPTは本質的な問題解決とはなっていない。
However, since TPT with this structure has multiple non-single-crystal semiconductor layers stacked, it has many interfaces in the direction in which current flows between the source and drain, resulting in a good TPT.
T characteristics cannot be obtained. In addition, since the cross-sectional area in the direction of current flow is large, there is a problem that the off-state current increases.
Vertical TPT does not essentially solve the problem.

一方、移動度を向上させることは、従来より種々の方法
によって行われていた。代表的には、非単結晶半導体を
アニールして、単結晶化又は多結晶のグレインサイズを
大きくすることが行われていた。
On the other hand, various methods have been used to improve mobility. Typically, non-single crystal semiconductors are annealed to increase the grain size of single crystals or polycrystals.

これら従来例では、高温下でアニールするために、高価
な耐熱性基板を使用しなければならなかったり、基板上
全面の半導体層を単結晶化又は多結晶化するため、処理
時間が長くなるという問題が発生していた。
In these conventional methods, an expensive heat-resistant substrate must be used because the annealing is carried out at high temperatures, and the processing time becomes longer because the semiconductor layer on the entire surface of the substrate is made into single crystal or polycrystal. A problem was occurring.

r発明の目的」 本発明は、前述の如き問題を解決するものであり、従来
より知られたTPTに比べて、高速で動作するTPTを
複雑な工程がなく、再現性よく作製する方法を提供する
ことをその目的とするものであります。
Object of the Invention The present invention solves the above-mentioned problems, and provides a method for manufacturing a TPT that operates at higher speed than conventionally known TPTs without complicated processes and with good reproducibility. Its purpose is to.

r発明の構成」 上記目的を達成するために本発明は、基板上に薄膜トラ
ンジスタ素子を整列して複数個形成する場合において、
レーザーを照射することにより、N又はP型の導電型を
有する低抵抗の非単結晶半導体を切断し、ソース、ドレ
イン領域を作製する工程と、選択的にレーザー光を照射
して、前記高抵抗の非単結晶半導体層の、レーザー光が
照射された部分の結晶化を助長せしめ、その部分が複数
個の薄膜トランジスタのチャネル部になるように作製す
ることを特徴とする。
rStructure of the Invention In order to achieve the above object, the present invention provides the following features when a plurality of thin film transistor elements are arranged and formed on a substrate.
A process of cutting a low-resistance non-single-crystal semiconductor having an N or P-type conductivity by irradiating a laser to produce a source and drain region; The method is characterized by promoting crystallization of a portion of the non-single-crystal semiconductor layer irradiated with laser light, and manufacturing the non-single crystal semiconductor layer so that the portion becomes the channel portion of a plurality of thin film transistors.

本発明では、レーザー光を用いて低抵抗の非単結晶半導
体を切断し、ソース、ドレイン領域を作製するために、
レーザー光を絞るための光学系を用いることにより、ソ
ース、ドレイン領域の間隔(はぼチャネル長に相当する
。)を数μm程度にすることが可能であり、従来のフォ
トリソグラフィー法では困難であったチャネル長の短縮
を可能にすることができる。
In the present invention, in order to cut a low-resistance non-single crystal semiconductor using laser light to create source and drain regions,
By using an optical system to focus the laser beam, it is possible to reduce the distance between the source and drain regions (corresponding to the channel length) to about several micrometers, which is difficult to achieve with conventional photolithography methods. This makes it possible to shorten the channel length.

また、レーザー光照射により高抵抗の非単結晶半導体層
の結晶化を助長するため、TPTのキャリア移動度を増
大させ、前に述べた応答速度を増大せしめ、その結果従
来適用できなかった液晶デイスプレー、イメージセンサ
−等に非単結晶半導体を用いた薄膜トランジスタ素子を
適用可能ならしめるものである。
In addition, laser light irradiation promotes crystallization of the high-resistance non-single crystal semiconductor layer, increasing the carrier mobility of TPT and increasing the response speed mentioned above. This makes it possible to apply thin film transistor elements using non-single crystal semiconductors to sprays, image sensors, and the like.

さらに本発明においては、基板上の整列した複数の部分
に直線状或いはドツト状にレーザー光を照射するため、
従来の方法に比較して、直線状に照射する場合には直線
部分の結晶化の促進或いは非単結晶半導体の切断を同時
に行うことができ、非単結晶半導体薄膜の複数の部分の
結晶化、非単結晶半導体の切断を短時間で行うことがで
きる。
Furthermore, in the present invention, in order to irradiate a plurality of aligned portions on the substrate with laser light in a straight line or dot shape,
Compared to conventional methods, when irradiating in a straight line, it is possible to promote crystallization of a straight part or cut a non-single crystal semiconductor at the same time, and it is possible to crystallize multiple parts of a non-single crystal semiconductor thin film, Non-single crystal semiconductors can be cut in a short time.

またドツト状に照射する場合においても1ケ所に照射し
た後の基板の移動のためのプログラムが、整列した部分
への照射のために簡単であるうえ、工程上も、非単結晶
半導体薄膜の複数の部分の結晶化、非単結晶半導体の切
断を短時間で行うことができる。
Furthermore, even in the case of dot-shaped irradiation, the program for moving the substrate after irradiating one spot is simple because it irradiates aligned parts, and in terms of the process, multiple non-single-crystal semiconductor thin films can be irradiated. It is possible to crystallize the part and cut the non-single crystal semiconductor in a short time.

さらに本発明においては、エツチングの際も、レーザー
光を照射した部分は照射しない部分に比較してエツチン
グ、都にくいため、エツチング時の歩留りが上昇し、コ
ストダウンにもなり得る。
Furthermore, in the present invention, during etching, the portions irradiated with laser light are less likely to be etched than the portions not irradiated, so the yield during etching can be increased and costs can be reduced.

特に作製しようとする薄膜トランジスタがコプレナー型
、逆スタガード型の場合には、低抵抗の非単結晶半導体
薄膜を切断する工程と、高抵抗の非単結晶半導体薄膜の
結晶化を同時に行うことができ、特に工程に要する時間
を短縮することができる。
In particular, when the thin film transistor to be manufactured is a coplanar type or an inverted staggered type, the process of cutting a low resistance non-single crystal semiconductor thin film and the crystallization of a high resistance non-single crystal semiconductor thin film can be performed at the same time. In particular, the time required for the process can be shortened.

さらに、例えばスタガード型の薄膜トランジスタを作製
する場合には、真空装置内においてN型の非単結晶半導
体膜を作製した後、その真空装置内に基板をセットした
状態で真空装置内にレーザー光を導いてN型の半導体薄
膜を切断してソース、ドレイン領域を作製し、その状態
で高抵抗の(I型)非単結晶半導体薄膜を成膜して、再
びレーザー光を照射することにより■型の半導体層を結
晶化し、その後絶縁膜を作製することができる。つまり
、N型の半導体層の作製から絶縁膜の作製まで基板に手
を触れることなく行うことができる。従って確実にN型
の半導体層の切断した部分と■型の半導体層の結晶化す
る部分とが一致する、つまりチャネル領域のみ結晶化す
ることができる。さらに、■型の半導体薄膜を作製しな
がらレーザー光を照射して結晶化の進んだ半導体薄膜を
作製した場合には、薄膜作製、結晶化と2回にわけて行
われていた工程を1回の工程で行うことができ、工程に
要する時間の短縮が実現できる。そのうえ、前に述べた
複数の箇所の結晶化或いは切断と組み合わせれば、さら
に工程時間の短縮が実現できる。
Furthermore, when manufacturing a staggered thin film transistor, for example, after manufacturing an N-type non-single crystal semiconductor film in a vacuum apparatus, a laser beam is guided into the vacuum apparatus with a substrate set in the vacuum apparatus. The source and drain regions are created by cutting the N-type semiconductor thin film, and in this state, a high-resistance (I-type) non-single-crystal semiconductor thin film is formed, and by irradiating it with laser light again, a ■-type semiconductor thin film is formed. A semiconductor layer can be crystallized, and then an insulating film can be formed. In other words, the steps from forming an N-type semiconductor layer to forming an insulating film can be performed without touching the substrate. Therefore, it is ensured that the cut portion of the N-type semiconductor layer and the crystallized portion of the ■-type semiconductor layer coincide with each other, that is, only the channel region can be crystallized. Furthermore, if a semiconductor thin film with advanced crystallization is produced by irradiating laser light while producing a ■-type semiconductor thin film, the process that used to be performed in two steps, thin film production and crystallization, can be completed in one step. This process can be carried out in several steps, and the time required for the process can be shortened. Moreover, if this is combined with the crystallization or cutting at a plurality of locations as described above, the process time can be further shortened.

以下に実施例により本発明の詳細な説明する。The present invention will be explained in detail below using examples.

r実施例11 本実施例においては、液晶デイスプレィに用いるための
コプレナー型の薄膜トランジスタの作製について示す。
Example 11 In this example, the production of a coplanar thin film transistor for use in a liquid crystal display will be described.

本実施例に対応する薄膜トランジスタの概略的な作製工
程を第1図(a)〜(g)に示す。
FIGS. 1(a) to 1(g) schematically show the manufacturing process of a thin film transistor corresponding to this example.

まず、基板(11)として、通期導電膜としてパターニ
ングされたITO電極(@素電極)  (1B)を有す
る300nm X 300mmのソーダガラスを用い、
この基板(11)上に公知のプラズマCVD法にて高抵
抗半導体層としてI型の非単結晶珪素膜(13)を形成
する。この時の作製条件は以下の通りであった。
First, as a substrate (11), a 300 nm x 300 mm soda glass having an ITO electrode (@element electrode) (1B) patterned as a full-time conductive film was used.
On this substrate (11), an I-type non-single crystal silicon film (13) is formed as a high-resistance semiconductor layer by a known plasma CVD method. The manufacturing conditions at this time were as follows.

基板温度        250°C 反応圧力        0,05TorrRfパワー
(13,56MHz)    150 W使用ガス  
      5iHa 膜厚          6000人 そして同様にプラズマCVD法により低抵抗非単結晶半
導体としてN型の導電型を有する非単結晶珪素膜(12
)を形成する。(第1図(a))この非単結晶珪素膜(
12)の作製条件は非単結晶珪素膜(13)の時とほぼ
同じであるが、使用ガスが5iHn+PHsで膜厚は2
000人とした。
Substrate temperature 250°C Reaction pressure 0.05TorrRf power (13.56MHz) 150W Gas used
5iHa Film thickness: 6,000 people Similarly, a non-single crystal silicon film (12
) to form. (Figure 1(a)) This non-single crystal silicon film (
The manufacturing conditions for 12) were almost the same as for the non-single crystal silicon film (13), except that the gas used was 5iHn+PHs and the film thickness was 2.
000 people.

このN型の非単結晶珪素膜(12)は、その形成時にH
2ガスを多量に導入し、Rfパワーを高くして、微結晶
化して電気抵抗を下げたものを使用しても良い。
This N-type non-single crystal silicon film (12) is formed by H
It is also possible to introduce a large amount of two gases, increase the Rf power, microcrystallize the material, and lower the electrical resistance.

次に、公知のフォトリソグラフィー技術を用いて、この
非単結晶珪素膜(12)、(13)をソース、ドレイン
’pUjAの所定の外形パターンにマスキングを行い、
CF4ガスを用いてドライエツチングを行い、第1図(
b)の状態を得た。
Next, using a known photolithography technique, the non-single crystal silicon films (12) and (13) are masked into a predetermined external pattern of the source and drain 'pUjA.
Dry etching was performed using CF4 gas, as shown in Figure 1 (
The state b) was obtained.

次に、公知のスパッタリング法を用いてモリブデン薄膜
を成膜し、エツチングしてソース、ドレイン電極(50
)、(51)を作製した。(第1図(C)) 次に、この非単結晶珪素膜(12)に対し、長さ300
mm巾2.5μmの細長い長方形の照射断面となるよう
に、光学系によって集光された波長248.7nmのエ
キシマレーザ−光(15)を第1図(d)に示す様に照
射し、非単結晶珪素膜(12)を切断し、続けて高抵抗
の非単結晶珪素膜(13)のレーザー光を照射した部分
の結晶度を増大せしめた。ここで注意しなければいけな
いことは、非単結晶珪素膜(13)を切断しないように
レーザー光のエネルギーを調節することである。
Next, a molybdenum thin film is formed using a known sputtering method, and etched to form source and drain electrodes (50 mm).
) and (51) were prepared. (FIG. 1(C)) Next, the non-single crystal silicon film (12) is
Excimer laser light (15) with a wavelength of 248.7 nm focused by an optical system is irradiated as shown in Fig. 1(d) so that the irradiation cross section is a long rectangle with a width of 2.5 μm. The single crystal silicon film (12) was cut, and then the crystallinity of the portion of the high resistance non-single crystal silicon film (13) irradiated with laser light was increased. What must be noted here is adjusting the energy of the laser beam so as not to cut the non-single crystal silicon film (13).

普通、レーザー光は中心部が強く、端のほうは弱くなっ
ていて、強度において、ガウス分布を呈する。従って、
この光の状態のまま照射すると光の中心部のみ結晶化が
進んでしまうので、本実施例においては、光学系を用い
て、光の強度を均一にして照射を行った。
Normally, laser light is strong at the center and weak at the edges, exhibiting a Gaussian intensity distribution. Therefore,
If the light is irradiated in this state, crystallization will proceed only in the center of the light, so in this example, an optical system was used to uniformize the intensity of the light and perform the irradiation.

そして第1図(e)の状態を得た。ただし、第1図(e
)においては直線状にレーザー光を照射して、結晶度の
増大した部分のみを示す。
Then, the state shown in FIG. 1(e) was obtained. However, in Figure 1 (e
), laser light is irradiated in a straight line to show only the areas with increased crystallinity.

本実施例においてのレーザー光の照射条件は最初パワー
密度IJ/cm”、パルス巾15 p secで、3パ
ルス照射し、続けてパワー密度0.3J/cm”、パル
ス巾12μsecで、2パルス照射した。
The laser beam irradiation conditions in this example were: first, 3 pulses were irradiated with a power density of IJ/cm" and a pulse width of 15 p sec, followed by 2 pulses of irradiation with a power density of 0.3 J/cm" and a pulse width of 12 μsec. did.

本実施例の場合、最初の3パルスは低抵抗の非単結晶珪
素膜を切断するために、後の2パルスは高抵抗の非単結
晶珪素膜を結晶化させるために照射した。この照射回数
及びレーザーの条件は被加工物によって異なり本実施例
の場合は予備実験を行って前述の条件を出してその条件
を用いた。
In the case of this example, the first three pulses were used to cut the low-resistance non-single crystal silicon film, and the latter two pulses were used to crystallize the high-resistance non-single crystal silicon film. The number of irradiations and laser conditions vary depending on the workpiece, and in this example, preliminary experiments were conducted to determine the conditions described above, and those conditions were used.

次に、プラズマCVD法で窒化珪素膜を100人形成し
、パターニングを行いゲイト絶縁膜(16)とした。
Next, 100 silicon nitride films were formed by plasma CVD and patterned to form a gate insulating film (16).

そして、公知のスパッタリング法にて、モリブデン膜を
成膜し、パターニングを行い、ゲイト電極(17)を形
成し、第1図(f)に示すような、薄膜トランジスタ(
10)を整列して配置した基板を完成させた。(第1図
(g)) そして絶縁膜を形成した後、配向膜塗布工程、スペーサ
ー散布工程、貼り合わせ工程、液晶注入工程を通過して
、液晶セルが完成した。
Then, a molybdenum film is deposited and patterned using a known sputtering method to form a gate electrode (17), and a thin film transistor (
10) was completed. (FIG. 1(g)) After forming the insulating film, the liquid crystal cell was completed through an alignment film coating process, a spacer dispersion process, a bonding process, and a liquid crystal injection process.

以上のようにして、光学系を用いて断面を直線状にした
レーザー光を用いて、複数の薄膜トランジスタに対応す
る低抵抗の非単結晶珪素膜の切断を同時に行うことがで
き、さらに複数の薄膜トランジスタに対応する高抵抗の
非単結晶珪素膜の結晶化の促進を同時に行うことができ
る。そのうえ前記2つの工程の、切断、結晶化を続けて
行うことができるため、ソース、ドレイン領域間つまり
チャネル部のみ結晶化を行うことができ、リーク電流を
非常に少なく押さえることができ、さらに、液晶デイス
プレィに用いるような大型の基板に複数のTPTを整列
して作製する場合に特に短時間で加工ができ、有効であ
る。
As described above, it is possible to simultaneously cut a low-resistance non-single-crystal silicon film corresponding to multiple thin film transistors using a laser beam with a linear cross section using an optical system, and further At the same time, the crystallization of a high-resistance non-single-crystal silicon film corresponding to the above can be promoted. In addition, since the cutting and crystallization of the above two steps can be performed consecutively, crystallization can be performed only between the source and drain regions, that is, the channel region, and leakage current can be suppressed to a very low level. This method is particularly effective in producing a plurality of TPTs aligned on a large substrate such as that used in a liquid crystal display because processing can be performed in a short time.

r実施例2J 本実施例においては、実施例1と同様に本発明を液晶デ
イスプレィの作製時に用いた場合について示す。ただし
、スタガード型の薄膜トランジスタを作製する場合につ
いて述べる。
rExample 2J In this example, similar to Example 1, a case where the present invention is used in manufacturing a liquid crystal display will be described. However, the case where a staggered thin film transistor is manufactured will be described.

まず、実施例1で用いたものと同じ基板上に、実施例1
と同様な方法でモリブデン膜を形成し、パターニングを
行ってソース、ドレイン電極とする。
First, Example 1 was prepared on the same substrate as used in Example 1.
A molybdenum film is formed in the same manner as above and patterned to form source and drain electrodes.

次に、実施例1と同様な方法でN型の導電性を有する非
単結晶半導体薄膜を形成する。
Next, a non-single crystal semiconductor thin film having N-type conductivity is formed in the same manner as in Example 1.

そして、N型の半導体薄膜を作製した真空装置内にレー
ザー光を導き、N型の半導体薄膜を切断する。
Then, a laser beam is guided into the vacuum apparatus in which the N-type semiconductor thin film was formed, and the N-type semiconductor thin film is cut.

そして、N型の半導体薄膜を切断後、その状態で、実施
例1と同様な方法で高抵抗の(I型)非単結晶半導体層
を成膜し、再びレーザー光を照射してI型の非単結晶半
導体層を結晶化する。
After cutting the N-type semiconductor thin film, a high-resistance (I-type) non-single-crystal semiconductor layer was formed in the same manner as in Example 1, and laser light was irradiated again to form an I-type semiconductor layer. Crystallize the non-single crystal semiconductor layer.

本実施例においては、巾5μm長さ2.5μmの長方形
の照射断面となるように光学系によって集光された波長
1.06μmのYAGレーザー光を第4図に示す様に点
状に照射し、一箇所の照射ごとに基板をX1或いはY方
向に一定の長さだけ動かして次の箇所の照射を行った。
In this example, YAG laser light with a wavelength of 1.06 μm is focused by an optical system so as to have a rectangular irradiation cross section with a width of 5 μm and a length of 2.5 μm, and is irradiated in a dotted manner as shown in FIG. Each time one spot was irradiated, the substrate was moved by a fixed length in the X1 or Y direction, and the next spot was irradiated.

この時のレーザー光の照射条件はパワー密度IJ/cm
”、繰り返し周波数10kHzで1.5秒間照射した後
、パワー密度0.5J/C1I2、操り返し周波数10
kHzで0.5秒間照射長だ。この場合、最初の1.5
秒間はN型の半導体層の切断のため、後の0.5秒間は
I型の半導体層の結晶化のために照射した。
The laser light irradiation conditions at this time are power density IJ/cm
”, after irradiating for 1.5 seconds at a repetition frequency of 10kHz, power density 0.5J/C1I2, repetition frequency 10
The irradiation length is 0.5 seconds at kHz. In this case, the first 1.5
The irradiation was performed for 1 second to cut the N-type semiconductor layer, and for the next 0.5 seconds to crystallize the I-type semiconductor layer.

この照射回数及びレーザーの条件は被加工物によって異
なり、本実施例の場合は予備実験を行って前述の条件を
出してその条件を用いた。
The number of irradiations and laser conditions vary depending on the workpiece, and in this example, preliminary experiments were conducted to determine the conditions described above, and those conditions were used.

本実施例においても実施例1と同様に、レーザー光を均
一にするために光学系を用いた。
In this example, as in Example 1, an optical system was used to make the laser beam uniform.

そして、レーザー光照射後、同一の真空装置内で窒化珪
素膜を100人成膜し、ゲート絶縁膜とした。
After irradiation with laser light, 100 people formed a silicon nitride film in the same vacuum apparatus to form a gate insulating film.

そして、公知のフォトリソグラフィー技術を用いて、N
型、I型の半導体層、さらにゲート絶縁膜をパターニン
グした。
Then, using a known photolithography technique, N
The semiconductor layer of type I and type I, and further the gate insulating film were patterned.

その後、モリブデン膜を作製、パターニングしてゲート
電極として、薄膜トランジスタが完成した。
After that, a molybdenum film was fabricated and patterned to serve as a gate electrode, and a thin film transistor was completed.

そして、絶縁膜を成膜した後、液晶配向膜塗布工程、ス
ペーサー散布工程、貼り合わせ工程、液晶注入工程を経
由して液晶セルが完成した。
After forming an insulating film, a liquid crystal cell was completed through a liquid crystal alignment film coating process, a spacer dispersion process, a bonding process, and a liquid crystal injection process.

このようにして、整列して形成される複数個の薄膜トラ
ンジスタの、非単結晶珪素膜のチャネル部に相当する部
分のみにレーザー光を照射し、結晶化を促進することに
よって、応答速度の大きい薄膜トランジスタを作製する
ことができ、そのうえ、レーザー光を部分的に照射する
ため、従来のように全面に照射する方法に比較して、短
時間での結晶化が可能である。
In this way, by irradiating laser light only on the part corresponding to the channel part of the non-single crystal silicon film of the plurality of thin film transistors formed in an array and promoting crystallization, thin film transistors with high response speed can be formed. Furthermore, since the laser beam is irradiated partially, crystallization can be achieved in a shorter time than in the conventional method of irradiating the entire surface.

本実施例においては、実施例1以上に必要な部分のみの
照射であるため、非単結晶珪素膜のエツチングの際、か
りに微妙に残渣が残ってしまった場合でも不必要な部分
は結晶化が進んでいないので、リーク電流を少なくする
ことができる。
In this example, since only the necessary parts are irradiated compared to Example 1, even if a slight residue remains during etching of a non-single crystal silicon film, unnecessary parts will not be crystallized. Since the leakage current is not advanced, the leakage current can be reduced.

さらに、N型半導体層作製から絶縁膜作製までの工程を
同一の真空装置内で、基板を1度も動かさずに行ったの
で、N型半導体の切断した部分と■型半導体の結晶化し
た部分とが一致し、余分なリーク電流を削減することが
できたうえに、工程に要する時間も短縮できる。
Furthermore, since the steps from N-type semiconductor layer fabrication to insulating film fabrication were performed in the same vacuum device without moving the substrate even once, the cut portion of the N-type semiconductor and the crystallized portion of the ■-type semiconductor This makes it possible to reduce excess leakage current and also shorten the time required for the process.

そのうえレーザー光照射を真空装置内で行ったため、レ
ーザー光照射によりN型半導体が気化した結果生ずるガ
スをすばやく真空ポンプで引いてしまうため、−度気化
したガスが再び基板表面に吸着されることがなく、切断
面が非常に清浄な状態になる結果、薄膜トランジスタの
性能が非常に安定したものとなった。
Furthermore, since the laser beam irradiation was performed in a vacuum device, the gas generated as a result of the N-type semiconductor being vaporized by the laser beam irradiation was quickly pulled out by the vacuum pump, so that the vaporized gas could be adsorbed onto the substrate surface again. As a result, the performance of the thin film transistor became extremely stable.

本実施例は、スタガード型の薄膜トランジスタんの作製
に関するものであったが、例えば逆スタガード型の場合
工程としては、ゲート電極作製噂ゲート絶縁膜作製nI
型半導体層作製→結晶化→N型半導体層作製峙電極薄膜
作製4N型半導体層電極切断の順になるが、このうちゲ
ート絶縁膜作製からN型半導体層作製まで基板を動かさ
ずに行なえるので、やはりN型半導体層の切断部分と夏
型半導体層の結晶化部分が一致して前に述べた効果が得
られるものである。さらに他の型の薄膜トランジスタ作
製の際も同様な効果が得られる。
This example relates to the production of a staggered thin film transistor, but for example, in the case of an inverted staggered type, the steps include gate electrode production, rumored gate insulating film production, nI
The order is: Preparation of type semiconductor layer → Crystallization → Preparation of N type semiconductor layer Preparation of facing electrode thin film 4 Cutting of N type semiconductor layer electrode. Of these, the steps from fabrication of gate insulating film to fabrication of N type semiconductor layer can be performed without moving the substrate. After all, the cut portion of the N-type semiconductor layer and the crystallized portion of the summer-type semiconductor layer coincide, and the above-mentioned effect can be obtained. Further, similar effects can be obtained when manufacturing other types of thin film transistors.

r実施例3」 本実施例においては、本発明をイメージセンサ−の作製
時に用いた場合について示す。
Example 3 In this example, a case where the present invention is used in manufacturing an image sensor will be described.

まず、ガラス基板上に、実施例1と同様な方法で、モリ
ブデン膜を形成した後、N型の導電型を有する非単結晶
珪素膜を形成する。
First, a molybdenum film is formed on a glass substrate in the same manner as in Example 1, and then a non-single crystal silicon film having N-type conductivity is formed.

次に、公知のフォトリソグラフィー技術を用いて、実施
例1と同様に非単結晶珪素膜を所定の外形パターンにマ
スキングを行い、CF、ガスを用いてドライエツチング
を行う。
Next, using a known photolithography technique, the non-single crystal silicon film is masked into a predetermined external pattern in the same manner as in Example 1, and dry etching is performed using CF and gas.

次に、この非単結晶珪素膜に対し、巾5μm長さ230
mm (基板の長さに対応する。)のほぼ直線状の照射
断面となるように光学系によって集光された波長248
.7nmのエキシマレーザ−光を照射して、光を照射し
た部分の非単結晶珪素膜を切断して、ソース、ドレイン
領域を作製する。
Next, for this non-single crystal silicon film, a width of 5 μm and a length of 230
The wavelength of 248 mm is focused by the optical system so that the irradiation cross section is approximately linear (corresponding to the length of the substrate).
.. A 7 nm excimer laser beam is irradiated to cut the non-single-crystal silicon film in the irradiated portion to produce source and drain regions.

次に、実施例1と同様に高抵抗半導体層として夏型の非
単結晶珪素膜を形成する。
Next, as in Example 1, a summer type non-single crystal silicon film is formed as a high resistance semiconductor layer.

再び巾5μm長さ230ma+ (基板の長さに対応す
る。)のほぼ直線状の照射断面となるように光学系によ
って集光された波長248.7nmのエキシマレーザ−
光を照射して、夏型の非単結晶珪素膜を結晶化した。
An excimer laser beam with a wavelength of 248.7 nm is again focused by an optical system so as to have an approximately linear irradiation cross section with a width of 5 μm and a length of 230 ma+ (corresponding to the length of the substrate).
The summer type non-single crystal silicon film was crystallized by irradiation with light.

ここまでのレーザー光の照射条件はパワー密度IJ/a
m”、パルス巾15μsecで3パルス照射した後、パ
ワー密度0.5J/cm”、パルス巾10μsecで2
パルス照射した。最初の3パルスはN型の非単結晶珪素
膜を切断する際に用い、後の2パルスは夏型の非単結晶
珪素膜を切断する際の用いた。
The laser light irradiation conditions up to this point are the power density IJ/a
m”, 3 pulses with a pulse width of 15 μsec, then 2 pulses with a power density of 0.5 J/cm” and a pulse width of 10 μsec.
Pulse irradiation was performed. The first three pulses were used to cut an N-type non-single crystal silicon film, and the latter two pulses were used to cut a summer-type non-single crystal silicon film.

この照射回数及びレーザーの条件は被加工物によって異
なり、本実施例の場合は予備実験を行って前述の条件を
出してその条件を用いた。
The number of irradiations and laser conditions vary depending on the workpiece, and in this example, preliminary experiments were conducted to determine the conditions described above, and those conditions were used.

本実施例においても実施例1と同様に、レーザー光が均
一になるように光学系を用いている。
In this example, as in Example 1, an optical system is used to make the laser beam uniform.

次に、この夏型の珪素膜上にプラズマCVD法で窒化珪
素膜を100人形成し、ゲイト絶縁膜とした。
Next, 100 silicon nitride films were formed on this summer-type silicon film by plasma CVD to serve as gate insulating films.

これらを所定のパターンにバターニング後、公知のスパ
ッタリング法にて、モリブデン膜を蒸着し、パターニン
グを行い、ゲイト電極を形成し、その後絶縁膜を作製し
て薄膜トランジスタを完成させた。
After patterning these into a predetermined pattern, a molybdenum film was deposited and patterned using a known sputtering method to form a gate electrode, and then an insulating film was formed to complete a thin film transistor.

このようにして、−直線上に整列して形成される複数個
の薄膜トランジスタを作製する際に、断面がほぼ直線状
のレーザー光を用いたため半導体層の切断、結晶化を1
回の工程で行うことができた。
In this way, when manufacturing a plurality of thin film transistors that are aligned in a straight line, the cutting and crystallization of the semiconductor layer is performed in one step because a laser beam with a nearly linear cross section is used.
I was able to do it in one step.

r効果j レーザー光を用いて複数の部分を同時に加工することに
より、整列して形成される薄膜トランジスタのチャネル
長の短縮とチャネル部の結晶度の増大を短時間で行うこ
とができた。これにより、従来ではキャリアの移動度が
小さいためにデイスプレー装置、イメージセンサ−等の
スイッチング素子として使用できなかった非単結晶半導
体を用いた薄膜トランジスタを使用することが可能にな
った。
r effect j By processing multiple parts simultaneously using laser light, it was possible to shorten the channel length of thin film transistors formed in alignment and increase the crystallinity of the channel part in a short time. This has made it possible to use thin film transistors using non-single crystal semiconductors, which conventionally could not be used as switching elements in display devices, image sensors, etc. due to low carrier mobility.

また、チャネル部の結晶度を増大させるためにレーザー
加工技術を用いたので、大面積化されても加工精度上の
問題はなく、良好な特性を有する薄膜トランジスタを大
面積基板上に多数形成することが非常に容易になった。
In addition, since we used laser processing technology to increase the crystallinity of the channel part, there is no problem with processing accuracy even when the area is increased, and it is possible to form a large number of thin film transistors with good characteristics on a large area substrate. has become very easy.

さらには、レーザー加工を直線状、ドツト状などの必要
な部分にのみ行っているので、エツチング時の歩留りが
上昇し、さらにリーク電流を低減することができた。
Furthermore, since laser processing is performed only on necessary portions such as straight lines and dots, the yield during etching is increased and leakage current can be further reduced.

そのうえ、真空装置内にレーザー光を導いて本発明の構
成を用いれば、さらに工程時間を短縮することができ、
そのうえ、切断部と結晶化の部分が一致してリーク電流
をさらに減らすことができる。
Furthermore, if the configuration of the present invention is used by guiding a laser beam into a vacuum device, the process time can be further shortened.
In addition, the cut portion and the crystallized portion coincide to further reduce leakage current.

なお、本明細書の実施例においては、低抵抗半導体層と
してN型のみ示したが、本発明の技術思想からP型の半
導体層を有する薄膜トランジスタの場合にも、本発明が
極めて有効であることは明らかである。
In addition, in the examples of this specification, only N-type is shown as a low-resistance semiconductor layer, but based on the technical idea of the present invention, the present invention is extremely effective also in the case of a thin film transistor having a P-type semiconductor layer. is clear.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(a)〜(g)、第4図は本発明の実施例につい
て薄膜トランジスタの作製工程を示す。 第2図、第3図は従来の薄膜トランジスタの断面の概略
図を示す。 12・ ・ ・ 13・ ・ ・ 14・ ・ ・ 15・ ・ ・ 16・ ・ ・ 17・ ・ ・ 18・ ・ ・ 50.51・ 低抵抗非単結晶半導体層 高抵抗非単結晶半導体層 結晶度の増大した部分 レーザー光 ゲート絶縁膜 ゲート電極 ITO電極 ・・ソース、ドレイン電極
FIGS. 1(a) to (g) and FIG. 4 show the manufacturing process of a thin film transistor according to an embodiment of the present invention. FIGS. 2 and 3 show schematic cross-sectional views of conventional thin film transistors. 12 ・ ・ ・ 13 ・ ・ 14 ・ ・ 15 ・ ・ 16 ・ ・ 17 ・ ・ 18 ・ ・ 50. 51 Partial laser light gate insulating film gate electrode ITO electrode...source, drain electrode

Claims (1)

【特許請求の範囲】 1、薄膜トランジスタ素子を整列して複数個形成する際
に、ソース、ドレイン領域となるN又はP型の導電型を
有する低抵抗の非単結晶半導体層を形成する工程と、高
抵抗の非単結晶半導体層を形成する工程と、ゲート絶縁
膜を形成する工程と、ゲート電極を形成する工程とを有
し、さらに、レーザー光を照射することにより前記N又
はP型の導電型を有する低抵抗の非単結晶半導体層を切
断し、ソース、ドレイン領域を作製する工程と、選択的
にレーザー光を照射して前記高抵抗の非単結晶半導体層
のレーザー光が照射された部分の結晶化を助長せしめ、
その部分が複数個の薄膜トランジスタのチャネル部にな
るように作製することを特徴とした薄膜トランジスタ素
子の作製方法。 2、特許請求の範囲第1項において、N又はP型の導電
型を有する低抵抗の非単結晶半導体層を切断する工程と
、選択的にレーザー光を照射して前記高抵抗の非単結晶
半導体層のレーザー光が照射された部分の結晶化を助長
せしめる工程とが同時に行われることを特徴とする薄膜
トランジスタの作製方法。
[Claims] 1. A step of forming a low-resistance non-single-crystal semiconductor layer having N or P type conductivity to serve as source and drain regions when forming a plurality of thin film transistor elements in alignment; The method includes a step of forming a high-resistance non-single crystal semiconductor layer, a step of forming a gate insulating film, and a step of forming a gate electrode. A step of cutting a low resistance non-single crystal semiconductor layer having a shape to produce a source and drain region, and selectively irradiating the high resistance non-single crystal semiconductor layer with laser light. promotes crystallization of parts,
A method for manufacturing a thin film transistor element, characterized in that the part is manufactured so as to become a channel part of a plurality of thin film transistors. 2. In claim 1, the step of cutting the low resistance non-single crystal semiconductor layer having N or P type conductivity, and selectively irradiating the high resistance non-single crystal semiconductor layer with a laser beam. A method for manufacturing a thin film transistor, characterized in that a step of promoting crystallization of a portion of a semiconductor layer irradiated with laser light is performed at the same time.
JP1046067A 1989-02-27 1989-02-27 Method for manufacturing thin film transistor Expired - Fee Related JP2979227B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1046067A JP2979227B2 (en) 1989-02-27 1989-02-27 Method for manufacturing thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1046067A JP2979227B2 (en) 1989-02-27 1989-02-27 Method for manufacturing thin film transistor

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP33324398A Division JP3207813B2 (en) 1998-11-24 1998-11-24 Method for manufacturing thin film transistor

Publications (2)

Publication Number Publication Date
JPH02224346A true JPH02224346A (en) 1990-09-06
JP2979227B2 JP2979227B2 (en) 1999-11-15

Family

ID=12736657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1046067A Expired - Fee Related JP2979227B2 (en) 1989-02-27 1989-02-27 Method for manufacturing thin film transistor

Country Status (1)

Country Link
JP (1) JP2979227B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573161B1 (en) 1999-03-05 2003-06-03 Seiko Epson Corporation Thin film semiconductor device fabrication process
US6706570B2 (en) 1995-01-13 2004-03-16 Semiconductor Energy Laboratory Co., Ltd., Laser illumination system
JP2005217209A (en) * 2004-01-30 2005-08-11 Hitachi Ltd Laser annealing method and laser annealing apparatus
US6947452B2 (en) 1995-02-02 2005-09-20 Semiconductor Energy Laboratory Co., Ltd. Laser annealing method
US7714251B2 (en) 2005-11-23 2010-05-11 Semiconductor Energy Laboratory Co., Ltd Laser irradiation apparatus

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6706570B2 (en) 1995-01-13 2004-03-16 Semiconductor Energy Laboratory Co., Ltd., Laser illumination system
US6784030B2 (en) 1995-01-13 2004-08-31 Semiconductor Energy Laboratory Co., Ltd. Laser illumination system
US7528079B2 (en) 1995-01-13 2009-05-05 Semiconductor Energy Laboratory Co., Ltd. Method of changing an energy attenuation factor of a linear light in order to crystallize a semiconductor film
US6947452B2 (en) 1995-02-02 2005-09-20 Semiconductor Energy Laboratory Co., Ltd. Laser annealing method
US7208358B2 (en) 1995-02-02 2007-04-24 Semiconductor Energy Laboratory Co., Ltd. Laser annealing method
US7517774B2 (en) 1995-02-02 2009-04-14 Semiconductor Energy Laboratory Co., Ltd. Laser annealing method
US7939435B2 (en) 1995-02-02 2011-05-10 Semiconductor Energy Laboratory Co., Ltd. Laser annealing method
US6573161B1 (en) 1999-03-05 2003-06-03 Seiko Epson Corporation Thin film semiconductor device fabrication process
JP2005217209A (en) * 2004-01-30 2005-08-11 Hitachi Ltd Laser annealing method and laser annealing apparatus
US7714251B2 (en) 2005-11-23 2010-05-11 Semiconductor Energy Laboratory Co., Ltd Laser irradiation apparatus

Also Published As

Publication number Publication date
JP2979227B2 (en) 1999-11-15

Similar Documents

Publication Publication Date Title
JP2700277B2 (en) Method for manufacturing thin film transistor
JP2979227B2 (en) Method for manufacturing thin film transistor
JP2844342B2 (en) Method for manufacturing thin film transistor
JP2535610B2 (en) Method of manufacturing thin film transistor
JP2775457B2 (en) Method for manufacturing thin film transistor
JP2775458B2 (en) Method for manufacturing thin film transistor
JPH04133029A (en) Liquid crystal device
JP2847376B2 (en) Thin film transistor
JP3478806B2 (en) Method for manufacturing thin film transistor
JP2001244471A (en) Thin film transistor
JP2775459B2 (en) Method for manufacturing thin film transistor
JP3535459B2 (en) Method for manufacturing thin film transistor
JP3207813B2 (en) Method for manufacturing thin film transistor
JP3479508B2 (en) Method for manufacturing thin film transistor
JP3484411B2 (en) Method for manufacturing thin film transistor
KR100803867B1 (en) Crystallization method of amorphous silicon layer and manufacturing method of thin film transistor using same
JP2847375B2 (en) Thin film transistor
JP2805321B2 (en) Method for manufacturing thin film transistor
JP2847374B2 (en) Thin film transistor
JP2893453B2 (en) Method for manufacturing thin film transistor
JP2847373B2 (en) Thin film transistor
JPH02219238A (en) Manufacture of thin film transistor
JP2001237431A (en) Thin-film transistor
JP2841205B2 (en) Method for manufacturing thin film transistor
JPH02224339A (en) Formation of thin film transistor

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080917

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees