JPH02210537A - マイクロプログラム制御装置 - Google Patents
マイクロプログラム制御装置Info
- Publication number
- JPH02210537A JPH02210537A JP3144589A JP3144589A JPH02210537A JP H02210537 A JPH02210537 A JP H02210537A JP 3144589 A JP3144589 A JP 3144589A JP 3144589 A JP3144589 A JP 3144589A JP H02210537 A JPH02210537 A JP H02210537A
- Authority
- JP
- Japan
- Prior art keywords
- mode
- microinstruction
- register
- normal
- special
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007704 transition Effects 0.000 claims description 16
- 230000015654 memory Effects 0.000 abstract description 7
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 102100031584 Cell division cycle-associated 7-like protein Human genes 0.000 description 3
- 101000777638 Homo sapiens Cell division cycle-associated 7-like protein Proteins 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 101100087530 Caenorhabditis elegans rom-1 gene Proteins 0.000 description 1
- 101100305983 Mus musculus Rom1 gene Proteins 0.000 description 1
- 101150065817 ROM2 gene Proteins 0.000 description 1
- 235000012745 brilliant blue FCF Nutrition 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、記憶装置に格納された固定長のマイクロ命令
により制御を行なうマイクロプログラム制御装置に関す
る。
により制御を行なうマイクロプログラム制御装置に関す
る。
［従来の技術］
従来、マイクロプログラム制御装置におけるマイクロ命
令は高速実行の必要性などにより、マクロ命令と異なっ
て固定長であるものがほとんどであり、しかも高機能な
マイクロプログラム制御装置になればなるほど命令長が
長くなるのが一般的であった。
令は高速実行の必要性などにより、マクロ命令と異なっ
て固定長であるものがほとんどであり、しかも高機能な
マイクロプログラム制御装置になればなるほど命令長が
長くなるのが一般的であった。
［発明が解決しようすとする課題］
電源投入直後に動作するマイクロプログラムは、記憶装
置の中でもＲＯＭに入れておく必要があるが（なぜなら
ば電源投入直後はＲＡＭの内容は不定であるため）、上
述した従来のマイクロプログラム制御装置では、マイク
ロ命令の命令要分のＲＯＭが必須であり（例えば命令長
が３２ビツトとすると、８ビット幅のＲＯＭが４個必要
である）、多数のＲＯＭを配置させることによるコスト
の増大や回路の必要面積の増大等を招くという欠点があ
る。
置の中でもＲＯＭに入れておく必要があるが（なぜなら
ば電源投入直後はＲＡＭの内容は不定であるため）、上
述した従来のマイクロプログラム制御装置では、マイク
ロ命令の命令要分のＲＯＭが必須であり（例えば命令長
が３２ビツトとすると、８ビット幅のＲＯＭが４個必要
である）、多数のＲＯＭを配置させることによるコスト
の増大や回路の必要面積の増大等を招くという欠点があ
る。
［課題を解決するための手段］
本発明のマイクロプログラム制御装置は、通常のマイク
ロ命令と、該通常のマイクロ命令より命令長が短く電源
投入後の立ち上がりなどにおいて使用される少数の基本
的命令および該通常のマイクロ命令のモードへの移行を
指示する移行命令からなる特殊マイクロ命令と、該特殊
マイクロ命令のモードへ移行する通常のマイクロ命令が
格納されている第１の記憶装置と、 前記特殊命令が格納されている第２の記憶装置と、 第１．第２の記憶装置の読出しアドレスを保持するマイ
クロアドレスレジスタと、 通常のマイクロ命令のモードが特殊マイクロ命令のモー
ドかを示すモード信号がセットされるモードレジスタと
、 マイクロ命令レジスタと、 モードレジスタのモード信号によって制御され、通常の
マイクロ命令のモードのときは第１の記憶装置の出力の
うち、第２の記憶装置のビット数と同じビット数の所定
の出力を選択してマイクロ命令レジスタに出力し、特殊
マイクロ命令のモードのときは第２の記憶装置の出力を
選択し、マイクロ命令レジスタに出力するセレクタと、
モードレジスタが通常のマイクロ命令のモードを示して
いるとき、マイクロ命令レジスタの全ビットをデコード
し、特殊マイクロ命令のモードを示しているとき、マイ
クロ命令の、第２の外部記憶装置の出力が保持されてい
るビットをデコードし、またデコードした結果が通常の
マイクロ命令のモードへの移行命令のときモードレジス
タに通常のマイクロ命令のモードを示すモード信号をセ
ットし、特殊マイクロ命令のモードへの移行命令のとき
モードレジスタに特殊マイクロ命令のモードを示すモー
ド信号をセットするデコーダとを有している。
ロ命令と、該通常のマイクロ命令より命令長が短く電源
投入後の立ち上がりなどにおいて使用される少数の基本
的命令および該通常のマイクロ命令のモードへの移行を
指示する移行命令からなる特殊マイクロ命令と、該特殊
マイクロ命令のモードへ移行する通常のマイクロ命令が
格納されている第１の記憶装置と、 前記特殊命令が格納されている第２の記憶装置と、 第１．第２の記憶装置の読出しアドレスを保持するマイ
クロアドレスレジスタと、 通常のマイクロ命令のモードが特殊マイクロ命令のモー
ドかを示すモード信号がセットされるモードレジスタと
、 マイクロ命令レジスタと、 モードレジスタのモード信号によって制御され、通常の
マイクロ命令のモードのときは第１の記憶装置の出力の
うち、第２の記憶装置のビット数と同じビット数の所定
の出力を選択してマイクロ命令レジスタに出力し、特殊
マイクロ命令のモードのときは第２の記憶装置の出力を
選択し、マイクロ命令レジスタに出力するセレクタと、
モードレジスタが通常のマイクロ命令のモードを示して
いるとき、マイクロ命令レジスタの全ビットをデコード
し、特殊マイクロ命令のモードを示しているとき、マイ
クロ命令の、第２の外部記憶装置の出力が保持されてい
るビットをデコードし、またデコードした結果が通常の
マイクロ命令のモードへの移行命令のときモードレジス
タに通常のマイクロ命令のモードを示すモード信号をセ
ットし、特殊マイクロ命令のモードへの移行命令のとき
モードレジスタに特殊マイクロ命令のモードを示すモー
ド信号をセットするデコーダとを有している。
［作 用］
本発明では、デコーダがモードレジスタのモード信号に
より、マイクロ命令レジスタにフェッチされたマイクロ
命令のデコードの仕方を切分けるようになっており、特
殊命令が格納される記憶装置の個数は少なくて済む。
より、マイクロ命令レジスタにフェッチされたマイクロ
命令のデコードの仕方を切分けるようになっており、特
殊命令が格納される記憶装置の個数は少なくて済む。
［実施例］
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のマイクロプログラム制御装置の一実施
例のブロック図、第２図は本実施例におけるマイクロプ
ログラムのメモリマツプである。
例のブロック図、第２図は本実施例におけるマイクロプ
ログラムのメモリマツプである。
記憶装置（ＲＯＭ）１は８ビット幅の記憶装置で、通常
のマイクロ命令より命令長が短く電源投入後の立ち上が
りなどにおいて使用される少数の基本的命令および該通
常のマイクロ命令のモード゛への移行を指示する移行命
令からなる特殊マイクロ命令が格納されている。記憶装
置（ＲＡＭ）２は３２ビツト幅の記憶装置で、通常のマ
イクロ命令と、前記特殊マイクロ命令と、特殊マイクロ
命令のモードへの移行を指示する通常のマイクロ命令が
格納されている。モードレジスタ３にはモード信号じ０
”の特殊マイクロ命令のモード、”１”のとき通常マイ
クロ命令のモード）がセットされる。マイクロ命令レジ
スタ４には記憶装置１．２よりフェッチされたマイクロ
命令が格納される。
のマイクロ命令より命令長が短く電源投入後の立ち上が
りなどにおいて使用される少数の基本的命令および該通
常のマイクロ命令のモード゛への移行を指示する移行命
令からなる特殊マイクロ命令が格納されている。記憶装
置（ＲＡＭ）２は３２ビツト幅の記憶装置で、通常のマ
イクロ命令と、前記特殊マイクロ命令と、特殊マイクロ
命令のモードへの移行を指示する通常のマイクロ命令が
格納されている。モードレジスタ３にはモード信号じ０
”の特殊マイクロ命令のモード、”１”のとき通常マイ
クロ命令のモード）がセットされる。マイクロ命令レジ
スタ４には記憶装置１．２よりフェッチされたマイクロ
命令が格納される。
マイクロアドレスレジスタ７はＲＯＭ２．ＲＡＭ２に与
えるマイクロ命令のアドレスを保持する。
えるマイクロ命令のアドレスを保持する。
セレクタ６はモードレジスタ３のモード信号によって制
御され、通常のマイクロ命令のモードのときはＲＡＭ２
の上位８ビツトを選択してマイクロ命令レジスタ４に出
力し、特殊マイクロ命令のモードのときはＲＯＭＩの出
力を選択し、マイクロ命令レジスタ４に出力する。デコ
ーダ５は、モードレジスタ３が通常のマイクロ命令のモ
ードを示しているとき、マイクロ命令レジスタ４の全ビ
ットをデコードし、またデコードした結果が通常のマイ
クロ命令のモードへの移行命令のときモードレジスタ３
に通常のマイクロ命令のモードを示すモード信号をセッ
トし、特殊マイクロ命令のモードへの移行命令のときモ
ードレジスタ３に特殊マイクロ命令のモードを示すモー
ド信号をセットする。
御され、通常のマイクロ命令のモードのときはＲＡＭ２
の上位８ビツトを選択してマイクロ命令レジスタ４に出
力し、特殊マイクロ命令のモードのときはＲＯＭＩの出
力を選択し、マイクロ命令レジスタ４に出力する。デコ
ーダ５は、モードレジスタ３が通常のマイクロ命令のモ
ードを示しているとき、マイクロ命令レジスタ４の全ビ
ットをデコードし、またデコードした結果が通常のマイ
クロ命令のモードへの移行命令のときモードレジスタ３
に通常のマイクロ命令のモードを示すモード信号をセッ
トし、特殊マイクロ命令のモードへの移行命令のときモ
ードレジスタ３に特殊マイクロ命令のモードを示すモー
ド信号をセットする。
次に、本実施例の動作について説明する。
本実施例では通常のマイクロ命令は３２ビツトの固定長
で、電源投入後、マイクロプログラムの００００番地か
らスタートするものとする。
で、電源投入後、マイクロプログラムの００００番地か
らスタートするものとする。
ここで、電源投入を行なうと、モードレジスタ３および
マイクロアドレスレジスタ７が０クリアされ、モードは
特殊マイクロ命令モードになり、マイクロアドレスとし
て００００が外部へ出力され、第２図で示すように００
００番地にマツピングされているＲＯＭＩからマイクロ
命令が出力されるセレクタ６はモードレジスタ３の値に
従ってＲＯＭＩからの８ビツトをセレクトし、マイクロ
命令レジスタ４に格納する。この時、マイクロ命令レジ
スタ４のビット８〜３１の２４ビツトはＲＡＭ２からの
データを格納するが、ＲＡＭ２は００００番地にマツピ
ングされていないため内容は不定である。
マイクロアドレスレジスタ７が０クリアされ、モードは
特殊マイクロ命令モードになり、マイクロアドレスとし
て００００が外部へ出力され、第２図で示すように００
００番地にマツピングされているＲＯＭＩからマイクロ
命令が出力されるセレクタ６はモードレジスタ３の値に
従ってＲＯＭＩからの８ビツトをセレクトし、マイクロ
命令レジスタ４に格納する。この時、マイクロ命令レジ
スタ４のビット８〜３１の２４ビツトはＲＡＭ２からの
データを格納するが、ＲＡＭ２は００００番地にマツピ
ングされていないため内容は不定である。
次に、デコーダ５でマイクロ命令レジスタ４の内容をデ
コードするが、その時モードレジスタ２を参照し、特殊
マイクロ命令モードということで、表１にあるようなマ
イクロ命令仕様に従って上位８ビツト（ビット０〜７）
のみをデコードする。
コードするが、その時モードレジスタ２を参照し、特殊
マイクロ命令モードということで、表１にあるようなマ
イクロ命令仕様に従って上位８ビツト（ビット０〜７）
のみをデコードする。
青 １
こうして特殊マイクロ命令のモードの間は、フェッチさ
れるマイクロ命令３２ビツトのうち上位８ビツトのみが
デコードの対象となり、ＲＯＭ １に格納されているマ
イクロプログラムのみでマイクロプログラム制御装置が
作動する。そしてそのＲＯＭＩにあるマイクロプログラ
ムによりＲＡＭ２の初期化２診断、外部二次記憶からマ
イクロプログラムのロードを行ない、それが完了した時
点で通常マイクロ命令のモードへの移行命令を実行する
。するとモードレジスタ３に”１”がセットされ通常マ
イクロ命令のモードになると共に、セレクタ６がＲＡＭ
２の方をセレクトしてＲＡＭ２から送られる３２ビツト
のマイクロ命令を通常マイクロ命令としてデコード、実
行する動作が始まる。もしその後ＲＯＭ領域にあるルー
チン等を使用したい場合は、特殊マイクロ命令モードへ
の移行命令を実行することにより特殊マイクロ命令モー
ドへ再移行することもできる。
れるマイクロ命令３２ビツトのうち上位８ビツトのみが
デコードの対象となり、ＲＯＭ １に格納されているマ
イクロプログラムのみでマイクロプログラム制御装置が
作動する。そしてそのＲＯＭＩにあるマイクロプログラ
ムによりＲＡＭ２の初期化２診断、外部二次記憶からマ
イクロプログラムのロードを行ない、それが完了した時
点で通常マイクロ命令のモードへの移行命令を実行する
。するとモードレジスタ３に”１”がセットされ通常マ
イクロ命令のモードになると共に、セレクタ６がＲＡＭ
２の方をセレクトしてＲＡＭ２から送られる３２ビツト
のマイクロ命令を通常マイクロ命令としてデコード、実
行する動作が始まる。もしその後ＲＯＭ領域にあるルー
チン等を使用したい場合は、特殊マイクロ命令モードへ
の移行命令を実行することにより特殊マイクロ命令モー
ドへ再移行することもできる。
こうしてＲＯＭ領域にあるマイクロプログラムを実行し
ている間は、８ビツト幅分だけのメモリを用意すればよ
く、従来、４個のＲＯＭが必要なのに比べ、１個で済む
。
ている間は、８ビツト幅分だけのメモリを用意すればよ
く、従来、４個のＲＯＭが必要なのに比べ、１個で済む
。
［発明の効果］
以上説明したように本発明は、モードレジスタを設け、
モードレジスタの出力を受けて通常のマイクロ命令より
も命令長の短い特殊なマイクロ命令と、通常のマイクロ
命令の両者をデコーダがデコードすることにより、実行
速度を低下させることなく電源投入後立ち上がるために
必須な記憶装置の個数を削減、し、コストの低減や回路
の必要面積の縮小ができるという効果がある。
モードレジスタの出力を受けて通常のマイクロ命令より
も命令長の短い特殊なマイクロ命令と、通常のマイクロ
命令の両者をデコーダがデコードすることにより、実行
速度を低下させることなく電源投入後立ち上がるために
必須な記憶装置の個数を削減、し、コストの低減や回路
の必要面積の縮小ができるという効果がある。
第１図シー本発明のマイクロプログラム制御装置の一実
施例のブロック図、第２図は本実施例におけるマイクロ
プログラムのメモリマツプである。 １・・・８ビット幅の記憶装置（ＲＯＭ）、２・・・３
２ビット幅の記憶装置（ＲＡＭ）、３・・・モードレジ
スタ、 ４・・・マイクロ命令レジスタ、 ５・・・マイクロ命令デコーダ、 寸 ■ ６・・・マイクロ命令セレクタ、 ７・・・マイクロアドレスレジスタ。
施例のブロック図、第２図は本実施例におけるマイクロ
プログラムのメモリマツプである。 １・・・８ビット幅の記憶装置（ＲＯＭ）、２・・・３
２ビット幅の記憶装置（ＲＡＭ）、３・・・モードレジ
スタ、 ４・・・マイクロ命令レジスタ、 ５・・・マイクロ命令デコーダ、 寸 ■ ６・・・マイクロ命令セレクタ、 ７・・・マイクロアドレスレジスタ。
Claims (1)
- 【特許請求の範囲】 １、通常のマイクロ命令と、該通常のマイクロ命令より
命令長が短く電源投入後の立ち上がりなどにおいて使用
される少数の基本的命令および該通常のマイクロ命令の
モードへの移行を指示する移行命令からなる特殊マイク
ロ命令と、該特殊マイクロ命令のモードへ移行する通常
のマイクロ命令とが格納されている第１の記憶装置と、 前記特殊命令が格納されている第２の記憶装置と、 第１、第２の記憶装置の読出しアドレスを保持するマイ
クロアドレスレジスタと、 通常のマイクロ命令のモードか特殊マイクロ命令のモー
ドかを示すモード信号がセットされるモードレジスタと
、 マイクロ命令レジスタと、 モードレジスタのモード信号によって制御され、通常の
マイクロ命令のモードのときは第１の記憶装置の出力の
うち、第２の記憶装置のビット数と同じビット数の所定
の出力を選択してマイクロ命令レジスタに出力し、特殊
マイクロ命令のモードのときは第２の記憶装置の出力を
選択し、マイクロ命令レジスタに出力するセレクタと、
モードレジスタが、通常のマイクロ命令のモードを示し
ているとき、マイクロ命令レジスタの全ビットをデコー
ドし、特殊マイクロ命令のモードを示しているとき、マ
イクロ命令の、第２の外部記憶装置の出力が保持されて
いるビットをデコードし、またデコードした結果が通常
のマイクロ命令のモードへの移行命令のときモードレジ
スタに通常のマイクロ命令のモードを示すモード信号を
セットし、特殊マイクロ命令のモードへの移行命令のと
きモードレジスタに特殊マイクロ命令のモードを示すモ
ード信号をセットするデコーダとを有するマイクロプロ
グラム制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3144589A JPH02210537A (ja) | 1989-02-09 | 1989-02-09 | マイクロプログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3144589A JPH02210537A (ja) | 1989-02-09 | 1989-02-09 | マイクロプログラム制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02210537A true JPH02210537A (ja) | 1990-08-21 |
Family
ID=12331450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3144589A Pending JPH02210537A (ja) | 1989-02-09 | 1989-02-09 | マイクロプログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02210537A (ja) |
-
1989
- 1989-02-09 JP JP3144589A patent/JPH02210537A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4672534A (en) | Integrated circuit device incorporating a data processing unit and a ROM storing applications program therein | |
| US5032983A (en) | Entry point mapping and skipping method and apparatus | |
| JPS6146858B2 (ja) | ||
| US4918586A (en) | Extended memory device with instruction read from first control store containing information for accessing second control store | |
| JPH02242334A (ja) | マイクロプログラムされるコンピュータ装置及びマイクロコードシーケンスメモリをアドレツシングする方法 | |
| JPH02210537A (ja) | マイクロプログラム制御装置 | |
| JPS6346855B2 (ja) | ||
| KR950006585B1 (ko) | 마이크로프로그램 제어장치 및 그 제어방법 | |
| JPS61838A (ja) | マイクロプログラム制御装置 | |
| JPS60254344A (ja) | メモリアドレス割付け方式 | |
| JP2731618B2 (ja) | エミュレータ | |
| KR920001358Y1 (ko) | 마이크로 프로세서 시스템의 리세트용 롬 전환 장치 | |
| JPS58200347A (ja) | マイクロプログラム制御装置 | |
| JPH02110631A (ja) | マイクロプログラム制御方法 | |
| JPH0581443A (ja) | １チツプマイクロコンピユータ | |
| JPS63163533A (ja) | マイクロコンピユ−タ | |
| JPH0217539A (ja) | マイクロ命令制御装置 | |
| JPH0221331A (ja) | マイクロコンピュータのプログラム制御方式 | |
| JPS63150730A (ja) | マイクロプログラムシステム | |
| JPH07306782A (ja) | プロセッサ制御装置及びプロセッサ制御方法 | |
| JPS59186048A (ja) | マイクロプログラム制御方式 | |
| JPH08202582A (ja) | マイクロプロセッサのデータ転送装置 | |
| JPH0827711B2 (ja) | マイクロプロセッサ | |
| JPH05189015A (ja) | プログラマブルコントローラ | |
| JPS6069742A (ja) | マイクロプログラム制御方法 |