JPH02205339A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 本発明は素子形成領域の側面および底面が絶縁分離され
た形のＳｏｌ基板の形成に関し、所定の結晶方位を有し
且つ結晶性の良好な素子形成領域の実現を目的とし、 素子領域部以外の半導体基板表面を厚い酸化膜でマスク
し、選択エピタキシャル成長によって高濃度半導体層と
素子形成層である低濃度半導体層を順次堆積した後、素
子形成層に導孔を穿って下層の高濃度層をエツチング除
去し、生じた空洞を絶縁材料で充填する処理を包含して
構成される。

高濃度層の除去は濃度依存性の強い選択エツチング法に
依り、また、空洞の充填は酸化膜の成長もしくは被覆性
の良い堆積法によるポリＳｔの充填に依る。

〔産業上の利用分野〕

本発明は半導体集積回路の形成に関わり、特に側面およ
び底面が絶縁分離された素子形成領域を備える半導体基
板の形成方法に関わる。

集積回路の高集積化が進められるに従い、回路構成素子
間の相互作用を避は或いは回路の動作を高速化するため
、素子間を絶縁分離することが行われるようになってい
る。素子間を電気的に分離するには側面のみ絶縁分離と
し、底面はｐ／ｎ接合による方法もあるが、最近は底面
も絶縁分離とする形も用いられている。この底面分離型
の集積回路基板はＳｏｌ基板と通称され、特にＭＯ３型
集積回路に於いてα線などの放射線による障害の耐性を
高めるものでもある。

〔従来の技術と発明が解決しようとする課題〕公知のＳ
ＯＩ基板形成法の一つは、珪素（Ｓｉ）基板の表面を酸
化膜で被覆し、その上に堆積したポリＳｉ層を単結晶化
する方法である。

該方法では、単結晶化はレーザ光を掃引的に照射するな
どの方法によって行われるが、得られた単結晶層の結晶
方位は偶発的な要素に支配されるので、素子形成に好都
合な方位に合わせることは殆ど不可能である。また、こ
の種の単結晶化層には結晶欠陥が生じやすく、集積回路
の製造歩留りを低下させる問題もある。

該公知技術に於いて、基板に単結晶Ｓｉを用い、分離用
酸化膜の一部に窓を開けておき、この部分から単結晶化
を開始させることで、単結晶化層に基板の結晶方位を継
承させる方法も考えられているが、大型のウェハには適
用し難い処理法であり、結晶性の改善には効果がない。

公知のＳｏｌ基板形成法の他の一つは、単結晶Ｓｔ基板
に大量の酸素を深（イオン注入し、基板内部に酸化物の
層を形成するものであるが、該方法ではイオン注入の所
要時間が長いばかりでなく、素子領域の結晶に多くの損
傷が残る。

更に他の公知のＳｏｌ基板形成法は、単結晶ウェハの表
面に酸化膜を形成し、支持台とる基板を張りつけて単結
晶側を研磨するもので、該方法では単結晶層を所定の厚
さにするためにかなりの量の研磨を行わなければならず
、処理時間が長くかかるだけでなく、分離膜に平行に研
磨することも容易ではない。

本発明の目的は、結晶性の良好なエピタキシャル成長層
を素子形成層とするＳＯ■基板の形成法を提供すること
であり、それによって特性の優れた集積回路を実現する
ことである。

〔課題を解決するための手段〕

上記目的を達成するため、本発明の半導体装置の製造方
法には 素子領域部以外の単結晶半導体基板の表面を厚い酸化膜
でマスクする処理、 マスクされていない基板表面に、選択エピタキシャル成
長によって高濃度半導体層と素子形成層である低濃度半
導体層を順次積層形成する処理、上部層である低濃度層
に導孔を穿って下層の高濃度層をエツチング除去する処
理、 それによって生じた空洞を絶縁材料で充填する処理が包
含される。

高濃度層の除去は濃度依存性の強い選択エツチング法に
依り、また、空洞の充填は酸化膜の成長もしくは被覆性
の良い堆積法によるポリＳｔの充填に依る。

〔作　用〕 本発明による集積回路基板では、素子形成領域の側面は
選択エピタキシャル成長のマスクでもある酸化膜によっ
て分離され、底面は一旦空洞とされた後に形成された酸
化物等で分離された形状が実現し、しかも素子形成領域
は、エピタキシャル成長によって形成された単結晶層が
損傷を受けることなくそのまま残されたものであるから
、結晶性は極めて良好であり、結晶方位も基板結晶と同
じである。

欠陥の少ない結晶は素子特性や製造歩留りの向上をもた
らし、結晶方位を随意に選択し得ることは、方位依存性
を利用した処理法の採用を可能にする。

〔実施例〕

第１図（ａ）〜（ｅ）は請求項（１）に対応する第１の
実施例の工程を示す断面模式図である。以下、該図面を
参照しながら、第１の実施例を説明する。

面方位（１００）の単結晶Ｓｔ基板１の表面に５０００
人の厚さの酸化膜２を形成し、通常のフォトプロセスで
酸化膜を一部除去する。該酸化膜除去領域に素子形成層
が形成されるので、その形状は例えば−辺数μｍ程度の
長方形とする。

選択エピタキシャル成長法で、露出した基板面上のみに
ｎ″のＳｔ層３を２５００人の厚さに成長させ、それに
続けてｐ″（またはｎ″）の５ｉＪｉ４を２５００人の
厚さに成長させる。ｎ“の不純物濃度は１０１１０ｌ９
’以上とすることが望ましく、ｐ−（またはｎ）の不純
物濃度は通常は１０１６ｃｎ＋−”程度である。この数
値や導電型は形成する集積回路の種類によって定まるも
のであり、以下、核層はｐ−であるとして説明する。

これ等２Ｎのエピタキシャル成長は連続して行い、途中
で不純物のソース或いは供給量を変更するだけの処理で
よい。（以上（ａ）図）選択エピタキシャル成長が終わ
った基板表面に、（ｂ）図の如く、例えばスパッタリン
グで窒化膜（ＳｔＮ、）５を１５００人の厚さに被着し
、ｐ−層の周辺付近に窓６を開ける。この窓開けも通常
のフォトプロセスに依る。

これにＳｔを優先的にエツチングする条件でリアクティ
ブ・イオン・エツチング（ＲＩ　Ｅ）を施し、（Ｃ）図
の如くｐ−層に導孔７を穿つ。その深さはｐ−層を完全
に貫通するものであることが必要で、ｎ″層までエツチ
ングしても何ら差し支えない。導孔の開口形状や寸法に
ついては後述する。

続いてエツチング速度が不純物濃度に依存するエツチン
グ法により、前記導孔を経由してｎ″層をエツチング除
去し、空洞８を形成する。この種のエツチング法として
は、例えばＨＦ　：　ＨＮＯ。

：　ＣＨｚＣＯＯＨ＝　１　：　３　：　８をエツチン
グ液とするウェット・エツチングがあり、上記の如く不
純物濃度に１０　”　ｃｍ−’と１０１６ＣＩＩ＋″″
程度の差があれば１００倍以上の選択比が得られ、Ｐ−
層を殆どエツチングすることなくｎ”層を除去すること
が出来る。この状態が（ｄ）図に示されている。不純物
濃度依存性のエツチング法としては他にＣ１２を用いる
光エッチング等が利用可能である。

以上の処理によってｐ−層の下のｎ″層を除去し、空洞
８の生じた基板を熱酸化する。周知の通される。このＳ
　ｉ　Ｏｚはｎ′″層と基板の間を絶縁分離すると共に
ｎ“層を支持するものであるが、機械的強度はさほど要
求されないので、空洞を緻密に満たすことは必要でなく
、概略充填されればよい。窒化膜は通常の処理法で除去
する。

このようにして得たＳＯＩ基板は、放射線障害の耐性が
大である点でＭＯ３型集積回路の形成に適していると言
えるが、（出の型の集積回路の形成にも何らの制約なし
に利用することが出来る。また、集積回路の形成は公知
の技術に依ればよい。

第２図（ａ）〜（ｅ）は請求項（２）に対応する第２の
実施例の工程を示す断面模式図である。以下、該図面を
参照しながら第２の実施例を説明するが、後続文中、単
に（ａ）図の如く記されたものは第２図の（ａ）図を意
味する。

本実施例の工程の前半は前記第１の実施例の工程に類似
するので、その部分は省略する。（ａ）図は第１図（Ｃ
）に対応するもので、基板ｌを厚い酸化膜２でマスクし
、選択エピタキシャル法でｎ゛層３素子形成層であるｐ
−層４を連続成長させ、窒化膜５で表面を被覆した状態
を示している。窒化膜に窓６を開けてＲＩＥを施し、導
孔７を形成した状態が（ｂ）図である。

ここで第１の実施例と異なる点は導孔をエピタキシャル
成長領域のは＼゛中央設けている点であるが、後に説明
するように、導孔形成位置は各実施例毎に固定されたも
のではない。

次いでｎ゛層を選択的にエツチング除去するが、この処
理は第１の実施例と同様に行われる。これを軽く熱酸化
すると、（Ｃ）図の如く空洞内部に露出したＳｉ表面が
薄い酸化膜１０で被覆される。

続いて減圧ＣＶＤ法のような被覆性の良い処理法でポリ
Ｓｉ層１１を堆積し、空洞を充填する。（ｄ）図に示す
如く、ポリＳｉ層は基板全面に堆積するので、ＲＩＥに
よるエッチバックを施し、空洞と導孔の内部だけにポリ
Ｓｔを残す。

これを熱処理し、導孔上部のポリＳｔ表面を酸化して酸
化膜１２を形成し、窒化膜を除去すると、（ｅ）図の状
態となる。以上で第２図の参照を終わる。

本実施例では処理工程が若干増加するが、空洞内部のＳ
ｉ表面の熱酸化は軽く行われるだけなので、素子形成領
域に与える歪は極めて軽微である。

第３図（ａ）〜（ｄ）は、本発明に於いてｎ゛層除去用
の導孔を設ける位置とその開口部の形状を例示する平面
図である。以下、第３図が参照される。

（ａ）図では、太線で示される長方形の導孔７がｐ−エ
ピタキシャル層４の端部に、酸化膜２に隣接する位置に
設けられており、これは第１図の実施例で採用された導
孔の位置である。

（ｂ）図では、ｐ−エピタキシャル層を素子領域２個分
の大きさとし、その中央に導孔を設けることによってこ
れを分割している。これは第２図の実施例で採用された
導孔の位置である。このように導孔によって素子領域を
分割すれば、選択エピタキシャル成長のマスクである厚
い酸化膜を一部省略できるので集積密度を高めることが
出来る。

これを拡張したものが（Ｃ）図で、４個分の素子領域を
十字型の導孔によって分割している。この考えを更に敷
（汗すれば、（ｄ）図の如く、長い１本の溝とそれに交
差する短い溝を導孔とするものとなる。

請求項（１）および（２）の発明と、第３図の各導孔と
の組み合わせは任意に選んでよいものである。

導孔の開口部の寸法はｎ゛層の除去に有効な値に設定す
ることになるが、請求項（１）の発明では、ｐ−層下部
の空洞の充填と導孔の充填とがはヌ゛同時に終了するよ
うに、導孔断面の寸法をｎ゛層の厚さに関係付けて設定
することが望ましい。しかしながら、そのための処理条
件はかなり厳密なものとなるから、これを緩和するには
、基板表面に孔が残るのを避けるべく、ｐ−層下部の空
洞が埋められる前に導孔が埋められるように、導孔断面
の寸法をｎ゛層の厚さに関係付けて設定するのがよい。

〔発明の効果〕

以上説明したように、本発明の方法によれば結晶性の良
いＳＯＩ基板が容易に形成されるので、特性の良好な集
積回路を歩留りよく製造することが出来る。

【図面の簡単な説明】

第１図は第１の実施例の工程を示す断面模式図、第２図
は第２の実施例の工程を示す断面模式図、第３図は導孔
形成位置と開口形状を例示する図であって、 図に於いて １は単結晶のＳｉ基板、 ２は厚い酸化膜、 ３はエピタキシャル成長されたｎ゛層、４はエピタキシ
ャル成長されたｐ−層、５は選択処理のマスクである窒
化膜、 ６は窓、 ７は導孔、 ８は空洞、 ９はＳｔＯ□、 １０は薄い酸化膜、 １１はポリＳｉ１ １２は酸化膜、 である。 第２の実施例の工程を示す断面模式国 策 図 第１の実施例の工程を示す断面模式国 策 図 （ａ） 導孔形成位置と開口形状を例示する国 策 図

Claims (2)

【特許請求の範囲】
1. （１）単結晶基板表面を選択的に絶縁材料層で被覆する
   工程、 前記基板の被覆されていない表面に第１の不純物濃度で
   ある第１の半導体層をエピタキシャル成長させる工程、 前記第１の半導体層上に、前記第１の不純物濃度よりも
   低い第２の不純物濃度の第２の半導体層をエピタキシャ
   ル成長させる工程、 前記第２の半導体層表面の一部分を除く前記基板表面に
   、化学的に安定な材料の皮膜を選択的に形成する工程、 前記選択的に形成された皮膜をマスクとして前記第２の
   半導体層を選択的にエッチングし、前記第１の半導体層
   に達する開口を形成する工程、前記開口を経由するエッ
   チング処理によって前記第１の半導体層を除去し、前記
   第２の半導体層の下に空洞を形成する工程、及び 前記空洞が形成された前記基板を熱酸化し、前記空洞お
   よび前記開口を酸化物で充填する工程を包含することを
   特徴とする半導体装置の製造方法。
2. （２）請求項（１）の半導体装置の製造方法に於いて、
   前記空洞形成までの一連の工程を終了した後に、前記空
   洞が形成された前記基板を熱酸化し、前記開口および前
   記空洞の内部表面を酸化物で被覆する工程、 被覆性の良い堆積法によって珪素層を堆積し、前記空洞
   を充填する工程、および 前記空洞内に充填された珪素層の表面に酸化膜を形成す
   る工程 を包含することを特徴とする半導体装置の製造方法。