[go: up one dir, main page]

JPH02203318A - Driving circuit for matrix type liquid crystal display device - Google Patents

Driving circuit for matrix type liquid crystal display device

Info

Publication number
JPH02203318A
JPH02203318A JP1023485A JP2348589A JPH02203318A JP H02203318 A JPH02203318 A JP H02203318A JP 1023485 A JP1023485 A JP 1023485A JP 2348589 A JP2348589 A JP 2348589A JP H02203318 A JPH02203318 A JP H02203318A
Authority
JP
Japan
Prior art keywords
voltage
output
level
display device
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1023485A
Other languages
Japanese (ja)
Inventor
Hirofumi Fukuoka
宏文 福岡
Yoshiharu Kanetani
吉晴 金谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1023485A priority Critical patent/JPH02203318A/en
Priority to US07/470,623 priority patent/US5111195A/en
Priority to EP90300929A priority patent/EP0381429B1/en
Priority to DE69012846T priority patent/DE69012846T2/en
Priority to KR1019900001084A priority patent/KR930001650B1/en
Publication of JPH02203318A publication Critical patent/JPH02203318A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

PURPOSE:To improve the contrast of the display device and to reduce electric power consumption by comparing an input signal level and the voltage level of a video signal output section based on the output video signal level in previous scanning and controlling an input signal level. CONSTITUTION:The output voltage VG of a differential amplifier 1 changes cooperatively with the level of the input video signal. The gate of an output transistor (TR) 10 is controlled by the voltage VG and a discharge current i01 flows when the voltage VG is larger than the voltage VOUT of an output line 9. As a result, the voltage VOUT is increased up to the voltage equal to the input voltage VIN of the amplifier 1. On the other hand, a drain current flows in the TR 10 and an output transistor 12 is turned on so that a discharge current i02 flows if the voltage VG is smaller than the voltage VOUT. As a result, the voltage VOUT is lowered until the voltage VOUT equals to the voltage VIN. The contrast of the display device is improved in this way and the electric power consumption is reduced.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はマトリクス型液晶表示装置のための駆動回路に
関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a drive circuit for a matrix type liquid crystal display device.

(従来の技術) マトリクス型液晶表示装置は、近年における設計技術及
び製造技術の急速な進歩により、CRTに匹敵する表示
品質を獲得しつつある。マトリクス型液晶表示装置は、
薄型軽量であること、消費電力が小さいこと等の優れた
特徴を有しているため、テレビ受像機の表示部や、パー
ソナルコンピュータ等の情報機器用の表示装置等の広汎
な用途が期待されている。
(Prior Art) Due to rapid advances in design technology and manufacturing technology in recent years, matrix-type liquid crystal display devices are achieving display quality comparable to that of CRTs. The matrix type liquid crystal display device is
Because it has excellent characteristics such as being thin and lightweight and having low power consumption, it is expected to be used in a wide range of applications, such as the display part of television receivers and display devices for information devices such as personal computers. There is.

第3図に従来のマトリクス型液晶表示装置の一例を模式
的に示す。第3図のマトリクス型液晶表示装置は、絵素
を駆動するためのスイ・ツチング素子としてT F T
 (Th1n Film TransiStor)を用
いたものである。スイッチング素子をしては他に、MO
Sトランジスタ等を用いることができる0表示ユニット
としてのTFT液晶パネル100は0行m列のマトリク
ス状に配列された絵素103を備えている。第3図に於
いて水平方向に一列に並ぶ複数の絵素103によって1
本の水平走査線が構成される。各絵素103の近傍には
TPTIO4がそれぞれ設けられ、TFT104のドレ
イン電極は絵素103のtf!に接続されている。全て
の絵素103の電極には共通の対向電極105が配置さ
れている。TFT液晶パネル100にはn本の走査電極
101が平行に配設されている。j番目の走査″:4f
ifi101にはj番目の水平走査線の絵素103に対
応するTFT104のゲート電極が接続されている、走
査電極101に直交するようにm本の信号電極102が
平行に配設されている。1番目の信号″を極102には
i列目のTPT104のソース電極が接続されている。
FIG. 3 schematically shows an example of a conventional matrix type liquid crystal display device. The matrix type liquid crystal display device shown in FIG. 3 uses T F T as a switching element for driving picture elements.
(Th1n Film TransiStor). In addition to the switching elements, MO
A TFT liquid crystal panel 100 as a 0 display unit that can use an S transistor or the like includes picture elements 103 arranged in a matrix of 0 rows and m columns. In FIG. 3, a plurality of picture elements 103 arranged in a row in the horizontal direction
The horizontal scan lines of the book are constructed. A TPTIO4 is provided near each picture element 103, and the drain electrode of the TFT 104 is connected to the tf! of the picture element 103. It is connected to the. A common counter electrode 105 is arranged between the electrodes of all the picture elements 103. In the TFT liquid crystal panel 100, n scanning electrodes 101 are arranged in parallel. jth scan'': 4f
Ifi 101 is connected to the gate electrode of TFT 104 corresponding to pixel 103 of the j-th horizontal scanning line, and m signal electrodes 102 are arranged in parallel so as to be perpendicular to scanning electrode 101 . The source electrode of the i-th TPT 104 is connected to the pole 102 of the first signal.

TFT液晶パネル100はゲートドライバ(垂直走査手
段)200及びソースドライバ(映像信号出力手段)3
00を含む駆動回路によって駆動される。ゲートドライ
バ200及びソースドライバ300はTFTパネル10
0の走査型1101及び信号電極102にそれぞれ接続
されている。
The TFT liquid crystal panel 100 includes a gate driver (vertical scanning means) 200 and a source driver (video signal output means) 3
It is driven by a drive circuit including 00. The gate driver 200 and the source driver 300 are the TFT panel 10
0 scanning type 1101 and signal electrode 102, respectively.

映像信号はソースドライバ300に入力される。The video signal is input to source driver 300.

ゲートドライバ200に入力される走査パルス及びソー
スドライバ300に入力されるサンプリングクロック等
の制御信号は図外のコントロール回路から与えられる。
Control signals such as a scanning pulse input to the gate driver 200 and a sampling clock input to the source driver 300 are provided from a control circuit not shown.

第3図のマトリクス型液晶表示装置における表示動作を
第4図を9照して説明する。ゲートドライバ200は、
第4図に示すように、TFTパネル100の走査型f!
101に順次、ゲートオン信号を印加する。即ち、ゲー
トドライバ200は水平走査線を所定の順序で走査する
4 1本の水平走査線の走査には時間T8が割り当てら
れている。
The display operation in the matrix type liquid crystal display device of FIG. 3 will be explained with reference to FIG. 4. The gate driver 200 is
As shown in FIG. 4, the scanning f!
A gate-on signal is sequentially applied to 101. That is, the gate driver 200 scans the horizontal scanning lines in a predetermined order. A time T8 is allocated to scanning one horizontal scanning line.

j番目の水平走査線が走査されると、j番目の走査電陽
101に接続されたTFT104がオンする。ソースド
ライバ300は、入力される映像信号を所定のサンプリ
ング周波数でサンプリングし、ゲートドライバ200に
よるゲートオン信号の出力に同期して信号ti102に
映像信号を出力する。従って、オン状態のTFT104
を介して絵素103に映像信号が書き込まれる。絵素1
03に書き込まれた信号は、次の書き込み時迄の時間T
、の間にわたって保持される。
When the j-th horizontal scanning line is scanned, the TFT 104 connected to the j-th scanning electrode 101 is turned on. The source driver 300 samples the input video signal at a predetermined sampling frequency, and outputs the video signal as a signal ti102 in synchronization with the output of the gate-on signal by the gate driver 200. Therefore, the TFT 104 in the on state
A video signal is written to the picture element 103 via the pixel 103. Picture element 1
The signal written in 03 is the time T until the next write.
, is maintained for a period of .

上述の従来の駆動回路による書き込み動作をより詳細に
説明する。第5図にソースドライバ300の一例の出力
段の回路図を示す、第5図の回路は1本の信号電極10
2に対応している。
The write operation by the above-mentioned conventional drive circuit will be explained in more detail. FIG. 5 shows a circuit diagram of an output stage of an example of the source driver 300. The circuit in FIG.
It corresponds to 2.

映像信号はサンプリングパルスが入力されることによっ
てサンプリングコンデンサC5□2に蓄積される。映像
信号の絵素103に対する書き込みに際しては、第6図
に示すように、先ず、前回に書き込まれた信号を信号電
極102から消去するためにディスチャージ(DIS>
信号がハイレベルにされる、従ってトランジスタ303
を介して信号電極103がディスチャージされ、その電
位が接地レベルに引き下げられる0次にトランスファ(
TRF)信号がハイレベルにされ、サンプリングコンデ
ンサCgs。に蓄積されていた信号が、ホールドコンデ
ンサCHに転送されると共に、差動増幅器301及び出
力トランジスタ302を含む出力回路を介して、出力線
306に接続された信号電極102に出力される。トラ
ンジスタ305は負荷として機能している。TRF信号
がハイレベルにされると同時に、前述のゲートドライバ
200によって何れかの走査電極101に対応するTF
T104がオン状態にされ、信号電極102上の映像信
号がオンしたTFT104に接続されている絵素103
に書き込まれる。
The video signal is accumulated in the sampling capacitor C5□2 by inputting the sampling pulse. When writing a video signal to the picture element 103, as shown in FIG.
The signal is brought to a high level, thus transistor 303
The signal electrode 103 is discharged through the zero-order transfer (
TRF) signal is set to high level, and the sampling capacitor Cgs. The signal stored in is transferred to the hold capacitor CH and output to the signal electrode 102 connected to the output line 306 via an output circuit including a differential amplifier 301 and an output transistor 302. Transistor 305 functions as a load. At the same time that the TRF signal is set to high level, the TF corresponding to any of the scanning electrodes 101 is activated by the gate driver 200 described above.
The picture element 103 connected to the TFT 104 in which T104 is turned on and the video signal on the signal electrode 102 is turned on.
will be written to.

(発明が解決しようとする課題) 上述した従来の駆動回路では、第5図に示す回路図から
れかるように、そのソースドライバ300に、入力信号
■、の電圧レベルが信号電極102の電圧より低い場合
に、信号電極102の電圧を引き下げる手段が備わって
いなかったため、書き込みに先立ってDIS信号によっ
て信号電極102をディスチャージする必要があった。
(Problems to be Solved by the Invention) In the conventional drive circuit described above, as can be seen from the circuit diagram shown in FIG. Since there was no means for lowering the voltage of the signal electrode 102 when the voltage was low, it was necessary to discharge the signal electrode 102 using the DIS signal prior to writing.

第6図かられかるように、DIS信号の存在は、絵素1
03への書き込み時間を減少せしめ、従って絵素103
の充電度を向上させる上での障害、ひいては液晶表示装
置のコントラストを改善する上での障害となっていた。
As can be seen from Fig. 6, the presence of the DIS signal indicates that the picture element 1
03, thus reducing the writing time to pixel 103.
This has been an obstacle to improving the charging degree of the liquid crystal display device, and has also become an obstacle to improving the contrast of the liquid crystal display device.

また、DIS信号によって全ての信号電極102が同時
にディスチャージされるため、そのときに大きな放電電
流がソースドライバ300に流れる。更に、DIS信号
によるディスチャージは各水平走査線の走査に於いて行
われるので、ソースドライバ300の消費電力が大き゛
くなる。
Furthermore, since all the signal electrodes 102 are simultaneously discharged by the DIS signal, a large discharge current flows through the source driver 300 at that time. Furthermore, since discharging by the DIS signal is performed during scanning of each horizontal scanning line, the power consumption of the source driver 300 increases.

本発明はこのような現状に鑑みてなされたものであり、
その目的とするところは、上記DIS信号が不要であり
、表示装置のコントラストを改善し、消費電力を減少さ
せることができるマトリクス型液晶表示装置のための駆
動回路を提供することにある。
The present invention was made in view of the current situation, and
The object is to provide a drive circuit for a matrix type liquid crystal display device that does not require the DIS signal, improves the contrast of the display device, and reduces power consumption.

(課題を解決するための手段) 本発明のマトリクス型液晶表示装置のための駆動回路は
、複数の絵素がマトリクス状に配列された表示ユニット
を有するマトリクス型液晶表示装置のための、該表示ユ
ニットを水平走査線毎に走査する垂直走査手段と、該垂
直走査手段による水平走査線の走査毎に映像信号を出力
部を介して該表示ユニットに対して出力する映像信号出
力手段とを有する駆動回路であって、該映像信号出力手
段が、入力信号レベルと前の走査に於ける出力映像信号
レベルに基づく該手段の該出力部の電圧レベルとを比較
する比較手段、及び該入力信号レベルが該電圧レベルよ
りも高ければ、該電圧レベルを実質的に該入力信号レベ
ルにまで引き上げ、該入力信号レベルが該電圧レベルよ
りも低ければ、該電圧レベルを実質的に該入力信号レベ
ルにまで引き下げる出力信号制御手段を備えており、そ
のことにより上記目的が達成される。
(Means for Solving the Problems) A drive circuit for a matrix type liquid crystal display device of the present invention is a driving circuit for a matrix type liquid crystal display device having a display unit in which a plurality of picture elements are arranged in a matrix. A drive having a vertical scanning means for scanning the unit for each horizontal scanning line, and a video signal outputting means for outputting a video signal to the display unit via an output section every time the vertical scanning means scans a horizontal scanning line. a circuit, wherein the video signal output means compares an input signal level with a voltage level of the output section of the means based on an output video signal level in a previous scan; If the voltage level is higher than the voltage level, the voltage level is raised to substantially the input signal level; if the input signal level is lower than the voltage level, the voltage level is lowered to substantially the input signal level. An output signal control means is provided, whereby the above object is achieved.

(実施例) 本発明を実施例について以下に説明する。(Example) The invention will now be described with reference to examples.

本実施例の駆動回路は第3図に示した従来の駆動回路と
同様に、ゲートドライバ及びソースドライバを備えてい
る。第1図に該ソースドライバの出力段の回路図を示す
、映像信号が入力される入力線6は、2個のゲート7及
び8を介して差動増幅器1の非反転入力端子に接続され
ている。入力線6には、第5図に示した回路と同様に、
サンプリングコンデンサC□、及びホールドコンデンサ
CHが接続されている。、差動増幅器1の出力線13は
出力トランジスタ2のゲートに接続されている。出力ト
ランジスタ2のソースから出力線9を介して出力信号が
取り出される。出力線9は差動増幅器1の反転入力端子
に接続されている。電源と差動増幅器10の出力線13
との間にはトランジスタ10が配設されている。トラン
ジスタ10のゲートは出力線9に接続されている。トラ
ンジスタ10は差動増幅器1の出力信号レベルVQと出
力線9上の信号レベルV。U、とを比較するためのもの
である。電源とアースとの間には出力制御トランジスタ
11が配設されている。トランジスタ11のゲートはト
ランジスタ10のドレインに接続されている。出力トラ
ンジスタ2のソースとアースとの間には、もう一つの出
力トランジスタ12が配設されている。出力トランジス
タ12のゲートはトランジスタ11のソースに接続され
ている。
The drive circuit of this embodiment includes a gate driver and a source driver, similar to the conventional drive circuit shown in FIG. FIG. 1 shows a circuit diagram of the output stage of the source driver. An input line 6 into which a video signal is input is connected to a non-inverting input terminal of a differential amplifier 1 via two gates 7 and 8. There is. The input line 6 has the same circuit as shown in FIG.
A sampling capacitor C□ and a hold capacitor CH are connected. , the output line 13 of the differential amplifier 1 is connected to the gate of the output transistor 2. An output signal is taken out from the source of the output transistor 2 via an output line 9. Output line 9 is connected to the inverting input terminal of differential amplifier 1. Power supply and output line 13 of differential amplifier 10
A transistor 10 is arranged between the two. The gate of transistor 10 is connected to output line 9. Transistor 10 connects the output signal level VQ of differential amplifier 1 and the signal level V on output line 9. This is for comparison with U. An output control transistor 11 is arranged between the power supply and ground. The gate of transistor 11 is connected to the drain of transistor 10. Another output transistor 12 is arranged between the source of the output transistor 2 and ground. The gate of output transistor 12 is connected to the source of transistor 11.

第1図の回路の動作を説明する。映像信号はサンプリン
グパルスがゲート7に入力されることによってサンプリ
ングコンデンサC,MPに蓄積される0次にトランスフ
ァ(TRF)信号がハイレベルにされ、サンプリングコ
ンデンサC30,に蓄積されていた信号が、ホールドコ
ンデンサCHに転送されると共に、差動増幅器1に入力
される。差動増幅器1は非反転増幅器として動作するの
で、差動増幅器1の出力電圧v0は実質的に入力映像信
号のレベルに連動して変化する。
The operation of the circuit shown in FIG. 1 will be explained. As for the video signal, when the sampling pulse is input to the gate 7, the 0th order transfer (TRF) signal stored in the sampling capacitors C and MP is made high level, and the signal stored in the sampling capacitor C30 is held. The signal is transferred to the capacitor CH and is also input to the differential amplifier 1. Since the differential amplifier 1 operates as a non-inverting amplifier, the output voltage v0 of the differential amplifier 1 changes substantially in conjunction with the level of the input video signal.

電圧■、が出力線9の電圧V。U、よりも大きい場合に
は、電圧V。によって出力トランジスタ10のゲートが
制御され、充電電流to+が流れる。
The voltage ■ is the voltage V of the output line 9. If U, the voltage V. The gate of output transistor 10 is controlled by , and charging current to+ flows.

その結果、電圧V 0.Yは、差動増幅器1の入力電圧
VINに等しくなるまで引き上げられる。このとき、ト
ランジスタ10.11及び12はオフしている。
As a result, the voltage V0. Y is raised until it becomes equal to the input voltage VIN of the differential amplifier 1. At this time, transistors 10, 11 and 12 are off.

他方、電圧V、が電圧V。、Tよりも小さい場合には、
トランジスタ10にドレイン電流が流れ、トランジスタ
10のドレイン電圧によって出力制御トランジスタ11
のゲートが制御され、トランジスタ11にドレイン電流
が流れる。従って、出力トランジスタ12がオンし、放
at流io2が流れる。その結果、電圧v08.は電圧
v1、に等しくなるまで引き下げられる。
On the other hand, the voltage V is the voltage V. , if it is smaller than T, then
A drain current flows through the transistor 10, and the output control transistor 11 is controlled by the drain voltage of the transistor 10.
The gate of transistor 11 is controlled, and a drain current flows through transistor 11. Therefore, the output transistor 12 is turned on, and the free current io2 flows. As a result, the voltage v08. is lowered until it becomes equal to the voltage v1.

このように、本実施例の駆動回路では、従来必要とされ
ていたDIS信号による信号電極のディスチャージが不
要である。第2図に示すように、本実施例の駆動回路を
用いれば、−水平走査線の走査に割り当てられた時間T
、の全てを絵素に対する書き込みに利用することができ
る。従って、従来に比較して絵素の充電度が高められ、
表示装置のコントラストが改善される。また、上述した
ディスチャージに伴う電流がなくなる上、必要とされる
電流は、入力電圧V1Hと出力電圧V。U7との差を埋
めるためのものだけであるから、駆動回路を含む表示装
置の消費電力が大きく減少する。
In this way, the drive circuit of this embodiment eliminates the need for discharging the signal electrodes using the DIS signal, which was conventionally required. As shown in FIG. 2, if the drive circuit of this embodiment is used, - the time T allocated for scanning the horizontal scanning line
, can all be used for writing to picture elements. Therefore, the charge level of the picture element is increased compared to the conventional method,
The contrast of the display device is improved. Moreover, the current associated with the above-mentioned discharge is eliminated, and the required currents are the input voltage V1H and the output voltage V. Since it is only for filling the difference with U7, the power consumption of the display device including the drive circuit is greatly reduced.

(発明の効果) 本発明によれば、表示装置のコントラストを改善し、消
費電力を減少させることができる、マトリクス型液晶表
示装置のための駆動回路が提供される。
(Effects of the Invention) According to the present invention, a drive circuit for a matrix type liquid crystal display device is provided, which can improve the contrast of the display device and reduce power consumption.

マトリクス型液晶表示装置の分野では、今後、表示画面
の大型化や高精細化が追求されることが考えられる。こ
れに伴って、絵素に対する書き込み時間を一層短くせざ
るを得ないであろう、更に、画面の大型化によって表示
パネル内のソース容量やゲート容量が増大し、信号の遅
延時間が大きくなるであろうことを考慮すると、絵素に
対する書き込みの条件は益々厳しくなると思われる0本
発明はこのような状況に対してきわめて有効である。
In the field of matrix-type liquid crystal display devices, it is thought that larger display screens and higher definition will be pursued in the future. Along with this, the writing time for picture elements will have to be further shortened.Furthermore, as the screen becomes larger, the source capacitance and gate capacitance within the display panel will increase, increasing the signal delay time. Taking these into account, it is thought that the conditions for writing to picture elements will become increasingly strict.The present invention is extremely effective in such situations.

画面の高精細化に伴い、信号取り出し端子が増大するの
で、高密度実装の技術が必要になると考えられる。高密
度実装の技術としては、COGが有望視されているが、
本発明によって達成される消費電力の低減は、COGに
よる高密度実装の実現に於いても非常に有効である。
As the resolution of screens increases, the number of signal extraction terminals increases, so high-density packaging technology is considered to be necessary. COG is seen as a promising technology for high-density packaging, but
The reduction in power consumption achieved by the present invention is also very effective in realizing high-density packaging using COG.

、・・   の  t= 日 第1図は本発明の一実施例に於けるソースドライバの出
力段の回路図、第2図はその実施例の動作を説明するた
めのタイミングチャート、第3図は従来のマトリクス型
液晶表示装置の一例を模式的に示す図、第4図はそのマ
トリクス型液晶表示装置に於けるゲートオン信号のタイ
ミングチャート、第5図は従来のマトリクス型液晶表示
装置のための駆動回路に於けるソースドライバの一例の
出力段の回路図、第6図は第5図のソースドライバを有
する駆動回路の動作を説明するためのタイミングチャー
トである。
,...'s t=day FIG. 1 is a circuit diagram of the output stage of a source driver in an embodiment of the present invention, FIG. 2 is a timing chart for explaining the operation of the embodiment, and FIG. 3 is a timing chart for explaining the operation of the embodiment. A diagram schematically showing an example of a conventional matrix type liquid crystal display device, FIG. 4 is a timing chart of a gate-on signal in the matrix type liquid crystal display device, and FIG. 5 is a drive diagram for the conventional matrix type liquid crystal display device. A circuit diagram of an output stage of an example of a source driver in the circuit, and FIG. 6 is a timing chart for explaining the operation of the drive circuit having the source driver of FIG. 5.

1・・・差動増幅器、2.12・・・出力トランジスタ
、6・・・入力線、9・・・出力線、10・・・比較用
トランジスタ、11・・・出力制御トランジスタ、10
0・・・TFT液晶パネル、101・・・走査tf!、
102・・・信号電極、103・・・絵素、104・・
・TPT、200・・・ゲートドライバ、300・・・
ソースドライバ。
DESCRIPTION OF SYMBOLS 1... Differential amplifier, 2.12... Output transistor, 6... Input line, 9... Output line, 10... Comparison transistor, 11... Output control transistor, 10
0...TFT liquid crystal panel, 101...Scanning tf! ,
102...Signal electrode, 103...Picture element, 104...
・TPT, 200... Gate driver, 300...
source driver.

第3図 以上Figure 3 that's all

Claims (1)

【特許請求の範囲】 1、複数の絵素がマトリクス状に配列された表示ユニッ
トを有するマトリクス型液晶表示装置のための、該表示
ユニットを水平走査線毎に走査する垂直走査手段と、該
垂直走査手段による水平走査線の走査毎に映像信号を出
力部を介して該表示ユニットに対して出力する映像信号
出力手段とを有する駆動回路であつて、 該映像信号出力手段が 入力信号レベルと前の走査に於ける出力映像信号レベル
に基づく該手段の該出力部の電圧レベルとを比較する比
較手段、及び 該入力信号レベルが該電圧レベルよりも高ければ、該電
圧レベルを実質的に該入力信号レベルにまで引き上げ、
該入力信号レベルが該電圧レベルよりも低ければ、該電
圧レベルを実質的に該入力信号レベルにまで引き下げる
出力信号制御手段を備えている マトリクス型液晶表示装置のための駆動回路。
[Scope of Claims] 1. Vertical scanning means for scanning the display unit for each horizontal scanning line, for a matrix type liquid crystal display device having a display unit in which a plurality of picture elements are arranged in a matrix; A drive circuit comprising a video signal output means for outputting a video signal to the display unit via an output section every time a horizontal scanning line is scanned by the scanning means, the video signal output means having an input signal level and a predetermined level. a comparison means for comparing the voltage level of the output section of the means based on the output video signal level in the scanning of the input signal; and if the input signal level is higher than the voltage level, the voltage level is substantially lowered to Raise the signal level to
A driving circuit for a matrix type liquid crystal display device, comprising output signal control means for reducing the voltage level substantially to the input signal level if the input signal level is lower than the voltage level.
JP1023485A 1989-01-31 1989-01-31 Driving circuit for matrix type liquid crystal display device Pending JPH02203318A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP1023485A JPH02203318A (en) 1989-01-31 1989-01-31 Driving circuit for matrix type liquid crystal display device
US07/470,623 US5111195A (en) 1989-01-31 1990-01-26 Driving circuit for a matrix type display device
EP90300929A EP0381429B1 (en) 1989-01-31 1990-01-30 A driving circuit for a matrix type display device
DE69012846T DE69012846T2 (en) 1989-01-31 1990-01-30 Driver circuit for matrix-like display devices.
KR1019900001084A KR930001650B1 (en) 1989-01-31 1990-01-31 Driving circuit of matrix type display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1023485A JPH02203318A (en) 1989-01-31 1989-01-31 Driving circuit for matrix type liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH02203318A true JPH02203318A (en) 1990-08-13

Family

ID=12111828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1023485A Pending JPH02203318A (en) 1989-01-31 1989-01-31 Driving circuit for matrix type liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH02203318A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04208994A (en) * 1990-12-05 1992-07-30 Sharp Corp Driving circuit for liquid crystal display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63311816A (en) * 1987-06-15 1988-12-20 Hitachi Ltd Capacitive load drive circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63311816A (en) * 1987-06-15 1988-12-20 Hitachi Ltd Capacitive load drive circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04208994A (en) * 1990-12-05 1992-07-30 Sharp Corp Driving circuit for liquid crystal display device

Similar Documents

Publication Publication Date Title
US10950323B2 (en) Shift register unit, control method thereof, gate driving device, display device
US7839374B2 (en) Liquid crystal display device and method of driving the same
CN109491158B (en) Display panel and display device
US5111195A (en) Driving circuit for a matrix type display device
JP3037886B2 (en) Driving method of liquid crystal display device
US6683591B2 (en) Method for driving liquid crystal display device
CN109634010B (en) Display device
JPH075852A (en) Method for removal of cross talk in liquid-crystal display device and liquid-crystal display device
CN108628049B (en) Array substrate, display panel and display device
US11482184B2 (en) Row drive circuit of array substrate and display device
US20210225312A1 (en) Shift register unit and driving method thereof, gate driving circuit and display device
US20090085849A1 (en) Fast Overdriving Method of LCD Panel
CN108428469B (en) Shifting register unit and driving method thereof, grid driving circuit and display device
KR100341068B1 (en) Digital-to-analogue converters, active matrix liquid crystal display using the same, and digital-to-analogue conversion method
JP3305931B2 (en) Liquid crystal display
CN110047451A (en) Source electrode driver, array substrate and liquid crystal display panel
JPH07181927A (en) Image display device
US6891521B2 (en) Driving method for a liquid crystal display device and driving circuits thereof
KR20040023569A (en) Display drive method, display element, and display
CN101521043B (en) shift register
KR100751197B1 (en) Gate driving circuit of liquid crystal display device
CN110244481B (en) Array substrate, liquid crystal display device and driving method
JPH02203318A (en) Driving circuit for matrix type liquid crystal display device
CN108538236A (en) Array substrate and its driving method, display device
JP3476865B2 (en) Driving method of liquid crystal display device