JPH0219898A - Image decoding and displaying device - Google Patents
Image decoding and displaying deviceInfo
- Publication number
- JPH0219898A JPH0219898A JP63168778A JP16877888A JPH0219898A JP H0219898 A JPH0219898 A JP H0219898A JP 63168778 A JP63168778 A JP 63168778A JP 16877888 A JP16877888 A JP 16877888A JP H0219898 A JPH0219898 A JP H0219898A
- Authority
- JP
- Japan
- Prior art keywords
- image
- storage device
- decoding
- image information
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Editing Of Facsimile Originals (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、イメージ表示に関し、特に、イメージ情報の
縮小表示を行うイメージ復号表示装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to image display, and particularly to an image decoding and display device that displays image information in a reduced size.
従来、この種のイメージ復号表示装置は、第6図に示す
ように、イメージ符号記憶装置31と、イメージ復号装
置32と、イメージ記憶装置33と、表示イメージ記憶
装置34と、イメージ表示装置35と、イメージ縮小装
置36と、制御装置37と、バス38とから構成されて
いる。Conventionally, this type of image decoding and display device has an image code storage device 31, an image decoding device 32, an image storage device 33, a display image storage device 34, and an image display device 35, as shown in FIG. , an image reduction device 36, a control device 37, and a bus 38.
第7図は、イメージ縮小装置36の構成を示す。FIG. 7 shows the configuration of the image reduction device 36.
このイメージ縮小装置は、イメージ縮小部39、第1バ
ツフアー40、第1バッファー制御部41、第2バツフ
アー42、第2バッファー制御部43より構成され、バ
ス38に接続されている。This image reduction device includes an image reduction section 39, a first buffer 40, a first buffer control section 41, a second buffer 42, and a second buffer control section 43, and is connected to a bus 38.
第8図は、イメージ縮小装置36のアドレスデコード部
の構成を示す。イメージ縮小部39からのアドレスデコ
ード部46、制御装置37からの第1バツフアー40の
アドレスデコード部47および調停部48より構成され
る。FIG. 8 shows the configuration of the address decoding section of the image reduction device 36. It is composed of an address decoding section 46 from the image reduction section 39, an address decoding section 47 of the first buffer 40 from the control device 37, and an arbitration section 48.
第9図は、従来のイメージ復号表示装置のアドレスマツ
プ49を示す。FIG. 9 shows an address map 49 of a conventional image decoding display device.
第6図〜第9図に基づいて、従来のイメージ復号表示装
置の動作を説明する。イメージ情報を縮小表示する際に
は、イメージ符号記憶装置31のイメージ符号をイメー
ジ復号装置32が復号してイメージ情報を生成し、イメ
ージ記憶装置33に転送し、更に、イメージ記憶装置3
3からイメージ縮小装置36に縮小されるイメージ情報
を転送し、イメージ縮小装置36でイメージ情報の縮小
を行い、イメージ縮小装置36から表示イメージ記憶装
置34に、縮小されたイメージ情報を転送し、イメージ
表示装置35に表示していた。The operation of the conventional image decoding and display device will be explained based on FIGS. 6 to 9. When displaying image information in a reduced size, the image decoding device 32 decodes the image code in the image code storage device 31 to generate image information, and transfers it to the image storage device 33.
The image information to be reduced is transferred from 3 to the image reduction device 36, the image information is reduced by the image reduction device 36, the reduced image information is transferred from the image reduction device 36 to the display image storage device 34, and the image information is transferred from the image reduction device 36 to the display image storage device 34. It was displayed on the display device 35.
第9図のアドレスマツプ49かられかるように、イメー
ジ復号装置32からイメージ記憶装置33にイメージ情
報を転送してから、更にイメージ縮小装置36の第1バ
ツフアー40にイメージ情報を転送していた。このため
第10図に示すように従来のデータの流れでは、イメー
ジ符号記憶装置31からイメージ符号を読出してからイ
メージ表示装置35に表示するまで’7’l=t、+t
2+j3の時間がかかっていた。As can be seen from the address map 49 in FIG. 9, image information is transferred from the image decoding device 32 to the image storage device 33 and then further transferred to the first buffer 40 of the image reduction device 36. Therefore, as shown in FIG. 10, in the conventional data flow, from reading the image code from the image code storage device 31 to displaying it on the image display device 35, '7'l=t, +t
It took 2+j3 time.
上述した従来のイメージ復号表示装置は、イメージ情報
を縮小表示する際に、イメージ記憶装置からイメージ縮
小装置に縮小されるイメージ情報を転送し、イメージ縮
小装置から表示イメージ記憶装置に縮小されたイメージ
情報を転送するので、転送処理に時間がかかるという欠
点がある。When the above-mentioned conventional image decoding display device displays image information in a reduced size, it transfers the reduced image information from the image storage device to the image reduction device, and transfers the reduced image information from the image reduction device to the display image storage device. The disadvantage is that the transfer process takes time.
本発明の目的は、このような従来の欠点を除去し、処理
時間を短縮できるイメージ復号表示装置を提供すること
にある。SUMMARY OF THE INVENTION An object of the present invention is to provide an image decoding and display device that can eliminate such conventional drawbacks and shorten processing time.
本発明は、イメージ符号を記憶するイメージ符号記憶装
置と、このイメージ符号記憶装置から続出されたイメー
ジ符号をイメージ情報に復号化するイメージ復号装置と
、このイメージ復号装置から転送されるイメージ情報を
記憶するイメージ記憶装置と、このイメージ記憶装置か
ら読出されたイメージ情報を縮小するイメージ縮小装置
と、縮小されたイメージ情報を記憶する表示イメージ記
憶装置と、この表示イメージ記憶装置から続出された縮
小イメージ情報を表示するイメージ表示装置とを備える
イメージ復号表示装置において、前記イメージ復号装置
から前記イメージ記憶装置にイメージ情報を転送する際
に、同時に、前記イメージ縮小Vi’llにイメージ情
報を転送する手段を有することを特徴とする。The present invention provides an image code storage device that stores image codes, an image decoding device that decodes the image codes sequentially output from the image code storage device into image information, and a storage device that stores image information transferred from the image decoding device. an image storage device that reduces image information read from the image storage device; a display image storage device that stores the reduced image information; and reduced image information successively output from the display image storage device. An image decoding and display device comprising an image display device for displaying an image, the image decoding and display device having means for simultaneously transferring image information to the image reduction device when transferring image information from the image decoding device to the image storage device. It is characterized by
第1図は、本発明のイメージ復号表示装置の一実施例の
構成図である。本実施例の基本的構成は第6図に示した
従来のイメージ復号表示装置と同しである。FIG. 1 is a block diagram of an embodiment of an image decoding display device of the present invention. The basic configuration of this embodiment is the same as the conventional image decoding and display device shown in FIG.
このイメージ復号表示装置は、光ディスク(OD :
0ptical Disk)であるイメージ符号記憶装
置1と、コープ・ツク(CODEC)であるイメージ復
号装置2と、イメージメモリ (T M : Imag
e Memory)であるイメージ記憶装置3と、フレ
ームメモリ (F M : Frame Memory
)である表示イメージ記憶装置4と、陰極線管(CRT
)であるイメージ表示装置5と、リダクション・コント
ローラ(RC: Reduction Control
ler)であるイメージ縮小装置6と、中央処理装置(
CP U)である制御装置7と、バス(BUS)8とに
より構成される。This image decoding display device is an optical disc (OD:
An image code storage device 1 which is a 0ptical disk, an image decoding device 2 which is a CODEC, and an image memory (T M :Imag).
The image storage device 3 is a frame memory (FM), which is a
) and a cathode ray tube (CRT).
), and a reduction controller (RC).
an image reduction device 6 which is a central processing unit (ler), and a central processing unit (
It is composed of a control device 7 (CPU) and a bus (BUS) 8.
第2図は、イメージ縮小装置6の構成を示す。FIG. 2 shows the configuration of the image reduction device 6. As shown in FIG.
イメージ縮小装置は、イメージ縮小部9、第1バツフア
ー10、第1バツフアー制?111 部11 、第2バ
ツフアー12、第2バッファー制御部13より構成され
、ハス8に接続されている。The image reduction device includes an image reduction unit 9, a first buffer 10, and a first buffer system? 111 section 11 , a second buffer 12 , and a second buffer control section 13 , and is connected to the lotus 8 .
第3図は、イメージ縮小装置6のアドレスデコード部の
構成を示す。このアドレスデコード部は、イメージ縮小
部9からのアドレスデコード部16、制御装置7からの
第1バツフアー10のアドレスデコード部17、制御装
置7からのイメージ記憶装置3と第1バツフアー10と
の重複部分のアドレスデコード部19、重複選択回路2
1、調停部18より構成されている。FIG. 3 shows the configuration of the address decoding section of the image reduction device 6. This address decoding section includes an address decoding section 16 from the image reduction section 9, an address decoding section 17 of the first buffer 10 from the control device 7, and an overlapping portion between the image storage device 3 from the control device 7 and the first buffer 10. Address decoding section 19, duplication selection circuit 2
1, an arbitration section 18.
このアドレスデコード部は、第8図に示した従来のアド
レスデコード部に、アドレスデコード部19、重複選択
回路21を追加した構成となっており、アドレスデコー
ド部19により、イメージ記憶装置3とイメージ縮小装
置6の第1バツフアー10との重複部分のアドレスデコ
ードを行い、重複選択回路21へのモード信号が1”の
ときには重複選択を無効にし、モード信号が“0”のと
きには重複選択を有効にする。This address decoding section has a configuration in which an address decoding section 19 and a duplication selection circuit 21 are added to the conventional address decoding section shown in FIG. Decodes the address of the overlapped portion of the device 6 with the first buffer 10, disables the overlap selection when the mode signal to the overlap selection circuit 21 is 1", and enables the overlap selection when the mode signal is "0". .
本実施例のイメージ復号表示装置において、イメージ情
報を縮小して表示する際には、イメージ符号記憶装置1
のイメージ符号をイメージ復号装置2よりイメージ情報
に復号化して、イメージ記憶装置3に転送する。このと
き、第4図に示されるイメージ復号表示装置のアドレス
マツプ15により、イメージ縮小装置6の第1バツフア
ー10とイメージ記憶装置3との重複したアドレス(I
M’で示す)にイメージ情報を転送できる。In the image decoding display device of this embodiment, when reducing and displaying image information, the image code storage device 1
The image code is decoded into image information by the image decoding device 2 and transferred to the image storage device 3. At this time, according to the address map 15 of the image decoding and display device shown in FIG.
(denoted as M').
本実施例のアドレスマツプ15では、イメージ記i!装
置3の一部とイメージ縮小装置6の第1バツフアー10
とのアドレスを重複させているので、イメージ復号装置
2からイメージ記憶装置3にイメージ情報を転送すると
、同時にイメージ縮小装置6の第1バツフアー10にも
イメージ情報を転送したことになる。In the address map 15 of this embodiment, the image record i! Part of the device 3 and the first buffer 10 of the image reduction device 6
Since the addresses are duplicated, when image information is transferred from the image decoding device 2 to the image storage device 3, the image information is also transferred to the first buffer 10 of the image reduction device 6 at the same time.
メモリマツプ15上でのイメージ記憶装置3とイメージ
縮小装置6の第1バツフアー10とのアドレスの重複は
以下のように行う。アドレスアコ−1−゛部19により
、イメージ記憶装置3と第1バツフアー10との重複部
分のアドレスデコードを行い、モード信号が“1”のと
きには重複選択を無効にし、モード信号が“0”のとき
には重複選択を有効にする。Address duplication between the image storage device 3 and the first buffer 10 of the image reduction device 6 on the memory map 15 is performed as follows. The address encoder 1-19 decodes the address of the overlapped part between the image storage device 3 and the first buffer 10, invalidates the overlap selection when the mode signal is "1", and disables the overlap selection when the mode signal is "0". Sometimes enable duplicate selection.
本実施例によれば、第5図に示すデータの流れから明ら
かなように、イメージ符号記憶装置1からイメージ符号
を読出してからイメージ表示装置5に表示するまで、T
2=t、+t、の時間がかかることになり、従来に比較
して、TI−T2=t2の時間が短縮されることになる
。According to this embodiment, as is clear from the data flow shown in FIG.
2=t,+t, and the time of TI-T2=t2 is shortened compared to the conventional method.
以上説明したように本発明によれば、イメージ復号装置
からイメージ記憶装置にイメージ情報を転送する際に、
同時にイメージ縮小装置にイメージ情報を転送すること
により、処理時間を削減できる効果がある。As explained above, according to the present invention, when transferring image information from an image decoding device to an image storage device,
By simultaneously transferring image information to the image reduction device, processing time can be reduced.
第1図は本発明のイメージ復号表示装置の一実施例の構
成図、
第2図は第1図の実施例におけるイメージ縮小装置の構
成図、
第3図は第1図の実施例におけるアドレスデコード部の
構成図、
第4図は第1図のイメージ復号表示装置のアドレスマツ
プ、
第5図は第1図のイメージ復号表示装置のデータの流れ
を示す図、
第6図は従来のイメージ復号表示装置の構成図、第7図
は第6図の従来のイメージ復号表示装置におけるイメー
ジ縮小装置の構成図、
第8図は第6図の従来例におけるアドレスデコード部の
構成図、
第9図は第6図の従来のイメージ復号表示装置のアドレ
スマツプ、
第10図は第6図の従来のイメージ復号表示装置のデー
タの流れを示す図である。
■・・・・・イメージ符号記憶装置
2・・・・・イメージ復号装置
3・・・・・イメージ記憶装置
4・・・・・表示イメージ記憶装置
5・・・・・イメージ表示装置
6・・・・・イメージ縮小装置
7・・・・・制御装置
8・・・ ・・バス
9・・・・・イメージ縮小部
10・・・・・第1バツフアー
エト・・・・第1バッファー制御部
12・・・・・第2バソフアー
エ3・・・・・第2バッファー制御部
15・・・・・アドレスマツプ
16、17.19・・・アドレスデコード部18・・・
・・調停部
21・
・重複選択回路FIG. 1 is a block diagram of an embodiment of the image decoding display device of the present invention, FIG. 2 is a block diagram of an image reduction device in the embodiment of FIG. 1, and FIG. 3 is an address decoding diagram of the embodiment of FIG. 1. Fig. 4 is an address map of the image decoding display device shown in Fig. 1, Fig. 5 is a diagram showing the data flow of the image decoding display device shown in Fig. 1, and Fig. 6 is a conventional image decoding display device. 7 is a block diagram of the image reduction device in the conventional image decoding display device shown in FIG. 6; FIG. 8 is a block diagram of the address decoding section in the conventional example shown in FIG. 6; FIG. FIG. 6 is an address map of the conventional image decoding and display device, and FIG. 10 is a diagram showing the data flow of the conventional image decoding and display device of FIG. ■...Image code storage device 2...Image decoding device 3...Image storage device 4...Display image storage device 5...Image display device 6... ... Image reduction device 7 ... Control device 8 ... Bus 9 ... Image reduction section 10 ... First buffer ... First buffer control section 12 ... ...Second bus buffer 3...Second buffer control section 15...Address map 16, 17.19...Address decoding section 18...
・Arbitration unit 21 ・Duplicate selection circuit
Claims (1)
、このイメージ符号記憶装置から読出されたイメージ符
号をイメージ情報に復号化するイメージ復号装置と、こ
のイメージ復号装置から転送されるイメージ情報を記憶
するイメージ記憶装置と、このイメージ記憶装置から読
出されたイメージ情報を縮小するイメージ縮小装置と、
縮小されたイメージ情報を記憶する表示イメージ記憶装
置と、この表示イメージ記憶装置から読出された縮小イ
メージ情報を表示するイメージ表示装置とを備えるイメ
ージ復号表示装置において、 前記イメージ復号装置から前記イメージ記憶装置にイメ
ージ情報を転送する際に、同時に、前記イメージ縮小装
置にイメージ情報を転送する手段を有することを特徴と
するイメージ復号表示装置。(1) An image code storage device that stores image codes, an image decoding device that decodes the image code read from the image code storage device into image information, and stores image information transferred from the image decoding device. an image storage device; an image reduction device that reduces image information read from the image storage device;
An image decoding and display device comprising a display image storage device that stores reduced image information, and an image display device that displays the reduced image information read from the display image storage device, the image decoding device to the image storage device. An image decoding and display device comprising means for simultaneously transferring image information to the image reduction device when transferring the image information to the image reduction device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63168778A JPH0219898A (en) | 1988-07-08 | 1988-07-08 | Image decoding and displaying device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63168778A JPH0219898A (en) | 1988-07-08 | 1988-07-08 | Image decoding and displaying device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0219898A true JPH0219898A (en) | 1990-01-23 |
Family
ID=15874292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63168778A Pending JPH0219898A (en) | 1988-07-08 | 1988-07-08 | Image decoding and displaying device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0219898A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0535256A (en) * | 1991-07-31 | 1993-02-12 | Matsushita Graphic Commun Syst Inc | Display terminal device |
JPH06291990A (en) * | 1992-01-09 | 1994-10-18 | Matsushita Graphic Commun Syst Inc | Picture communications equipment |
-
1988
- 1988-07-08 JP JP63168778A patent/JPH0219898A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0535256A (en) * | 1991-07-31 | 1993-02-12 | Matsushita Graphic Commun Syst Inc | Display terminal device |
JPH06291990A (en) * | 1992-01-09 | 1994-10-18 | Matsushita Graphic Commun Syst Inc | Picture communications equipment |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0219898A (en) | Image decoding and displaying device | |
JPS6362083A (en) | Projection data generation system | |
JPH0373040A (en) | Cache memory | |
JP2699482B2 (en) | Data transfer control device | |
JPS61149989A (en) | semiconductor storage device | |
JPH0137019B2 (en) | ||
JPS63231553A (en) | Partial writing system | |
JP3217815B2 (en) | Address translation method | |
JPH01158554A (en) | Data processing system providing dma device | |
JPS58118694A (en) | Writing for reflesh memory of character display | |
JPS61214047A (en) | Memory data transfer circuit | |
JPH04242452A (en) | Storage device and its control circuit | |
JPS6180072A (en) | Apparatus for processing module information of lsi test system | |
JPH0516452A (en) | Printer | |
JPS63260272A (en) | Decoder | |
JPS6079472A (en) | Picture information processing system | |
JPH03171340A (en) | Data processor | |
JPS61220045A (en) | Information processor | |
JPH05110829A (en) | Picture data processor | |
JPH04170649A (en) | Bus control circuit | |
JPS63156455A (en) | Method for constituting hardware of communication terminal equipment for multimedia | |
JPS589274A (en) | Write data buffer control device | |
JPS6325732A (en) | Microprogram controller | |
JPH02123426A (en) | Microprocessor | |
JPS6134588A (en) | Image memory control circuit |