JPH02189929A

JPH02189929A - バイポーラトランジスタ装置

Info

Publication number: JPH02189929A
Application number: JP1009206A
Authority: JP
Inventors: Yasuo Kadota; 門田　靖夫
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1989-01-18
Filing date: 1989-01-18
Publication date: 1990-07-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はバイポーラトランジスタ装置に関し、特に高周
波特性を高めて高速動作を可能としたバイポーラトラン
ジスタ装置に関する。

〔従来の技術〕

従来、高周波特性を高めたバイポーラトランジスタとし
て、第３図に示す構成のものがある。即ち、図において
、表面にＮ′″型の埋込層２２を設けたＰ型のシリコン
基板２１上にＮ型エピタキシャル層２３を成長し、これ
をコレクタとして構成するとともに、コレクタ引出し層
２４を形成している。そして、このＮ型エピタキシャル
層２３内のシリコン酸化膜２５で画成された領域にＰ型
ベース層２６を形成し、更にこのＰ型ベース層２６内に
Ｎ型エミツタ層２７を形成している。

そして、前記シリコン酸化膜２５上にはＰ型ベース層２
６と連結したＰ型不純物を含むポリシリコン膜２８を形
成する。また、このＰ型ポリシリコン膜２８の表面を絶
縁膜２９で被覆し、この」二にＮ型エミツタ層２７と連
結したＮ型不純物を含むポリシリコン膜３０を形成して
いる。更に、絶縁膜２９にはＮ型コレクタ引出し層２４
」二にコレクタ電極形成用の窓３１を開設し、同様にＰ
型ポリシリコン膜２８上にベース電極形成用の窓３２を
開設している。

〔発明が解決しようとする課題］上述した従来のバイポーラトランジスタは、ベース電極
かベース層２６より外側に延長されたＰ型ポリシリコン
２８上に形成されるため、ベース層２６の面積が小さく
て済む。したがって、エピタキシャル層２３とベース層
２６間の接合、即ちバイポーラトランジスタのコレクタ
とベース間接合容量を小さくでき、良好な高周波特性を
得ることができる。

しかしながら、コレクタ電極はコレクタ領域であるＮ型
エピタキシャル層２３に連結されたＮ型埋込層２２とコ
レクタ引出し層２４で延長された位置に形成されている
ため、Ｎ型埋込層２２の面積がかなり大きくなり、Ｎ型
埋込層２２とＰ型シリコン基板２１間の接合、即ちコレ
クター基板間接合容量が大きくなりトランジスタの高速
動作の障害になるという問題がある。

本発明は高周波特性を高めるとともに、高速動作をも可
能にしたバイポーラトランジスタ装置を提供することを
目的とする。

〔課題を解決するための手段］本発明のバイポーラトランジスタ装置は、半導体基板に
設けたコレクタ領域の周囲に設けて該コレクタ領域に接
続されるコレクタ引出し電極と、該コレクタ引出し電極
の表面上に形成され、その端部が前記コレクタ引出し電
極の内側位置において前記コレクタ領域内に埋設される
第１の絶縁膜と、この第１の絶縁膜に周囲が接するよう
に前記コレクタ領域内に設けたベース領域と、このベー
ス領域の外周部に接続し、前記コレクタ引出し電極とは
前記第１の絶縁膜によって一定の距離だけ離されたベー
ス引出し電極と、前記ベース領域内に設けられ、前記ベ
ース引出し電極の表面上に形成された第２の絶縁膜によ
り前記コレクタ引出し電極に対して一定の距離だけ離し
て設けたエミッタ領域と、このエミ・イタ領域に接続し
、前記第２の絶縁膜により画成された領域内に設けたエ
ミッタ引出し電極とを備えている。

［作用］上述した構成では、コレクタ領域の引出し電極１１７）
内（ｉｌＪｌにベース領域を設け、かつこのベース領域
の引出し電極の内側にエミッタ領域を設けるこ七により
、トランジスタ面積を非常に小さくでき、接合容量及び
寄生抵抗の低減を可能とする。

〔実施例］次に、本発明を図面を参照して説明する。

第１図は本発明の一実施例の縦断面図である。

Ｐ型シリコン基板１の素子領域にＮ型の埋込層２を設け
ており、この埋込層２上にコレクタ領域としてのＮ型の
エピタキシャル層３と、高濃度のＮ型の引出し層１９と
を形成している。そして、このコレクタ引出し層１９の
引出し電極として、厚い酸化膜４上にＮ型不純物を含む
ポリシリコン５を接続している。このポリシリコン５の
表面には、シリコン窒化膜からなる第１の絶縁膜６を設
けてポリシリコン５を被覆している。また、この絶縁膜
６は、その一部を前記コレクタ領域３内に深さ方向に埋
設している。

更に、前記エピタキシャル層３内の第１の絶縁膜６で囲
まれる領域にはＰ型ベース領域１５を形成しており、前
記第１の絶縁膜６上に形成したＰ型不純物を含むポリシ
リコン７を前記Ｐ型ベース領域１５の周囲に接続してベ
ース領域の引出し電極として構成している。この結果、
このＰ型ポリシリコン７は前記Ｎ型ポリシリコン５から
第１の絶縁膜６によって決定される一定の距離で離れた
位置に設けられることになる。

また、前記ポリシリコン７の表面には、シリコン窒化膜
からなる第２の絶縁膜８を設けてあり、この第２の絶縁
膜８で画成される窓に対応させて、前記Ｐ型ベース領域
１５内にエミッタ領域１６を形成している。前記第２の
絶縁膜８の窓内にはエミッタ引出し用のＮ型不純物を含
むポリシリコン１８を形成して前記エミッタ領域１６に
接続している。この結果、エミッタ領域１６はコレクタ
引出し電極５から第１の絶縁膜６．ベース引出し電極７
．及び第２の絶縁膜８の膜厚によって決定される距離だ
け離れた位置に設けられることになる。

従って、コレクタ引出し電極５に対して、ベース引出し
電極７とエミッタ引出し電極１８が自己整合的に一定の
距離で離れた位置に設置される。

第１図のバイポーラトランジスタ装置の製造方法の一例
を、第２図（ａ）乃至（ｋ）の工程縦断面図で説明する
。

先ず、同図（ａ）のように、Ｐ型半導体基板１にＮ型埋
込み層２を形成した上で、コレクタ領域となるＮ型エピ
タキシャル層３を０．５〜１．０μｍ成長する。また、
このエピタキシャルＮ３には素子分離用の厚いシリコン
酸化膜４を選択的に形成する。

更に、その上にコレクタ引出し電極となるＮ型ポリシリ
コン５を０．３〜０．４μｍ成長し、素子形成領域上を
含む所定領域に残すように選択的に除去する。また、そ
の上に第１の絶縁膜の一部であるシリコン窒化膜６ａを
０．２〜０．３μｍ成長する。

続いて、ベース引出し電極の一部となるＰ型ポリシリコ
ン７ａを０．３〜０．４μｍ成長し、選択的に除去した
後に、第２の絶縁膜の一部となるシリコン窒化膜８ａを
０．２〜０．３μｍ成長する。更に、その上にシリコン
酸化膜９を０，２μｍ成長する。

次いで、同図（ｂ）のように、図外のフォトレジストス
トパターンをマスクにして素子領域、換言すればベース
領域に相当する領域のシリコン酸化膜９．シリコン窒化
膜８ａ、Ｐ型ポリシリコン７ａ、　シリコン窒化膜６ａ
及びＮ型ポリシリコン５を順次選択的に除去し、第１の
窓１０を形成する。

この場合、反応性イオンエツチング（ＲＩ　Ｂ）法によ
って、異方性エツチングする。また、エツチングのガス
条件等によってシリコン酸化膜、シリコン窒化膜、Ｐ型
ポリシリコン、Ｎ型ポリシリコン、半導体基板のエツチ
ングレート差を大きくすることで選択的にエツチングを
行う。

次に、前記したフォトレジストストパターンを除去した
後、同図（ｃ）のように、全面にシリコン窒化膜１１を
０．３μｍ成長する。

そして、同図（ｄ）のように、ＲＩＥ法によりシリコン
窒化膜をエツチングし、第１の窓１０側面にのみシリコ
ン窒化膜１１を残存させる。その後に９００°Ｃの熱酸
化により、露出しているＮ型エピタキシャル層３の表面
にシリコン酸化膜１２を０．１〜０．２．μｍ形成する
。

なお、この処理と同時に、Ｎ型ポリシリコン５からＮ型
エピタキシャル層３にＮ型不純物が拡散され、Ｎ゛型の
浅いコレクタ引出し層、１９が形成される。

次いで、同図（ｅ）のように、熱リン酸等により、残存
しているシリコン窒化膜１１を除去してシリコン酸化膜
１２の周囲にＮ型エピタキシャル層３の表面の一部を露
出させる。そして、シリコン酸化膜９と１２をマスクに
したＲＩＥ法によりＮ型エピタキシャル層３の露出面を
選択的にエツチングし、第１の溝１３を形成する。

次に、同図（ｆ）のように、全面に第１の絶縁膜の一部
となるシリコン窒化膜６ｂを０．３〜０．４μｍ成長す
ることで、溝１３を埋設する。その後、コレクタ引出し
層１９がＮ型埋込み層２に達するまで９５０〜１０００
°Ｃの熱処理を行い、コレクタ引き出し抵抗の低減を行
う。

次いで、同図（ｇ）のように、ＲＩＥ法により、シリコ
ン窒化膜６ｂを第１の窓１０の側面の一部に残存させる
ように選択的にエツチングする。この場合のエツチング
はＰ型ポリシリコン７の側面が露出するまで行う。

このとき、シリコン窒化膜６ａと６ｂは一体化されて第
１の絶縁膜となる。また、第１の窓１０はシリコン窒化
膜６ｂが残存することで自己縮小され、第２の窓２０と
なる。その後、フッ酸水溶液によりシリコン酸化膜９，
１２を除去する。

次に、同図（ｈ）のように、全面にＰ型ポリシリコン膜
７ｂを０．３μｍ成長し、続いて、第２の絶縁膜の一部
となるシリコン窒化膜８ｂを０．２〜０．３μｍ成長す
る。そして、ＲＩＥ法により、シリコン窒化膜８ｂを異
方性エンチングし、これを第２の窓２０内のＰ型ポリシ
リコン７ｂに接する領域にのみ残存させる。

次いで、同図（ｉ）のように、ＲＩＥ法によりＰ型ポリ
シリコン７ｂを選択的にエツチングする。

この場合、異方性エツチングされるためにＰ型ポリシリ
コン７ｂは第２の窓２０の内側にのみ残存する。このと
き、同時に第２の溝１７がＰ型ポリシリコン７ｂ上に形
成される。その結果、Ｐ型ポリシリコン７ａと７ｂは一
体化され、ベース引出し電極７となる。その後、９００
°Ｃの熱処理により、エピタキシャル層３の露出面に０
．０５μｍのシリコン酸化膜１４を形成する。

そして、エピタキシャル層３の全面にボロンをＩ　ＸＩ
Ｏ”ｃｍ−２程度のドーズ量でイオン注入し、９００°
Ｃ程度の熱処理を行うことで、活性ベース領域１５ａを
形成し、同時にＰ型ポリシリコン７を拡散源としてグラ
フトベース領域１５ｂを形成する。このベース領域Ｌ５
ａ、１５ｂは側面が、第１の絶縁膜であるシリコン窒化
膜６に接することになる。

次に、同図（ｊ）のように、全面に第２の絶縁膜の一部
となるシリコン窒化膜８Ｃを０．４〜０．５μｍ成長す
る。そして、ＲＴＥ法によりシリコン窒化膜８ｃを選択
的にエツチング除去することによって、第２の窓２ｃ内
面のシリコン窒化膜８ｂ及びシリコン酸化膜１４に接す
る領域と、第２の溝１７内とに夫々残存させる。この結
果、シリコン窒化膜８ａ、８ｂ、８ｃは一体化され、第
２の絶縁膜８となる。

また、これと同時に、ベース領域１５の表面の一部を露
出させる。

次いで、同図（ｋ）のように、ノンドープポリシリコン
１８を０．２〜０．３μｍ成長し、イオン注入法でＩ　
ＸＩＯ”ｃｍ””のドーズ量で砒素を注入する。

その後、９５０°Ｃの熱処理を行うことによって、ポリ
シリコン１８をＮ型の低抵抗にすると共に、エミッタ領
域１６を形成することで、バイポーラトランジスタが完
成する。

以下、図示しないが通常のフォトエツチング法を用いて
、コレクタ引出し電極となるＮ型ポリシリコン５上のシ
リコン窒化膜８．６及びヘース弓出し電極となるＰ型ポ
リシリコン７上のシリコン窒化膜に開孔部を形成し、更
に金属配線を形成すればよい。

前述した実施例は、ＮＰＮ型のバイポーラトランジスタ
装置について説明したが、本発明はＰＮＰ型のバイポー
ラトランジスタ装置にも同様に通用することができる。

また、本発明はＮＰＮバイポーラトランジスタとＰＮＰ
バイポーラトランジスタを共存させたバイポーラトラン
ジスタ装置についても適用できる。

これを節単に説明すれば、第２図（ａ）乃至（ｋ）に示
した方法と同様に、Ｎ型埋込層２を有するＰ型シリコン
基板１を用い、Ｎ型エピタキシャル層３を形成する。そ
して、素子分離用のシリコン酸化膜４を形成した後に、
ＰＮＰ型ハイボラトランジスタ装置を形成する領域のＮ
型エピタキシャル層３内にボロンなどのＰ型不純物を拡
散してＰ型コレクタ領域を形成する。

その後、このＰ型コレクタ領域内に、同図に示した方法
でＰＮＰバイポーラトランジスタを形成すればよい。た
だし、コレクタ引出し電極となるポリシリコン５はノン
ドープシリコンを成長し、これに不純物を選択的に導入
して、ＰＮＰ型トランジスタ部はＰ型ポリシリコンとし
、ＮＰＮ型トランジスタ部はＮ型ポリシリコンとする。

又、ベース引出し電極となるポリシリコン７も同様にノ
ンドープポリシリコンを成長し、不純物を選択的に導入
してＰＮＰ型トランジスタ部はＮ型ポリシリコンとし、
ＮＰＮ型トランジスタ部はＰ型ポリシリコンとする。

そして、ＰＮＰ型トランジスタ部のベース領域はリンを
導入してＮ型のベース領域とし、エミッタ領域及びエミ
ッタ引出し電極としてのポリシリコン１８は不純物を選
択的に拡散してＰ型のエミッタ領域を形成する。

ＮＰＮ型Ｉ・ランジスタのベース領域及びエミッタ領域
は、夫々Ｐ型、Ｎ型の不純物を導入して形成する。

この実施例では、ＮＰＮ型トランジスタと同等な高性能
を有するＰＮＰ型トランジスタを提供することが可能と
なり、相補型回路やＩ”Ｌ回路構成した半導体集積回路
の低電力化、高速化が可能となる。

〔発明の効果〕

以上説明したように本発明は、コレクタ領域の周囲に引
出し電極を設け、この引出し電極の内側に自己整合的に
ベース領域を形成し、更にこのベース領域に接続した引
出し電極の内側に自己整合的にエミッタ領域を形成して
いるので、トランジスタ面積を縮小して接合容量及び寄
生抵抗の低減を図り、高速動作を可能にするとともに、
しゃ断固波数等高周波特性の向上が実現できる効果があ
る。

【図面の簡単な説明】

第１図は本発明の一実施例の要部の縦断面図、第２図（
ａ）乃至（ｋ）は第１図の構造を製造する方法を工程順
に示す縦断面図、第３図は従来のバイポーラトランジス
タ装置の要部の縦断面図である。１・・・Ｐ型シリコン基板、２・・・Ｎ型埋込み領域、
３・・・Ｎ型エピタキシャル層、４・・・シリコン酸化
膜、５・・・Ｎ型ポリシリコン（コレクタ引出し電極）
、６・・・シリコン窒化膜（第１の絶縁膜）、６ａ、６
ｂ・・・シリコン窒化膜、７．７ａ、７ｂ・・・Ｐ型ポ
リシリコン（ベース引出し電極）、８・・・シリコン窒
化膜（第２の絶縁膜）、８ａ、８ｂ、８ｃ・・・シリコ
ン窒化膜、９・・・シリコン酸化膜、１０・・・第１の
窓、１１・・・シリコン窒化膜、１２川シリコン酸化膜
、１３・・・第１の溝、１４・・・シリコン酸化膜、１
５・・・ベース領域、１５ａ・・・活性ベース領域、１
５ｂ・・・グラフトベース領域、１６・・・エミッタ領
域、１７・・・第２の溝、１８・・・Ｎ型ポリシリコン
（エミッタ引出し電極）、１９・・・コレクタ引出し層
、２１・・・シリコン基板、２２・・・Ｎ型埋込層、２
３・・・Ｎ型エピタキシャル層、２４・・・Ｎ型コレク
タ引出し層、２５・・・シリコン酸化膜、２６・・・ベ
ース層、２７・・・エミツタ層、２８・・・Ｐ型ポリシ
リコン、２９・・・絶縁膜、３０・・・Ｎ型ポリシリコ
ン、Ｃす埒城綜綜＼ｔ

Claims

【特許請求の範囲】

１、半導体基板に形成したコレクタ領域の周囲に設けて
該コレクタ領域に接続されるコレクタ引出し電極と、該
コレクタ引出し電極の表面上に形成され、その端部が前
記コレクタ引出し電極の内側位置において前記コレクタ
領域内に埋設される第１の絶縁膜と、この第１の絶縁膜
に周囲が接するように前記コレクタ領域内に設けたベー
ス領域と、このベース領域の外周部に接続し、前記コレ
クタ引出し電極とは前記第１の絶縁膜によって一定の距
離だけ離されたベース引出し電極と、前記ベース領域内
に設けられ、前記ベース引出し電極の表面上に形成され
た第２の絶縁膜により前記コレクタ引出し電極に対して
一定の距離だけ離して設けたエミッタ領域と、このエミ
ッタ領域に接続し、前記第２の絶縁膜により画成された
領域内に設けたエミッタ引出し電極とを備えることを特
徴とするバイポーラトランジスタ装置。