[go: up one dir, main page]

JPH02183662A - Picture reader - Google Patents

Picture reader

Info

Publication number
JPH02183662A
JPH02183662A JP338589A JP338589A JPH02183662A JP H02183662 A JPH02183662 A JP H02183662A JP 338589 A JP338589 A JP 338589A JP 338589 A JP338589 A JP 338589A JP H02183662 A JPH02183662 A JP H02183662A
Authority
JP
Japan
Prior art keywords
output
shift register
switch
signal
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP338589A
Other languages
Japanese (ja)
Inventor
Akira Nakamura
晃 中村
Tsuyoshi Naka
剛志 仲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP338589A priority Critical patent/JPH02183662A/en
Publication of JPH02183662A publication Critical patent/JPH02183662A/en
Pending legal-status Critical Current

Links

Landscapes

  • Facsimile Heads (AREA)

Abstract

PURPOSE:To cancel noise by outputting a drive signal given to a MOSFET switch from a shift register while arranging a trailing timing of the signal and a leading timing of the succeeding signal. CONSTITUTION:When a signal from a shift register 8 is applied to a MOSFET switch 3 to output a picture signal from photosensors 1a-1n switchingly, the trailing timing of the n-th output of the shift register 8 and the leading timing of the (n+1)th output are made coincident. That is, the timings of signal waveforms outputted from terminals Q1-Qn of the shift register 8 are arranged so as to cancel the trailing of n waveform Q1 and the leading of the waveform Q2, and similarly, to cancel the trailing of the preceding waveform and the leading of the succeeding waveform. Thus, noise generated from the MOSFET switch 3 to an output line 4 is cancelled together.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、固型、ライン型を含むイメージセンサ等の画
像読み取り装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an image reading device such as an image sensor including a solid type and a line type.

〔従来の技術〕[Conventional technology]

従来のイメージセンサにおいては、各フォトセンサから
の出力を選択するためのスイッチとして、MOSFET
を用いているが、そのMOSFETがONする際にノイ
ズが生じ、そのノイズが画像に悪影響を及ぼしていた。
In conventional image sensors, MOSFETs are used as switches to select the output from each photosensor.
However, noise was generated when the MOSFET was turned on, and the noise had an adverse effect on the image.

このノイズを打ち消すための従来の方法には。Traditional methods to cancel this noise include;

次の2つがあった。There were two things:

i)MOSFETのスイッチに、PチャネルとNチャネ
ルの両スイッチを使用して、これらの各スイッチからの
2つのノイズ、あるいはこれらに加えて入力回路からの
ノイズの3つが、互いにが打ち消し合うようにする。
i) Use both P-channel and N-channel switches for MOSFET switches so that the two noises from each of these switches, or the three noises from the input circuit in addition to these, cancel each other out. do.

ii)各MO3FETのスイッチごとに、それぞれ対応
した特別な雑音防止回路を使用する。
ii) Use a special noise prevention circuit for each MO3FET switch.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかしながら、上記各方法のうち、i)の方法では、(
イ)PチャネルとNチャネルの両MO8FETが必要と
なり、しかもPチャネルとNチャネルのMOS FET
の各々のトランジスタサイズ(WおよびLともに)をそ
れぞれ自由に設定することができない。(ロ)両方のノ
イズを打ち消し合うように、両方のMOSFETのスイ
ッチの動作タイミングを設定することは、非常に困鑑で
ある。
However, among the above methods, method i) (
b) Both P-channel and N-channel MO8FETs are required, and P-channel and N-channel MOS FETs are required.
It is not possible to freely set the transistor size (both W and L) of each transistor. (b) It is extremely difficult to set the operating timings of the switches of both MOSFETs so that both noises cancel each other out.

(ハ)上記3者のノイズを打ち消すように設定した場合
、他のフォトセンサからの出力を読み出す時に、回路や
タイミング等の条件が1番目のみ異なってしまうため、
他の特性に悪影響を及ぼす。
(c) If settings are made to cancel out the noise of the three above, when reading out the output from the other photosensors, only the first one will differ in conditions such as circuitry and timing.
Negatively affects other properties.

また、上記ii)の方法では、(イ)回路が非常に複雑
となり、かつ回路素子が多くなる。という問題があった
Furthermore, in the method ii) above, (a) the circuit becomes extremely complex and the number of circuit elements increases. There was a problem.

本発明の目的は、これら従来の課題を解決し。The purpose of the present invention is to solve these conventional problems.

特別な素子を追加せずに簡単な回路により、ノイズを打
ち消すことができる画像読み取り装置を提供することに
ある。
To provide an image reading device capable of canceling out noise with a simple circuit without adding any special elements.

〔課題を解決するための手段〕[Means to solve the problem]

上記目的を達成するため、本発明の画像読み取り装置は
、画像を読み取るためのフォトセンサと、該フォトセン
サからの出力を順次切り替えるMO8FETスイッチと
、該MO8FETスイッチを駆動するシフトレジスタと
を具備する画像読み取り装置において、上記シフトレジ
スタから上記MO3FETスイッチに与える駆動信号を
、n番目(n≧2)のMO8FETスイッチの立ち下り
のタイミングと(n+1)番目のMO3FETスイッチ
の立ち上りのタイミングとを揃えて出力するようにした
ことに特徴がある。また、前記フォトセンサからの出力
を取り出す出力ラインに接続された容量と、前記シフト
レジスタにスタート信号を与える入力回路と、該スター
ト信号により起動され、最初に切り替えるMO5FET
スイッチの立ち上りタイミングと同期して、上記容量を
通して上記出力ラインに打ち消し信号を出力する打ち消
し信号印加回路と髪設けたことにも特徴がある。
To achieve the above object, an image reading device of the present invention includes a photosensor for reading an image, an MO8FET switch that sequentially switches output from the photosensor, and a shift register that drives the MO8FET switch. In the reading device, a drive signal applied from the shift register to the MO3FET switch is outputted so that the falling timing of the nth (n≧2) MO8FET switch and the rising timing of the (n+1)th MO3FET switch are aligned. It is characterized by the fact that it is made as follows. Also, a capacitor connected to an output line that takes out the output from the photosensor, an input circuit that gives a start signal to the shift register, and an MO5FET that is started by the start signal and is switched first.
Another feature is that a cancellation signal application circuit is provided which outputs a cancellation signal to the output line through the capacitor in synchronization with the rising timing of the switch.

〔作  用〕[For production]

本発明においては、(i)シフトレジスタからの信号を
MO3FETスイッチに印加してフォトセンサからの画
像信号を切替え出力する際に、シフトレジスタのn番目
の出力の立ち下りタイミングと、(n+1)番目の出力
の立ち上りタイミングを一致させることにより、スイッ
チがONする際に生じるノイズを打ち消すようにしてい
る。 (ii)さらに、1つの読み取りシーケンスにお
いて、最初に選択されるフォトセンサからの出力を読み
取る際に、出力ラインに接続された容量を通して打ち消
し信号印加回路から信号を出力し、最初の出力の立ち上
りタイミングと、上記打ち消し信号の立ち下りタイミン
グとを一致させることにより、最初のスイッチがONす
る際に生じるノイズをも打ち消すようにしている。これ
により、フォトセンサの出力に対するS/Nを格段に向
上させることができる。また、NチャネルMO5FET
スイッチのみを用いることにより、シフトレジスタを含
む装置構成を簡単な構成とすることができる。また、N
チャネルとPチャネルを組として構成する場合には、両
スイッチのサイズを相方関係なく設定することができる
ので、設計上の自由度が犬である。
In the present invention, (i) when applying the signal from the shift register to the MO3FET switch to switch and output the image signal from the photosensor, the falling timing of the nth output of the shift register and the (n+1)th By matching the rise timings of the outputs, noise generated when the switch is turned on is canceled out. (ii) Furthermore, in one reading sequence, when reading the output from the first selected photosensor, a signal is output from the cancellation signal application circuit through the capacitor connected to the output line, and the rise timing of the first output is By matching the falling timing of the cancellation signal with the falling timing of the cancellation signal, the noise generated when the first switch is turned on is also canceled. Thereby, the S/N ratio with respect to the output of the photosensor can be significantly improved. Also, N-channel MO5FET
By using only switches, the device configuration including the shift register can be simplified. Also, N
When configuring a channel and a P channel as a set, the sizes of both switches can be set independently of each other, so the degree of freedom in design is great.

〔実施例〕〔Example〕

以下、本発明の実施例を、図面により詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

第1図は、本発明の第1の実施例を示す画像読み取り装
置の構成図であり、第2図は第1図における動作タイミ
ングチャートである。
FIG. 1 is a configuration diagram of an image reading apparatus showing a first embodiment of the present invention, and FIG. 2 is an operation timing chart in FIG. 1.

第1図において、1a、1b、1c、・・・・1nはフ
ォトセンサ、3はNチャネルMO5FETスイッチ(S
c−工、5ch2,5ch3.・・・・・5chn)、
4はMO3FETスイッチ3のドレイン側が接続された
出力ライン、8はQ工+ Q 2 + Q 3・・・・
Qn端子に順次クロック信号を出力するシフトレジスタ
である。
In Fig. 1, 1a, 1b, 1c, ... 1n are photosensors, 3 is an N-channel MO5FET switch (S
c-engineering, 5ch2, 5ch3. ...5ch),
4 is the output line connected to the drain side of MO3FET switch 3, 8 is Q + Q 2 + Q 3...
This is a shift register that sequentially outputs clock signals to the Qn terminal.

本実施例においては、第2図の(A)(B)(C)で示
すようにシフトレジスタ8の端子Q、、Q、、Q、・・
・・Qnから出力さ、れる信号波形のタイミングを揃え
ることにより、波形Q工の立ち下り部分と波形Q2の立
ち上り部分とが互いに打ち消し合うように動作させる。
In this embodiment, as shown in FIG. 2 (A), (B), and (C), the terminals Q,,Q,,Q,...
By aligning the timing of the signal waveforms output from Qn, the falling part of the waveform Q and the rising part of the waveform Q2 cancel each other out.

波形Q2の立ち下りと波形Q。Falling waveform Q2 and waveform Q.

り立ち上りとが打ち消し合い、以下同じように、前の波
形の立ち下りと後の波形の立ち上りとが打ち消し合う。
Similarly, the falling edge of the previous waveform and the rising edge of the subsequent waveform cancel each other out.

 このようにして5ch2以降にONされるMOSFE
Tスイッチから出力ラインに発生するノイズが互いに打
ち消される。
In this way, the MOSFEs turned on after 5ch2
Noises generated from the T-switch to the output line cancel each other out.

第1図において、先ずシフトレジスタ8にスタート信号
を入力することにより、シフトレジスタ8が起動される
。これにより、シフトレジスタ8のQユl Qz+ Q
3t ・・・Qn端子から順次一定間隔のタイミングで
パルスが送出され(第2図の(A)(B)(C)参照)
、各MOSFETスイッチのゲートに加えられる。これ
によって、フォトセンサla、lb、lc、・・・1n
で受光され光電変換された信号電圧が、ゲート電圧に制
御されて出力ライン4に出力する。出力ライン4に現わ
れたパルス電圧は、フォトセンサ1 a、1 b、1 
c、・・・1nで受光した光量に比例した値となってい
る。
In FIG. 1, shift register 8 is started by first inputting a start signal to shift register 8. As shown in FIG. As a result, Qz+Q of shift register 8
3t...Pulses are sent out from the Qn terminal at regular intervals (see (A), (B), and (C) in Figure 2).
, applied to the gate of each MOSFET switch. As a result, the photosensors la, lb, lc, . . . 1n
The signal voltage received and photoelectrically converted is output to the output line 4 under control of the gate voltage. The pulse voltage appearing on the output line 4 is applied to the photosensors 1a, 1b, 1
The value is proportional to the amount of light received at c, . . . 1n.

なお、この実施例では、NチャネルMOSFETスイッ
チのみを用いているため、シフトレジスタ8を含めて、
非常に簡単な構成で実現できる。
In addition, in this example, since only the N-channel MOSFET switch is used, including the shift register 8,
This can be achieved with a very simple configuration.

モノリシック構成とした場合には、チップサイズが極め
て小さくなる。
In the case of a monolithic configuration, the chip size becomes extremely small.

第3図は1本発明の第2の実施例を示す画像読み取り装
置の構成図であり、第4図は、第3図における動作タイ
ミングチャートである。
FIG. 3 is a configuration diagram of an image reading apparatus showing a second embodiment of the present invention, and FIG. 4 is an operation timing chart in FIG. 3.

第3図において、第1図と異なる点は、フォトセンサ1
a、1b、1c、・・・とMOSFETスイッチ3の間
にそれぞれ電流増幅器(BuF 1 。
In FIG. 3, the difference from FIG. 1 is that the photosensor 1
a, 1b, 1c, . . . and a current amplifier (BuF 1 ) between each MOSFET switch 3.

BuF2.Buf3.・・・・)11を設けるとともに
1M08FETスイツチ3をNチャネルMO3FET3
aとPチャネルMOSFET3bの組合わせ回路で構成
したことである。この場合、シフトレジスタ8のQ工、
Q2.・・・・・Qn端子からの信号をNチャネルMO
SFETスイッチのトランジスタゲートに印加し、Q□
t Q 2 # Q 2 j・・・・・Qn端子からの
信号をPチャネルMO5FETスイッチのトランジスタ
ゲートに印加する。
BuF2. Buf3. ...) 11 is provided, and the 1M08FET switch 3 is replaced with an N-channel MO3FET3.
It is constructed from a combination circuit of a and a P channel MOSFET 3b. In this case, Q of shift register 8,
Q2.・・・・・・Signal from Qn terminal to N channel MO
Applied to the transistor gate of the SFET switch, Q□
t Q 2 # Q 2 j...A signal from the Qn terminal is applied to the transistor gate of the P-channel MO5FET switch.

本実施例では、第4図(A)(B)(C)(D)(E)
(F)に示すように、シフトレジスタ8からの出力波形
のタイミングを揃えることにより、MOSFETスイッ
チ(S ch、 )以降にONされるMOSFETスイ
ッチから出力ライン4に発生するノイズは互いに打ち消
される。なお、第4図において、Q n (n≧1)が
Hレベル(またはLレベル)になるタイミングとQn(
n≧1)がLレベル(Hレベル)になるタイミングを揃
える必要性は、ノイズ打ち消しのためには全くない、す
なわち、動作の終了時点であるため画像に影響が及ばな
い。また、この実施例では、NチャネルMOSFETス
イッチとPチャネルMO5FETスイッチのサイズを相
方とも関係なく設定することができるので、設計上の自
由度が大きく、従って高性能な画像読み取り装置が作成
可能である。また、第1図と第3図の実施例では1M0
8FETスイツチのゲートと出力ライン4との結合容量
を、同極性(NチャネルとNチャネル、PチャネルとP
チャネル)どうしのMOSFET間では、同じにする必
要がある。
In this example, Fig. 4 (A) (B) (C) (D) (E)
As shown in (F), by aligning the timing of the output waveforms from the shift register 8, the noises generated in the output line 4 from the MOSFET switches turned on after the MOSFET switch (S ch, ) are canceled out. In addition, in FIG. 4, the timing when Q n (n≧1) becomes H level (or L level) and Q n (
There is no need to align the timing at which n≧1) becomes L level (H level) in order to cancel noise; in other words, since this is the end of the operation, the image is not affected. In addition, in this embodiment, the sizes of the N-channel MOSFET switch and the P-channel MO5FET switch can be set independently of the size of the switch, so there is a large degree of freedom in design, and it is therefore possible to create a high-performance image reading device. . In addition, in the embodiments shown in FIGS. 1 and 3, 1M0
The coupling capacitance between the gate of the 8FET switch and the output line 4 is set to the same polarity (N channel and N channel, P channel and P
The MOSFETs of each channel must be the same.

このように、第1図と第3図の実施例においては、n番
目(n≧2)にONするMOSFETスイッチがONす
る際に、出力ライン4に対してノイズを発生するが、そ
のノイズは(n−1)番目にONするMOSFETスイ
ッチがONする際に出力ライン4に対して発生するノイ
ズと打ち消し合うので、画像読み取り装置のS/Nは、
2番目以降に選択されるフォトセンサ18〜1nからの
出力について、著しく向上する。特に、暗レベルおよび
微小光時の出力に対し非常に有効である。このような構
成にすることで、多階調画像読み取り装置が簡単に実現
できる。
In this way, in the embodiments shown in FIGS. 1 and 3, when the n-th (n≧2) MOSFET switch is turned on, noise is generated in the output line 4. The S/N of the image reading device is
The outputs from the second and later selected photosensors 18 to 1n are significantly improved. In particular, it is very effective for outputs at dark levels and at low levels of light. With such a configuration, a multi-gradation image reading device can be easily realized.

なお、MOSFETスイッチにPチャネルとNチャネル
の両チャネルを用いても、またPチャネルのみ、Nチャ
ネルのみを用いても、差し支えない。PチャネルとNチ
ャネルの両チャネルを用いた場合には、そのトランジス
タサイズは別々に自由に設定することができる。
Note that there is no problem even if both the P channel and the N channel are used in the MOSFET switch, or even if only the P channel or only the N channel is used. When both P-channel and N-channel are used, the transistor sizes can be freely set separately.

第5図は、本発明の第3の実施例を示す画像読み取り装
置の構成図であり、第6図は第1図における動作タイミ
ングチャートである。
FIG. 5 is a configuration diagram of an image reading apparatus showing a third embodiment of the present invention, and FIG. 6 is an operation timing chart in FIG. 1.

第5図において、1 a、1 b、1 cはフォトセン
サ、3はNチャネルMOSFETスイッチ(Schl。
In FIG. 5, 1a, 1b, and 1c are photosensors, and 3 is an N-channel MOSFET switch (Schl).

S ah2. S ah、 )、2はMO3FETスイ
ッチと同形状を用いた容量S choで、打ち消し信号
印加のための容量、4はMO3FETスイッチ3のドレ
イン側が接続された出力ライン、5は出力負荷容量。
Sah2. S ah, ), 2 is a capacitor S cho using the same shape as the MO3FET switch, and is a capacitor for applying a cancellation signal, 4 is an output line connected to the drain side of the MO3FET switch 3, and 5 is an output load capacitor.

6は出力リセットスイッチ(NチャネルMO3FET)
、7は打ち消し信号印加回路、8はQ□、Q2゜Q、端
子に順次クロック信号を出力するシフトレジスタ、9は
スタート信号を入力する入力回路である。
6 is the output reset switch (N-channel MO3FET)
, 7 is a cancellation signal application circuit, 8 is a shift register that sequentially outputs clock signals to terminals Q□, Q2°Q, and 9 is an input circuit that inputs a start signal.

本実施例においては、第6図の(A)(B)(C)で示
すようにシフトレジスタ8の端子Q、、Q2.Q。
In this embodiment, as shown in FIGS. 6A, 6B, and 6C, terminals Q, , Q2 . Q.

・・・から出力される信号波形のタイミングを揃えるこ
とにより、波形Q1の立ち下り部分と波形Q2 の立ち
上り部分とが互いに打ち消し合うように動作させる。波
形Q2の立ち下りと波形Q3り立ち上りとが打ち消し合
い、以下同じように、前の波形の立ち下りと後の波形の
立ち上りとが打ち消し合う。なお、第6図の(D)で示
すように、Q□波形の立ち上りと同じタイミングで、打
ち消し信号印加回路7から負極性のパルスをMO3FE
TスイッチS ah、のゲートに加えることにより、こ
のパルスの立ち下りとQ1波形の立ち上りとが打ち消し
合う。このようにして、5ch2以降にONされるMO
3FETスイッチから出力ラインに発生するノイズが互
いに打ち消される。このように、本実施例では、出力ラ
インに対して容量2が接続されており、これらの容量2
を通してシフトレジスタ8および打ち消し信号印加回路
7から打ち消し信号を与えている。
By aligning the timings of the signal waveforms output from . . . , the falling portion of the waveform Q1 and the rising portion of the waveform Q2 cancel each other out. The falling edge of waveform Q2 and the rising edge of waveform Q3 cancel each other out, and similarly, the falling edge of the previous waveform and the rising edge of the subsequent waveform cancel each other out. As shown in FIG. 6 (D), at the same timing as the rise of the Q□ waveform, a negative pulse is applied from the cancellation signal application circuit 7 to the MO3FE.
By applying it to the gate of the T switch Sah, the falling edge of this pulse and the rising edge of the Q1 waveform cancel each other out. In this way, MO turned on after 5ch2
Noise generated on the output line from the 3FET switch cancels each other out. In this way, in this embodiment, capacitor 2 is connected to the output line, and these capacitors 2
A cancellation signal is applied from the shift register 8 and the cancellation signal application circuit 7 through the circuit.

第5図において、先ずスタート信号入力回路9から打ち
消し信号印加回路7とシフトレジスタ8にスタート信号
を入力することにより、両回路7゜8が起動される。同
時に、クロック信号CLKも、打ち消し信号印加回路7
とシフトレジスタ8に入力される(第6図のCLK参照
)。これにより、打ち消し信号印加回路7のQO端子お
よびシフトレジスタ8のQ 11 QZ I Q3 #
・・・・端子から順次一定間隔のタイミングでパルスが
送出され(第6図の(D)(A)(B )(C)参照)
、各M OS F E Tスイッチのゲートに加えられ
る。これによって、フォトセンサla、lb、lc、 
 ・・・・で受光され光電変換された信号電圧が、ゲー
ト電圧に制御されて出力ライン4に出力する(第6図の
出力波形を参照)。出力ライン4に現われたパルス電圧
は、フォトセンサla、lb、lc、  ・・・で受光
した光量に比例した値となっている。
In FIG. 5, first, by inputting a start signal from the start signal input circuit 9 to the cancellation signal application circuit 7 and the shift register 8, both circuits 7 and 8 are activated. At the same time, the clock signal CLK is also applied to the cancellation signal application circuit 7.
is input to the shift register 8 (see CLK in FIG. 6). As a result, the QO terminal of the cancellation signal applying circuit 7 and the Q 11 QZ I Q3 # of the shift register 8
...Pulses are sent out from the terminals at regular intervals (see (D), (A), (B), and (C) in Figure 6).
, applied to the gate of each MOS FET switch. As a result, the photosensors la, lb, lc,
The signal voltage received and photoelectrically converted is output to the output line 4 under the control of the gate voltage (see the output waveform in FIG. 6). The pulse voltage appearing on the output line 4 has a value proportional to the amount of light received by the photosensors la, lb, lc, . . . .

なお、この実施例では、NチャネルMOSFETスイッ
チのみを用いているため、シフトレジスタ8を含めて、
非常に簡単な構成で実現できる。
In addition, in this example, since only the N-channel MOSFET switch is used, including the shift register 8,
This can be achieved with a very simple configuration.

モノリシック構成とした場合には、チップサイズが極め
て小さくなる。
In the case of a monolithic configuration, the chip size becomes extremely small.

第5図の実施例では、容量2として、MO5FETスイ
ッチと同じ形状Schを用いている。また、この読み取
り装置では、出方の読み出しをクロックCLKがLレベ
ルのときに行うようにしており、第6図の(D)で示す
スイッチングによるノイズが悪影響を及ぼさないように
している。また、この回路では、スタート信号の入力回
路9が動作する際のノイズは無視している。
In the embodiment shown in FIG. 5, the capacitor 2 has the same shape Sch as the MO5FET switch. Further, in this reading device, the output is read when the clock CLK is at the L level, so that the noise caused by the switching shown in FIG. 6(D) does not have an adverse effect. Further, in this circuit, noise when the start signal input circuit 9 operates is ignored.

第7図は、本発明の第4の実施例を示す画像読み取り装
置の構成図である。
FIG. 7 is a configuration diagram of an image reading device showing a fourth embodiment of the present invention.

第7図において、第5図の構成と異なる点は、フォトセ
ンサ1a、1b、1c・・・とMO8FETスイッチ3
の間に電流増幅器(BuF 1 、BuF 2 。
In FIG. 7, the difference from the configuration in FIG. 5 is that the photosensors 1a, 1b, 1c... and the MO8FET switch 3
Between the current amplifiers (BuF 1 , BuF 2 ).

BuF3・・・)11を設けるとともに、打ち消し信号
を印加するための容量10を適切に設定することである
。すなわち、電流増幅器11によりスイッチ3に流す電
流値を大きくするとともに、第5図ではNチャネルMO
8FETの形状を持っていた容量2を、出力ライン4に
接続された独立容量1oにしている。これにより、Nチ
ャネルMOSFETスイッチ3のn番目と(n + 1
)番目のノイズの両方を打ち消すことができる。
BuF3...) 11 is provided, and the capacitor 10 for applying the cancellation signal is appropriately set. That is, the current value flowing through the switch 3 is increased by the current amplifier 11, and the N-channel MO
The capacitor 2, which had the shape of an 8FET, is now an independent capacitor 1o connected to the output line 4. As a result, the nth and (n + 1
)th noise can be canceled out.

このように、第5図および第7図の実施例では、画像読
み取り装置の読み取りシーケンスの1番目に選択される
フォトセンサの出力に対するS/Nが格段に向上する。
In this manner, in the embodiments shown in FIGS. 5 and 7, the S/N ratio for the output of the photosensor selected first in the reading sequence of the image reading device is significantly improved.

また、構成が非常に簡単であるために、多階調画像読み
取り装置が容易に実現できる。さらに、PチャネルとN
チャネルの組み合わせの場合には、トランジスタサイズ
はPチャネル、Nチャネルの各々を別々に自由に設定す
ることができる。
Furthermore, since the configuration is very simple, a multi-gradation image reading device can be easily realized. Furthermore, P channel and N
In the case of a combination of channels, the transistor size can be freely set for each of the P channel and N channel.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば、従来の回路に特
別な素子を追加することなく、簡単な回路で、フォトセ
ンサからの出力選択用スイッチがONする際に生じるノ
イズを打ち消すことができる。
As explained above, according to the present invention, it is possible to cancel the noise generated when the output selection switch from the photosensor is turned on with a simple circuit without adding any special elements to the conventional circuit. .

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の第1の実施例を示す画像読み取り装置
の構成図、第2図は第1図における動作タイミングチャ
ート、第3図は本発明の第2の実施例を示す画像読み取
り装置の構成図、第4図は第3図における動作タイミン
グチャート、第5図は本発明の第3の実施例を示す画像
読み取り装置の構成図、第6図は第5図における動作タ
イミングチャート、第7図は本発明の第4の実施例を示
す画像読み取り装置の構成図である。 la〜In:フォトセンサ、2:容量、3:MO8FE
Tスイッチ、4:出力ライン、5:出力負荷容量、6:
出力リセットスイッチ、7:打ち消し信号印加回路、8
:シフトレジスタ、9ニスタ一ト信号入力回路、1o:
打ち消し信号印加のための容量、11:電流増幅器。
FIG. 1 is a configuration diagram of an image reading device showing a first embodiment of the present invention, FIG. 2 is an operation timing chart in FIG. 1, and FIG. 3 is an image reading device showing a second embodiment of the present invention. 4 is an operation timing chart in FIG. 3, FIG. 5 is a configuration diagram of an image reading device showing a third embodiment of the present invention, and FIG. 6 is an operation timing chart in FIG. FIG. 7 is a configuration diagram of an image reading device showing a fourth embodiment of the present invention. la~In: Photosensor, 2: Capacitance, 3: MO8FE
T switch, 4: Output line, 5: Output load capacity, 6:
Output reset switch, 7: Cancellation signal application circuit, 8
:Shift register, 9-star signal input circuit, 1o:
Capacitor for applying a cancellation signal, 11: Current amplifier.

Claims (2)

【特許請求の範囲】[Claims] (1)画像を読み取るためのフォトセンサと、該フォト
センサからの出力を順次切り替えるMOSFETスイッ
チと、該MOSFETスイッチを駆動するシフトレジス
タとを具備する画像読み取り装置において、上記シフト
レジスタから上記MOSFETスイッチに与える駆動信
号を、n番目(n≧2)のMOSFETスイッチの立ち
下りのタイミングと(n+1)番目のMOSFETスイ
ッチの立ち上りのタイミングとを揃えて出力するように
したことを特徴とする画像読み取り装置。
(1) In an image reading device comprising a photosensor for reading an image, a MOSFET switch that sequentially switches the output from the photosensor, and a shift register that drives the MOSFET switch, the shift register is connected to the MOSFET switch. An image reading device characterized in that a drive signal to be applied is outputted so that the falling timing of an n-th (n≧2) MOSFET switch and the rising timing of an (n+1)-th MOSFET switch are aligned.
(2)請求項1記載の画像読み取り装置において、前記
フォトセンサからの出力を取り出す出力ラインに接続さ
れた容量と、前記シフトレジスタにスタート信号を与え
る入力回路と、該スタート信号により起動され、最初に
切り替えるMOSFETスイッチの立ち上りタイミング
と同期して、上記容量を通して上記出力ラインに打ち消
し信号を出力する打ち消し信号印加回路とを設けたこと
を特徴とする画像読み取り装置。
(2) The image reading device according to claim 1, further comprising: a capacitor connected to an output line for taking out the output from the photosensor; and an input circuit for giving a start signal to the shift register; An image reading device comprising: a cancellation signal applying circuit that outputs a cancellation signal to the output line through the capacitor in synchronization with the rising timing of a MOSFET switch that switches to the output line.
JP338589A 1989-01-10 1989-01-10 Picture reader Pending JPH02183662A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP338589A JPH02183662A (en) 1989-01-10 1989-01-10 Picture reader

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP338589A JPH02183662A (en) 1989-01-10 1989-01-10 Picture reader

Publications (1)

Publication Number Publication Date
JPH02183662A true JPH02183662A (en) 1990-07-18

Family

ID=11555893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP338589A Pending JPH02183662A (en) 1989-01-10 1989-01-10 Picture reader

Country Status (1)

Country Link
JP (1) JPH02183662A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04154166A (en) * 1990-10-18 1992-05-27 Fuji Xerox Co Ltd Image sensor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04154166A (en) * 1990-10-18 1992-05-27 Fuji Xerox Co Ltd Image sensor

Similar Documents

Publication Publication Date Title
US5144174A (en) Programmable delay circuit having a buffer stage connected in cascode between the outputs of a plurality of differential amplifiers and the output terminal
US4874971A (en) Edge-sensitive dynamic switch
US4987321A (en) Processing circuit for image sensor
PT94404A (en) COMPARATOR WITH CIRCUITS INCLUDING FIELD EFFECT TRANSISTORS
JP3801112B2 (en) Image reading signal processing apparatus
EP0735669B1 (en) Switched capacitor differential circuits
JPH02183662A (en) Picture reader
US6696876B2 (en) Clock interpolation through capacitive weighting
US3900743A (en) Charge amplifier
US20080258776A1 (en) Analog signal transmission circuit
JPS63196118A (en) Integrated switching circuit
JP2534717B2 (en) Clamp circuit
JP2798535B2 (en) Carry propagation circuit
JPH0512884B2 (en)
US20030103152A1 (en) Image reading device
JP4530503B2 (en) Impedance conversion circuit
JPH07115334A (en) Voltage follower circuit
GB2301720A (en) MOS sampling switch with signal-invariant resistance
JPS626533A (en) Cmos inverter
EP1353500A2 (en) Image sensor
JP4797600B2 (en) Output buffer circuit of solid-state imaging device and solid-state imaging device using the same
JPH02284510A (en) Cmos delaying circuit
JP3018351B2 (en) Semiconductor circuit
KR910002309B1 (en) Charge transfer device
JPH06120789A (en) Power source switching circuit using cmos inverter