[go: up one dir, main page]

JPH0217713A - Electronic equipment with plural oscillators - Google Patents

Electronic equipment with plural oscillators

Info

Publication number
JPH0217713A
JPH0217713A JP63166754A JP16675488A JPH0217713A JP H0217713 A JPH0217713 A JP H0217713A JP 63166754 A JP63166754 A JP 63166754A JP 16675488 A JP16675488 A JP 16675488A JP H0217713 A JPH0217713 A JP H0217713A
Authority
JP
Japan
Prior art keywords
oscillators
monolithic
oscillator
circuits
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63166754A
Other languages
Japanese (ja)
Inventor
Kazuo Kato
和男 加藤
Takashi Sase
隆志 佐瀬
Hideo Sato
秀夫 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63166754A priority Critical patent/JPH0217713A/en
Publication of JPH0217713A publication Critical patent/JPH0217713A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain a device stable for external noise by including plural oscillation circuits in which all the constant current circuits, the capacitors, and the switching circuits are constituted of monolithic circuits on the same monolithic substrate. CONSTITUTION:Two oscillators 10 and 20 are formed in the same silicon substrate 160. The oscillators 10 and 20 are provided with oscillation circuit parts 11 and 21, timing capacitors 12 and 22, and buffer output circuits 16 and 26, etc., respectively, and those elements are constituted of the monolithic circuits. Furthermore, the oscillators 10 and 20 are equipped with control input terminals 13 and 23, power source supply terminals 14, 15, 24 and 25, and output terminals 17 and 27, respectively.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は複数発振器を備える1t7−装置に係り、特に
モノリシック化するに好適な電子装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an It7-device having a plurality of oscillators, and particularly to an electronic device suitable for monolithization.

〔従来の技術〕[Conventional technology]

複数の制御発振器を必要とする精密な周波数制御システ
ムなどでは発振器対回路部にモノリシック回路化された
対発振回路を適用できれば、′Iri源変動、温度変動
などに対して特性が揃い差動効果が発揮でき望ましい。
For precise frequency control systems that require multiple controlled oscillators, if a monolithic pair oscillator circuit can be applied to the oscillator pair circuit, the characteristics will be uniform against Iri source fluctuations, temperature fluctuations, etc., and differential effects will be eliminated. It is desirable that it can be demonstrated.

そのような従来のモノリシック化された発振器対として
は、第10図の回路図に示したTTLシリーズ124形
VCO(電圧制御発振器)回路ICが知られている。こ
のICは、パッケージ150の中にモノリシックのvC
o回路11゜21が内蔵されており、ディジタル側及び
アナログ側電源端子に各々5vの電11iX35.36
を給電し、外付のタイミングキャパシタ12.22を接
続し、さらにバイアス入力端子P3.PL4にバイアス
電源33を接続して、それぞれの制御入力端子PL、P
2に制御電源31.32を接続、印加することにより各
々の発振器1o及び20の出力17.27には各々の制
御入力電圧に比例した発振周波数が得られる。
As such a conventional monolithic oscillator pair, the TTL series 124 type VCO (voltage controlled oscillator) circuit IC shown in the circuit diagram of FIG. 10 is known. This IC includes a monolithic vC in package 150.
o circuit 11゜21 is built-in, and a 5V power supply 11iX35.36 is connected to the digital side and analog side power terminals respectively.
, external timing capacitors 12.22 are connected, and bias input terminals P3. A bias power supply 33 is connected to PL4, and each control input terminal PL, P
By connecting and applying control power supplies 31, 32 to oscillators 2, an oscillation frequency proportional to each control input voltage is obtained at the outputs 17, 27 of each oscillator 1o and 20.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかしながら上記従来技術は二つの発振器間の電磁界相
互干渉等については十分な配慮がされておらず、接近し
た発振周波数においては相互に引き込みの問題があった
。これは、第11図の特性図で示すように、第1の発振
器によりflなる発振周波数出力時に第2の発振器によ
りfxに接近したf2なる周波数を出力した場合、両者
の周波数が特に接近した範囲でお互いの発振器による外
乱が外部端子間で干渉し合って第11図の点線のように
二つの発振器はその中間的な出力周波数で同期引き込み
し、独立した発振器としての機能が失なわれる。
However, the above-mentioned conventional technology does not give sufficient consideration to mutual interference of electromagnetic fields between two oscillators, and there is a problem of mutual attraction at close oscillation frequencies. As shown in the characteristic diagram of Fig. 11, when the first oscillator outputs an oscillation frequency fl and the second oscillator outputs a frequency f2 that is close to fx, this is the range in which both frequencies are particularly close. The disturbances caused by each oscillator interfere with each other between the external terminals, and the two oscillators are synchronized at an intermediate output frequency, as shown by the dotted line in FIG. 11, and lose their function as independent oscillators.

この同期引込みの範囲は通常周波数差が10−8ないし
それ以下の接近した範囲で生じるが、発振周波数が高く
なるにつれて誘導ノイズは増大するため、高周波におい
ては10′″2程度の差でも引込みに至る虞れがある。
The range of this synchronous pull-in usually occurs in a close range where the frequency difference is 10-8 or less, but as the oscillation frequency increases, the induced noise increases, so at high frequencies even a difference of about 10'''2 causes pull-in. There is a risk that this will happen.

本発明の目的は、特性が良く揃い、かつ上述のような相
互干渉を無くした複数発振器を備える電子装置を提供す
ることにある。
An object of the present invention is to provide an electronic device including a plurality of oscillators whose characteristics are well matched and which eliminates mutual interference as described above.

〔課題を解決するための手段〕[Means to solve the problem]

従来の複数発振器間における引き込み現象はノイズに対
して感度の高いタイミングキャパシタ部端子に他の発振
器出力ノイズが誘導して生じることに鑑み、タイミング
キャパシタをモノリシック回路としてシリコン基板中に
形成し、タイミングキャパシタ端子を外部に出さないよ
うにすることによって目的は達成される。
Considering that the conventional pull-in phenomenon between multiple oscillators occurs when other oscillator output noise is induced into the timing capacitor terminals, which are sensitive to noise, the timing capacitor is formed as a monolithic circuit on a silicon substrate, and the timing capacitor is The purpose is achieved by not exposing the terminals to the outside.

〔作用〕[Effect]

すなわち、シリコン基板中のモノリシック回路として形
成されたタイミングキャパシタは、誘導を受は易いタイ
ミングキャパシタ部が外部端子として露出することが無
く、また、タイミングキャパシタ部は形成されているシ
リコン基板の等電位基板によって良好なガードシールド
作用を受けるため外部ノイズに対して安定で、誤動作す
ることがない。
In other words, in a timing capacitor formed as a monolithic circuit in a silicon substrate, the timing capacitor portion, which is easily susceptible to induction, is not exposed as an external terminal, and the timing capacitor portion is formed on an equipotential substrate of the silicon substrate. Because it receives a good guard shield effect, it is stable against external noise and does not malfunction.

〔実施例〕〔Example〕

以下1本発明の一実施例を第1図により説明する。第1
図は本発明の電子装置の一実施例を示す回路ブロック図
である。第1図の実施例においては、二つのVCDIo
、20が同一シリコン基板16の中に形成されている0
発振器10及び20はそれぞれ、発振回路部分11,2
1、タイミングキャパシタ12,22.バッファ出力回
路16゜26、等で構成されている。さらに第1図の回
路では発振器10.20について各々制御入力端子13
.23、電源給電端子14−15.24−25を備えて
いる。第1図における発振回路部11.21の回路とし
ては、第2図に示すエミッタ結合形マルチバイブレータ
として知られた回路が用いられる。この回路の発振の主
体はバッファアンプ113,114によって交叉接続さ
れたスイッチングトランジスタ111,112、タイミ
ングキャパシタ12.トランジスタ133゜134によ
る定電流回路であり、発振周波数fは一般に次のように
表される。
An embodiment of the present invention will be described below with reference to FIG. 1st
The figure is a circuit block diagram showing an embodiment of the electronic device of the present invention. In the embodiment of FIG. 1, two VCDIo
, 20 are formed in the same silicon substrate 16.
Oscillators 10 and 20 are oscillation circuit portions 11 and 2, respectively.
1, timing capacitors 12, 22. It is composed of buffer output circuits 16, 26, and the like. Furthermore, in the circuit of FIG.
.. 23, power supply terminals 14-15, and 24-25. As the circuit of the oscillation circuit section 11.21 in FIG. 1, a circuit known as an emitter-coupled multivibrator shown in FIG. 2 is used. The main components of oscillation in this circuit are switching transistors 111 and 112 cross-connected by buffer amplifiers 113 and 114, and timing capacitors 12. This is a constant current circuit including transistors 133 and 134, and the oscillation frequency f is generally expressed as follows.

f=I/4CVap ただし、工は定電流回路の電流値、Cはタイミングキャ
パシタの値、VBEはダイオード117゜118の順方
向降下電圧である。
f=I/4CVap where F is the current value of the constant current circuit, C is the value of the timing capacitor, and VBE is the forward voltage drop of the diode 117°118.

第1図の実施例においては、各発振器10゜20の相互
誘導に対する絶縁性を改善するために、タイミングキャ
パシタ12.21は模式的回路図で示すようにお互いを
遠さけた場所に配置するほか、外部出力はバッファアン
プ16.26を介して出力する。電源供電端子も各々分
離している。
In the embodiment of FIG. 1, in order to improve the isolation of each oscillator 10, 20 against mutual induction, the timing capacitors 12, 21 are placed at a distance from each other as shown in the schematic circuit diagram. , external outputs are output via buffer amplifiers 16 and 26. The power supply terminals are also separated.

以上のように構成した第1図の実施例の動作は次のよう
になる。電源給電端子14−15.24−25より5v
動作電源を給電し、制御入力端子13.23より制御入
力を印加すると出力端子17.27には各々の制御入力
に比例した出力周波数が得られる。この出力周波数は、
上述したように二つの発振器間の相互干渉が十分低減さ
れた設計になっているので、二つの発振器の動作周波数
が接近している場合でも安定である。
The operation of the embodiment of FIG. 1 constructed as described above is as follows. 5v from power supply terminal 14-15.24-25
When an operating power source is supplied and control inputs are applied from the control input terminals 13.23, an output frequency proportional to each control input is obtained at the output terminals 17.27. This output frequency is
As described above, the design is such that mutual interference between the two oscillators is sufficiently reduced, so it is stable even when the operating frequencies of the two oscillators are close to each other.

第3図は本発明においてタイミングキャパシタとして使
用されるモノリシックキャパシタの一実施例を示す断面
図である。第3図においてはシリコン基板140の上の
薄い酸化膜143と143によって絶縁されたアルミ配
線層141.142を電極とするキャパシタ構造を示し
ている。
FIG. 3 is a sectional view showing one embodiment of a monolithic capacitor used as a timing capacitor in the present invention. FIG. 3 shows a capacitor structure in which aluminum wiring layers 141 and 142, which are insulated by thin oxide films 143 and 143 on a silicon substrate 140, are used as electrodes.

第4図は本発明に適用しうるMOSキャパシタと呼ばれ
る他のモノリシックキャパシタの構造の例を示している
。P−型・基板140中にn−型拡散ウェル149をつ
くり、その中のn十拡散層148と薄い酸化膜146を
介したアルミ電極148とでキャパシタを形成している
FIG. 4 shows an example of the structure of another monolithic capacitor called a MOS capacitor that can be applied to the present invention. An n-type diffusion well 149 is formed in a P-type substrate 140, and a capacitor is formed by an n+ diffusion layer 148 therein and an aluminum electrode 148 with a thin oxide film 146 interposed therebetween.

第2図で示したエミッタ結合形マルチバイブレータで用
いるキャパシタは、対称な発振波形をうるため基板に対
してストレキャパシタが平衡していることが望ましい。
For the capacitor used in the emitter-coupled multivibrator shown in FIG. 2, it is desirable that the strain capacitor be balanced with respect to the substrate in order to obtain a symmetrical oscillation waveform.

それゆえ、第3図のキャパシタ構造も第4図のキャパシ
タ構造も二分割してから基板に対して寄生素子が平衡す
るように結合せて用いられる。第5図は第4図のキャパ
シタ構造の分割組合せの等価回路を示している。すなわ
ち、主キャパシタ123,123’ に対し、寄生素子
127,127’   124,124’126.12
6’ が端子121と122から基板側に対して対称と
なっている。
Therefore, both the capacitor structure of FIG. 3 and the capacitor structure of FIG. 4 are used by being divided into two parts and then coupled to the substrate so that the parasitic elements are balanced. FIG. 5 shows an equivalent circuit of the divided combination of the capacitor structure shown in FIG. That is, for the main capacitors 123, 123', the parasitic elements 127, 127' 124, 124' 126.12
6' is symmetrical with respect to the board side from the terminals 121 and 122.

第6図は本発明のIA置に使用される改良された発振器
の例を示す、第6図の発振器は基本的にはさきの第2図
で示したエミッタ結合形マルチバイブレータであるが、
第2図におけるコレクタ負荷抵抗115,116が第6
図ではMoSトランジスタ121,122による能動抵
抗に置き代っている。第6図におけるMOSトランジス
タ121゜122はそれぞれ駆動増幅器125,126
によって交互にスイッチング駆動される。駆動増幅器1
25.126が発生する電圧振幅は発振器の動作定電流
工に連動したIRである。したがってMOSトランジス
タ121,122のオン抵抗値は発振器の定電流に反比
例して制御され、発振器の動作電流すなわち発振周波数
が変っても発振器のループゲインの変動がない、このこ
とはタイミングキャパシタがモノリシックキャパシタと
して固定された場合の周波数可変範囲を拡大し、固定キ
ャパシタに伴なう制限を緩和する。
FIG. 6 shows an example of an improved oscillator used in the IA device of the present invention. The oscillator in FIG. 6 is basically the emitter-coupled multivibrator shown in FIG.
The collector load resistances 115 and 116 in FIG.
In the figure, active resistors are replaced by MoS transistors 121 and 122. MOS transistors 121 and 122 in FIG. 6 are drive amplifiers 125 and 126, respectively.
is driven by alternate switching. Drive amplifier 1
The voltage amplitude generated by 25.126 is an IR that is linked to the operating constant current of the oscillator. Therefore, the on-resistance values of the MOS transistors 121 and 122 are controlled in inverse proportion to the constant current of the oscillator, and the loop gain of the oscillator does not change even if the operating current of the oscillator, that is, the oscillation frequency changes. This means that the timing capacitor is a monolithic capacitor. This expands the frequency variable range when the capacitor is fixed, and alleviates the limitations associated with fixed capacitors.

第7図は本発明の複数発振器を用いる電子装置の一実施
例ブロック図を示す。一般に送受一体形の3R機能付の
通信用モジュールでは二つのPLLを用いる(例えば桐
原ほか:32Mb/s光伝送モジュール、昭62年電子
通信学会大会勲2401参照)第7図はそのような通信
用モジュールにおける一実施例を示している。第7図に
おいては、符号復号器(CODEC)600、−組のP
LL100及び200、信号の等化増幅器615、出力
ドライパー625、出力インターフェース620、並列
バス640、クロック入力650などより構成されてい
る。PLL100及び200における発振器部10.2
0はモノリシック回路でタイミングキャパシタも含めて
一体に形成されている。
FIG. 7 shows a block diagram of an embodiment of an electronic device using multiple oscillators of the present invention. Generally, two PLLs are used in a communication module with integrated transmitter/receiver type 3R function (for example, see Kirihara et al.: 32 Mb/s optical transmission module, 1986 Institute of Electronics and Communication Engineers Conference Ion 2401). Figure 7 shows a module for such communication. 1 shows an example of a module. In FIG. 7, a code decoder (CODEC) 600, - set P
It is composed of LLs 100 and 200, a signal equalization amplifier 615, an output driver 625, an output interface 620, a parallel bus 640, a clock input 650, and the like. Oscillator section 10.2 in PLL100 and 200
0 is a monolithic circuit that is integrally formed including the timing capacitor.

このように構成された第7図の回路の動作は次のように
なる。伝送線を介して端子610に送られてきた直列信
号は等化増幅器615で増幅され、C0DEC600に
入力されると共にPLL100に入力され、タイミング
を抽出されるPLLの100の出力クロックはC0DE
C600の復号化サンプリングクロックとして用いられ
る。他方C0DEC600の出力側のクロックは端子6
50よりPLL200に印加され、人、出力バス650
からの信号の符号化のために2迎倍のクロックが作られ
てC0DEC600へ入力される。そして符号化された
直列信号はドライバ625、出力端子620を介して伝
送線路へと送出される。
The operation of the circuit of FIG. 7 constructed in this way is as follows. The serial signal sent to the terminal 610 via the transmission line is amplified by the equalizing amplifier 615, and is input to the C0DEC 600 as well as the PLL 100, and the 100 output clocks of the PLL whose timing is extracted are C0DE.
It is used as the decoding sampling clock of C600. On the other hand, the clock on the output side of C0DEC600 is terminal 6.
50 to PLL 200, output bus 650
In order to encode the signal from the C0DEC 600, a double clock is generated and inputted to the CODEC 600. The encoded serial signal is then sent to the transmission line via the driver 625 and the output terminal 620.

第7図のような応用例においては、送受一体モジュール
を小形、低消費電力化することが要請されている。従来
の技術では発振器間の干渉のために要請の応えることが
難しかったが、本発明によれば可能である。
In the application example shown in FIG. 7, it is required that the transmitter/receiver integrated module be made smaller and consume less power. In the conventional technology, it was difficult to meet this request due to interference between oscillators, but it is possible according to the present invention.

第8図は本発明の他の一実施例を示すブロック図である
。第8図は超音波流量計における実施例を示している。
FIG. 8 is a block diagram showing another embodiment of the present invention. FIG. 8 shows an embodiment of an ultrasonic flowmeter.

第8図においては、測定対象のパイプ70の周上に一対
の超音波トランスデユーサ71.72が取付けられてい
る。トランスデユーサ71.72は切換スイッチ63を
介してドライバー61に接続されている。トランスデユ
ーサ71.72はスイッチ64を介しレシーバ−回路5
1、T/V (時間−電圧)変換器53、切換回路54
.一対の積分回路55,56、可変発振器10,20、
周波数差゛出力回路58へ出力される。
In FIG. 8, a pair of ultrasonic transducers 71 and 72 are attached around the circumference of a pipe 70 to be measured. The transducers 71 , 72 are connected to the driver 61 via a changeover switch 63 . The transducers 71, 72 are connected to the receiver circuit 5 via the switch 64.
1, T/V (time-voltage) converter 53, switching circuit 54
.. A pair of integrating circuits 55, 56, variable oscillators 10, 20,
It is output to the frequency difference output circuit 58.

発振器10.20はタイミングキャパシタも含めてモノ
リシック化されている。
The oscillator 10.20, including the timing capacitor, is monolithic.

また全体のタイミングを制御する同期回路62は切換ス
イッチ57の信号を受け、ドライバ61及びカウンタ5
2を駆動するようになっている。
In addition, a synchronization circuit 62 that controls the overall timing receives a signal from a changeover switch 57, and a synchronization circuit 62 controls the driver 61 and counter 5.
It is designed to drive 2.

第8図の超音波流量計の動作を手短かに述べると。The operation of the ultrasonic flowmeter shown in FIG. 8 will be briefly described.

ドライバー61により周期的にトランスデユーサ71.
72を交互に駆動し、音波がパイプ70の流速に順方向
の伝播時間と逆方向の伝播時間をT/■変換器53で電
圧に変換し、それぞれスイッチ54と積分器55.56
からなるサンプルホールド回路に入力し、各可変発振器
上立、又立で周波数に変換する。したがって周波数差出
力回路58によって出力される周波数はトランスデユー
サ71.72の方向の違いによる伝播時間差、すなわち
パイプ70を流れる物体の流量に比例する。
Transducer 71 .
72 is driven alternately, and the forward propagation time and reverse propagation time of the sound wave are converted into voltage by the T/■ converter 53 according to the flow velocity of the pipe 70, and the switch 54 and the integrator 55 and 56 respectively
The signal is input to a sample-and-hold circuit consisting of a oscillator, and is converted into a frequency when each variable oscillator rises and falls. Therefore, the frequency output by the frequency difference output circuit 58 is proportional to the propagation time difference due to the difference in direction of the transducers 71, 72, ie, the flow rate of the object flowing through the pipe 70.

このような流量計においては音波の伝播速度(数k m
 / s )に比較して測定すべき物体の流速は極めて
小さい(例えば数cm / s )のが常である(周波
数差10−1′ないしそれ以下)。したがって、組の発
振器は温度や電源変動に対して相似な特性を有し、かつ
同期引込み現象がないことが必要であるが、第8図の実
施例はそれらの要求を満たしうる。
In such a flowmeter, the propagation velocity of sound waves (several km
/s), the flow velocity of the object to be measured is usually very small (for example, several cm/s) (frequency difference of 10-1' or less). Therefore, it is necessary that the oscillators in the set have similar characteristics with respect to temperature and power supply fluctuations, and that there is no synchronization pull-in phenomenon, and the embodiment of FIG. 8 can satisfy these requirements.

第9図は本発明の他の一実施例を示すブロックである。FIG. 9 is a block diagram showing another embodiment of the present invention.

ディジタルPLL或いは成る種のFM復調装置などでは
出力周波数が接近した安定な複数の発振器(クロック)
を必要とする。第9図の実施例はそのようなりロック源
として好適な構成を示す、第9図において、モノリシッ
ク回路で構成された一組の可変発振器10.20にはそ
れぞれ制御電源150及びバイアス電源250が図示の
如く接続されている。出力にはバッファ増幅器16.2
6が接続されると共に1発振器10の出力には分局器(
カウンタ)30が接続され、分周期300の出力は位相
比較器400へ入力される。
In a digital PLL or some kind of FM demodulator, multiple stable oscillators (clocks) with close output frequencies are used.
Requires. The embodiment of FIG. 9 shows a configuration suitable as such a lock source. In FIG. 9, a control power supply 150 and a bias power supply 250 are shown for each of a set of variable oscillators 10 and 20 constructed of monolithic circuits. It is connected as follows. Buffer amplifier 16.2 at the output
6 is connected, and the output of 1 oscillator 10 is connected to a divider (
A counter) 30 is connected, and the output of the dividing period 300 is input to a phase comparator 400.

位相比較器400の他方の入力には水晶発振器500が
接続され1位相比較器400の出力410は制御電源1
50を制御する如く接続されている。すなりち発振器1
02分周器300、位相比較器400.制御電源150
は周波数逓倍のPLLを形成している。バイアス電源2
50は、発振器20の発振周波数を発振器10のそれよ
りも僅かに大きくシストするためのバイアス源である。
A crystal oscillator 500 is connected to the other input of the phase comparator 400, and an output 410 of the phase comparator 400 is connected to the control power supply 1.
50. Sunarichi oscillator 1
02 frequency divider 300, phase comparator 400. Control power supply 150
forms a frequency multiplication PLL. Bias power supply 2
50 is a bias source for making the oscillation frequency of the oscillator 20 slightly larger than that of the oscillator 10.

以上のように構成された第8図の動作としては、出力端
子17からは水晶発振器500の周波数が逓倍(逓倍比
は分周器300による)された出力周波数が得られ、他
方の出力端子からはそれより僅かに高い周波数が得られ
る。端子17における周波数は水晶発振器によって制御
されるので極めて安定であり、端子27より出力される
周波数も二つの発振器がモノリシック基板上に相似な回
路として形成されていることに鑑み安定である。したが
って第9図の実施例では同期引込みの恐れなく接近した
二つの周波数を安定に供給することができる。
In the operation of FIG. 8 configured as described above, an output frequency obtained by multiplying the frequency of the crystal oscillator 500 (the multiplication ratio is determined by the frequency divider 300) is obtained from the output terminal 17, and the output frequency is obtained from the other output terminal. obtains a slightly higher frequency. The frequency at terminal 17 is extremely stable because it is controlled by the crystal oscillator, and the frequency output from terminal 27 is also stable because the two oscillators are formed as similar circuits on a monolithic substrate. Therefore, in the embodiment shown in FIG. 9, two closely spaced frequencies can be stably supplied without fear of synchronization.

本発明においては発振器の実施例としてエミッタ結合形
マルチバイブレータ形で説明したが、他の形式の発振器
でもよい0例えばシュミットトリガ形発振器が適用でき
る。シュミットトリガ形発振器ではタイミングキャパシ
タが接地形でよいためモノリシックキャパシタとしては
基板に対する寄生容量の問題が少なく、半導体の接合容
量も含め利用しうる構造が多様である。
In the present invention, an emitter-coupled multivibrator type oscillator has been described as an embodiment of the oscillator, but other types of oscillators may be used, such as a Schmitt trigger type oscillator. In a Schmitt trigger type oscillator, the timing capacitor can be a grounded surface, so as a monolithic capacitor, there is less problem of parasitic capacitance with respect to the substrate, and there are a variety of structures that can be used, including semiconductor junction capacitance.

本発明の実施例においては、一つのモノリシック基板に
モノリシックキャパシタを含む複数発振器を構成した例
で示したが、シリコン基板はただ1個に限られるもので
はなく、モノリシックキャパシタを含むモノリシック発
振器チップを複数集合したものでもよい。
In the embodiment of the present invention, an example is shown in which multiple oscillators including monolithic capacitors are configured on one monolithic substrate, but the silicon substrate is not limited to just one, and multiple monolithic oscillator chips including monolithic capacitors are configured on one monolithic substrate. It may be a collection.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、複数発振器のタイミングキャパシタを
電磁界干渉ないようにモノリシックキャパシタとして形
成するので、接近した動作周波数においても同期引込み
の恐れがない複数発振器を備えた電子装置を小形、低消
費電力につくることができる。
According to the present invention, since the timing capacitors of multiple oscillators are formed as monolithic capacitors to prevent electromagnetic interference, electronic devices equipped with multiple oscillators that are free from synchronization pull even at close operating frequencies can be made compact and have low power consumption. It can be made to.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すブロック図。 第2図は本発明に適用する回路例を示す図、第3図、第
4図は本発明に適用する回路の部分断面図、第5図は部
分等価回路図、第6図は本発明に適用した回路を示す回
路図、第7図、第8図、第9図は本発明の他の実施例を
示す図、第10図は従来の実施例を示す回路図、第11
図は従来例を示す特性図である。 10.20・・・発振器、12.22・・・キャパシタ
、16・・・モノリシックチップ、111,112゜1
31〜134・・・トランジスタ、115,116・・
・抵抗器、113,114.16・・・バッファアンプ
。 代理人 弁理士 小川勝男、t・ ゝ(二 砧3図 第4図 1/W 第5図 第2図 第6区 第7図 第8図 第9図 第10図 第11図 VcCj2)
FIG. 1 is a block diagram showing one embodiment of the present invention. FIG. 2 is a diagram showing an example of a circuit applied to the present invention, FIGS. 3 and 4 are partial cross-sectional views of the circuit applied to the present invention, FIG. 5 is a partial equivalent circuit diagram, and FIG. 6 is a diagram showing an example of a circuit applied to the present invention. 7, 8, and 9 are diagrams showing other embodiments of the present invention; FIG. 10 is a circuit diagram showing a conventional embodiment; FIG. 11 is a circuit diagram showing the applied circuit;
The figure is a characteristic diagram showing a conventional example. 10.20... Oscillator, 12.22... Capacitor, 16... Monolithic chip, 111,112゜1
31-134...transistor, 115,116...
・Resistor, 113, 114.16...Buffer amplifier. Agent: Patent Attorney Katsuo Ogawa, T. (Fig. 3, Fig. 4, Fig. 1/W, Fig. 5, Fig. 2, Section 6, Fig. 7, Fig. 8, Fig. 9, Fig. 10, Fig. 11) VcCj2)

Claims (1)

【特許請求の範囲】 1、定電流回路、キャパシタ、スイッチング回路のすべ
てがモノリシック回路で構成された発振回路を複数個同
一モノリシック基板に含むことを特徴とする複数発振器
を有する電子装置。 2、特許請求の範囲第1項において、電子装置が通信用
送受信モジュールを構成していることを特徴とする複数
発振器を有する電子装置。 3、特許請求の範囲第1項において、電子装置が超音波
流量(流速)計を構成していることを特徴とする複数発
振器を有す電子装置。
[Scope of Claims] 1. An electronic device having a plurality of oscillators, characterized in that a plurality of oscillation circuits in which a constant current circuit, a capacitor, and a switching circuit are all constituted by monolithic circuits are included on the same monolithic substrate. 2. An electronic device having a plurality of oscillators according to claim 1, characterized in that the electronic device constitutes a communication transmitting/receiving module. 3. An electronic device having a plurality of oscillators according to claim 1, characterized in that the electronic device constitutes an ultrasonic flow rate (current velocity) meter.
JP63166754A 1988-07-06 1988-07-06 Electronic equipment with plural oscillators Pending JPH0217713A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63166754A JPH0217713A (en) 1988-07-06 1988-07-06 Electronic equipment with plural oscillators

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63166754A JPH0217713A (en) 1988-07-06 1988-07-06 Electronic equipment with plural oscillators

Publications (1)

Publication Number Publication Date
JPH0217713A true JPH0217713A (en) 1990-01-22

Family

ID=15837116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63166754A Pending JPH0217713A (en) 1988-07-06 1988-07-06 Electronic equipment with plural oscillators

Country Status (1)

Country Link
JP (1) JPH0217713A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4880548A (en) * 1988-02-17 1989-11-14 Pall Corporation Device and method for separating leucocytes from platelet concentrate

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS581324A (en) * 1981-06-26 1983-01-06 Hitachi Ltd Integrated multivibrator

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS581324A (en) * 1981-06-26 1983-01-06 Hitachi Ltd Integrated multivibrator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4880548A (en) * 1988-02-17 1989-11-14 Pall Corporation Device and method for separating leucocytes from platelet concentrate

Similar Documents

Publication Publication Date Title
US6211708B1 (en) Frequency doubling circuits, method, and systems including quadrature phase generators
US5604466A (en) On-chip voltage controlled oscillator
JP2651920B2 (en) Data clock oscillator with accurate duty cycle
US3766496A (en) Feedback-type acoustic surface wave device
US3634787A (en) Electromechanical tuning apparatus particularly for microelectronic components
US5359727A (en) Clock generator using PLL and information processing system using the clock generator
US5652549A (en) Integrated circuit ring oscillator having line driver with double line feedback
US5453713A (en) Noise-free analog islands in digital integrated circuits
US4301422A (en) Frequency synthesizer
EP0486207A1 (en) Low-jitter oscillator
US6208215B1 (en) VCO and filter controlled by common integrated thermal frequency reference
US4348650A (en) Surface-acoustic-wave parametric device
JPH0217713A (en) Electronic equipment with plural oscillators
EP0383194B1 (en) Dual port voltage controlled emitter coupled multivibrator
US5774007A (en) Clock distributing apparatus having V/I and I/V converters
Kato et al. A low-power 128-MHz VCO for monolithic PLL ICs
US6121848A (en) Integrated accurate thermal frequency reference
US20080111646A1 (en) Regulated supply phase locked loop
Allen et al. Integrated circuits for a bidirectional implantable pulsed Doppler ultrasonic blood flowmeter
JPH01820A (en) Integrated dual slope analog-to-digital converter with resistance/capacitor change compensation
Vermesan et al. Low power ASIC for high temperature applications
JP2737747B2 (en) Voltage controlled oscillator
Lindner et al. Ultra Low Power< 9 nW Adaptive Duty Cycling Oscillator in 22 nm FDSOI CMOS Technology using Back Gate Biasing
JPS613506A (en) Oscillator-mixer circuit
Woerner High Speed and Low Current, Frequency Dividere Up to 2.5 GHZ