[go: up one dir, main page]

JPH02168733A - Front end circuit - Google Patents

Front end circuit

Info

Publication number
JPH02168733A
JPH02168733A JP14169389A JP14169389A JPH02168733A JP H02168733 A JPH02168733 A JP H02168733A JP 14169389 A JP14169389 A JP 14169389A JP 14169389 A JP14169389 A JP 14169389A JP H02168733 A JPH02168733 A JP H02168733A
Authority
JP
Japan
Prior art keywords
circuit
dual gate
gate fet
gaas
mixer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14169389A
Other languages
Japanese (ja)
Other versions
JPH0748667B2 (en
Inventor
Morikazu Sagawa
守一 佐川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of JPH02168733A publication Critical patent/JPH02168733A/en
Publication of JPH0748667B2 publication Critical patent/JPH0748667B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Circuits Of Receivers In General (AREA)

Abstract

PURPOSE:To improve a separation rate between reception and local oscillation by using a GaAs dual gate FET for a frequency mixing element, and adding an amplifier, which grounds the second gate of the GaAs dual gate FET on a high frequency basis, to the front stage of a frequency mixer. CONSTITUTION:A received signal from an antenna is amplified through a received signal terminal 11, a received signal matching circuit 15 and a received signal amplifying dual gate FET circuit 17, and inputted to a mixer dual gate FET circuit 18. An output from a local oscillator is amplified through a local oscillating signal terminal 10, a local oscillation matching circuit 14, and a local oscillating signal amplifying dual gate FET circuit 16, and applied to a mixer dual gate FET circuit 18. By grounding the second gate of the GaAs dual gate FET to be the element at the excellent separation degree between inputs and outputs on the high frequency basis, the input/output separation degree is improved, the separation degree between the reception and local oscillation is improved, and the number of the stages of receiving and local oscillating filters can be reduced.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、移動体通信などで用いられる受信機のフロン
トエンド回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a front-end circuit of a receiver used in mobile communications and the like.

従来の技術 最近、自動車電話、携帯電話など移動体通信の分野では
機器の小形化が急速に進展している。このため、構成部
品の小形化が必要不可欠になっている。高周波を扱う受
信機のフロントエンド回路も例外でなく、小形化が試み
られている。この小形化受信機フロントエンド回路の例
としては、特開昭61−9006号公報などに記載され
ている構成がある。以下、第6図を参照して、従来の受
信機のフロントエンド回路について説明する。
BACKGROUND OF THE INVENTION Recently, devices in the field of mobile communications such as car phones and mobile phones are rapidly becoming smaller. For this reason, it has become essential to downsize the component parts. The front-end circuits of receivers that handle high frequencies are no exception, and efforts are being made to make them more compact. An example of this miniaturized receiver front-end circuit is the structure described in Japanese Patent Application Laid-Open No. 61-9006. The front end circuit of a conventional receiver will be described below with reference to FIG.

第6図において、1は受信信号端子、2は局発信号端子
、3は中間周波信号端子、4は受信フィルタ、6は開発
用フイルク、6は受信整合回路、7は局発整合回路、8
は)・ランジスタ周波数混合部である。
In FIG. 6, 1 is a reception signal terminal, 2 is a local oscillation signal terminal, 3 is an intermediate frequency signal terminal, 4 is a reception filter, 6 is a development film, 6 is a reception matching circuit, 7 is a local oscillation matching circuit, 8
) is a transistor frequency mixing section.

以トのよ・)な構成において、以下その動作について説
明ず乙。j−:/−7す(図示せず)からの受信信号は
、受信信号端子1、受信フィルタ4、受信整合回路6を
介してトランジスタ周波数混合部8に加えられる。一方
、局部発振器からの出力は、局発信号端子2、局発用フ
ィルタ5、局発整合回路7を介し、て同じく周波数混合
部8に加えられる。
In the following configuration, I will not explain its operation below. A received signal from a receiver (not shown) is applied to a transistor frequency mixer 8 via a receive signal terminal 1, a receive filter 4, and a receive matching circuit 6. On the other hand, the output from the local oscillator is also applied to the frequency mixing section 8 via the local oscillator signal terminal 2, the local oscillator filter 5, and the local oscillator matching circuit 7.

この周波数混合部8で受信信号は、局発信号と混合し7
、中間周波に変換されて中間周波信号端子3から出力さ
れ、受信フロントエンド回路としての動作をする。
In this frequency mixing section 8, the received signal is mixed with the local oscillator signal.
, is converted into an intermediate frequency signal and outputted from the intermediate frequency signal terminal 3, and operates as a receiving front end circuit.

発明が解決しよ′うとする課題 1−かし、以上のような回路構成では、整合回路が簡略
化され小形化が進んだとは言うものの、また不七分であ
ると同時に、回路の小形化に有効な5  \−/ 集積回路に適した回路となっていないこと、受信フィル
タと周波数混合器の整合状態のバラツギによって雑音指
数、即ち受信機の感度が直接変動を受けることなど、小
形化、性能の両面で課題な有していた。
Problem to be Solved by the Invention 1 - However, in the circuit configuration described above, although the matching circuit has been simplified and the size has been reduced, it is still unsatisfactory, and at the same time, the size of the circuit has increased. 5 \-/ The circuit is not suitable for integrated circuits, and the noise figure, that is, the sensitivity of the receiver, is directly affected by variations in the matching state of the reception filter and frequency mixer. However, there were challenges in terms of performance.

本発明は、従来技術の以上のような課題を解決するもの
で、集積回路化に適した簡単な回路構成をとることによ
り、また入出方間分離度の良好な回路構成を実現して、
受信、局発間の分離度を改善し、受信、局発フィルタの
段数を削減することにより、受信機の小形化を図るとと
もに、受信感度のバラツキを少なくした受信フロントエ
ンド回路を提供することな目的とするものである。
The present invention solves the above-mentioned problems of the prior art, by adopting a simple circuit configuration suitable for integrated circuits, and by realizing a circuit configuration with good isolation between input and output.
By improving the degree of separation between reception and local oscillators and reducing the number of stages of reception and local oscillator filters, it is possible to miniaturize the receiver and provide a reception front-end circuit that reduces variations in reception sensitivity. This is the purpose.

課題を解決するための手段 本発明は、G a A sデーアルゲ・−トFETを周
波数混合用素子に用いると同時に、この周波数混合器の
前段にQ a A、 sデュアルゲートFETの第2ゲ
ートを高周波的に接地した増幅回路を付加し、しかも、
増幅回路の出力整合回路を周波数混合器の中間周波数に
対して短絡条件を満足すく)ように構6へ−2 成することにより、上記目的を達成するものである。
Means for Solving the Problems The present invention uses a G a A s dual gate FET as a frequency mixing element, and at the same time, a second gate of a Q A s dual gate FET is provided in the front stage of the frequency mixer. Adding a high-frequency grounded amplifier circuit, and
The above object is achieved by configuring the output matching circuit of the amplifier circuit so as to satisfy the short-circuit condition with respect to the intermediate frequency of the frequency mixer.

作用 本発明は上記構成により、入出力分離度が良好な素子で
あるG a A !、7’ユアルゲ−1−FETの第2
ゲートを高周波的に接地することで、入出力分離度を改
善12て、受信、局発間の分離度を改善し、受信、局発
フィルタの段数削減を実現するとともに、構成素子を全
てGaAsFETとし、しかも増幅回路の出力整合回路
を周波数混合器の中間周波数に対して短絡条件な満足す
るようにすることで、回路の簡略化を図り、集積回路化
に適した構成とすることにより、受信機の小形化を達成
するものである。また、受信フづルタと周波数混合器の
整合状態のバラツキによって変動する受信感度を、受信
フィルタと周波数混合器の間に分離度の良好な増幅回路
を挿入することで、変動を少なくし、特性の安定化を図
るようにしたものである。
Effects The present invention has the above-mentioned configuration, and is a device with good input/output separation. , 7'Uarge-1-FET's second
By grounding the gate at high frequency, the degree of input/output separation is improved12, the degree of separation between the reception and local oscillators is improved, the number of stages of the reception and local oscillator filters is reduced, and all the constituent elements are GaAs FETs. Moreover, by making the output matching circuit of the amplifier circuit satisfy the short-circuit condition with respect to the intermediate frequency of the frequency mixer, the circuit can be simplified and the configuration suitable for integrated circuits can be realized. This achieves miniaturization. In addition, by inserting an amplifier circuit with good separation between the receive filter and the frequency mixer, we can reduce the fluctuation of the receive sensitivity due to variations in the matching state of the receive filter and frequency mixer, and improve the characteristics. This was designed to stabilize the situation.

実施例 以ド、図面?参照し5ながら本発明の第1の実施例につ
いて説明する。
Drawings from the example? A first embodiment of the present invention will be described with reference to FIG.

第1図は本発明の第1の実施例値お(・ツろパ〜パl・
エンド回路のブロック構成図である1、第1図において
、10は局発信号端子、’l 14J受信信号端子、1
2は中間周汲侶号端〒、i 31’:、i電源電圧端子
、14は局発(局部発振)用整Of’回路、15は受信
用整合回路である。、1ebt@2ゲ−l−とソースと
を接続し、々−[抵抗、7ハ〜′2抵抗により直流バイ
アスを設定1.”−−−1:を′容り゛に′より高周波
的に接地した局発信号増幅用ヂ゛・7.7(ゲートFE
T回路である。17−は第2ゲー ト、+゛、、/ −
スとを接続し、ゲート抵抗、ソース抵抗により直流バイ
アスを設定し、ソース4・容量により高li′;!沢゛
的に接地した受信信号端子甲チー、了!レグート口七T
回路である。18は第1ゲート抵抗と第2 N−ト抵抗
、ソース抵抗により直流・くイアスを・設定(、ソース
を容量により高周波的に接地(だ混合器用デュアルグー
1−FET回路である。19け局発(′Li 七増幅用
デュアルゲート F E’l’回路16と混合器用子−
アルグー)FET回路18を接続する局発7−混イト器
接続回路、20は受信信号増幅用デュアルゲートF F
、’]’回路17と混合器用テーアルゲ−1−1” E
 T回路18ケ接続する受信−混合器接続回路、21N
:: 1. F出力回路である。
FIG. 1 shows the values of the first embodiment of the present invention.
1, which is a block configuration diagram of the end circuit, 10 is a local oscillator signal terminal; 14J reception signal terminal;
Reference numeral 2 designates an intermediate circuit terminal 〒, i 31':, i power supply voltage terminal, 14 a conditioning circuit for local oscillation, and 15 a matching circuit for reception. , 1ebt@2ge-l- and the source are connected, and the DC bias is set with the 7-[resistor, 7h~'2 resistor 1. "---1: 7.7 for local oscillator signal amplification (gate FE
It is a T circuit. 17- is the second gate, +゛,, / -
Connect the DC bias to the gate resistor and source resistor, set the DC bias using the source 4 and the capacitance, and increase li';! The receiving signal terminal A is heavily grounded, done! Legut mouth seven T
It is a circuit. 18 is a dual gate 1-FET circuit for a mixer, which sets the direct current and bias by the first gate resistor, the second N-to resistor, and the source resistor (the source is grounded at high frequency by the capacitor). ('Li 7 Dual gate for amplification F E'l' circuit 16 and mixer terminal -
20 is a dual gate FF for amplifying the received signal.
,']'Circuit 17 and mixer table 1-1"E
Receiver-mixer connection circuit connecting 18 T circuits, 21N
:: 1. This is an F output circuit.

以トのような構成において、以下その動作について説明
する。アンテナ(図示せず)からの受信信号は、受信信
号端子11、受信信号用整合回路15、受信信号増幅用
デ=アルグー1−FET回路17を経て増幅され、中間
周波数に対する短絡条件を満足するように構成した受信
−混合器接続回’720を介して、混合器用チーアルゲ
ートFET回路18に入力される。−力、局部発振器か
らの出力は、局発信号端子10、局発用整合回路14、
局発信号増幅用デュアルゲートFET回路16を経て増
幅され、中間周波数に対する短絡条件を満足1゛る誹う
に構成した局発−混合器接続回路20を悄り、て同じバ
混合器用デーアルグーhF’ET回路18に加えられる
。この混合器用デーアルゲート1” ET回路18で受
信信号は、局発信号と混合し、中間周波に変換されてT
Iパ出力回路21を経て、9  、 中間周波信号端子12かも出力され、・ツ伯フL7・2
1・エンド回路としての動作をする。
The operation of the configuration as described above will be explained below. A received signal from an antenna (not shown) is amplified through a received signal terminal 11, a received signal matching circuit 15, and a received signal amplification de-Argoux 1-FET circuit 17, so as to satisfy the short circuit condition for the intermediate frequency. The signal is input to the mixer cheal gate FET circuit 18 via the receiver-mixer connection circuit '720 configured as shown in FIG. - output from the local oscillator is connected to the local oscillator signal terminal 10, the local oscillator matching circuit 14,
The local oscillator-mixer connecting circuit 20 is amplified through the dual gate FET circuit 16 for amplifying the local oscillator signal, and is configured to satisfy the short-circuit condition for the intermediate frequency. added to circuit 18. The received signal is mixed with the local oscillator signal in this mixer dual gate 1" ET circuit 18, converted to an intermediate frequency, and then transmitted to the T
Through the I/P output circuit 21, the intermediate frequency signal terminal 12 is also output,
1. Operates as an end circuit.

以上本実施例によれば、入出力分離度が良好な素子であ
るQ a A−sデュアルゲートト’ETの卯2り゛−
トを高周波的に接地することで、入出力分離度を改善し
て、受信、局発間の分離度を改善し、受信、局発フィル
タの段数削減を実現するとともに、構成素子を全てG 
a A s F E Tとし、しかも増幅回路の出力整
合回路を周波数混合器の中間周波数に対して短絡条件を
満足するようにすることで、回路の簡略化を図り、集積
回路化に適した構成としたもので、受信機の小形化を達
成することが可能である。また、受信フィルタと周波数
混合器の整合状態のバラツキによって変動する受信感度
を、受信フィルタと周波数混合器の間に分離度の良好な
増幅回路を挿入することで、変動を少なくし、特性の安
定化を図ることができる。
As described above, according to this embodiment, the second half of the QaA-s dual gate ET, which is an element with good input/output isolation, is
By grounding the terminal at high frequency, the degree of input/output separation is improved, the degree of separation between the reception and local oscillations is improved, the number of stages of the reception and local oscillation filters is reduced, and all the components are connected to G.
By making the output matching circuit of the amplifier circuit satisfy the short-circuit condition for the intermediate frequency of the frequency mixer, the circuit is simplified and the configuration is suitable for integrated circuits. With this, it is possible to downsize the receiver. In addition, by inserting an amplifier circuit with good separation between the receiving filter and the frequency mixer, the receiving sensitivity, which fluctuates due to variations in the matching state of the receiving filter and frequency mixer, can be reduced and the characteristics stabilized. It is possible to aim for

第2図は本発明の第2の実施例におりろフロントエンド
回路のブロック構成を示す図である。第2図において、
第1図の構成と異なる点は、受信1Q へ−7 信号増幅用デュアルゲートFET回路と局発信号増幅用
ブ、アルグー) F F、 T回路のソース抵抗を共通
にした点である。第1図と同じ番号を付したものは第1
図と同じ働きをするものである。22は第1図で示した
受信信号増幅用チーアルゲートt’ F、 T回路と局
発信号増幅用デ・アルグー)F”ET回路のソース抵抗
を共通にした回路である。
FIG. 2 is a diagram showing a block configuration of a front end circuit according to a second embodiment of the present invention. In Figure 2,
The difference from the configuration in FIG. 1 is that the source resistance of the dual gate FET circuit for amplifying the receiving 1Q signal and the B, F, T circuit for amplifying the local oscillator signal is made common. Items with the same numbers as in Figure 1 are number 1.
It has the same function as the figure. Reference numeral 22 designates a circuit in which the source resistance of the received signal amplifying circuit t'F,T and the local oscillator signal amplifying circuit 22 is made common.

以十の4うな回路構成において、その基本動作は第1の
実施例と同じなので説明を省略するが、受信信号増幅用
デ、アルゲートFET回路と局発信号増幅用デュアルゲ
ートFB’P回路のソース抵抗を共通にしたことで、回
路部品点数をひとつ省略できるとともに集積回路化を図
った場合ピン数を削減できると惰う大きな利点がある。
In the following four circuit configurations, the basic operations are the same as those in the first embodiment, so the explanation will be omitted. By using a common resistor, one circuit component can be omitted, and the number of pins can be reduced when integrating the circuit, which is a major advantage.

しかし、通常、局発信号は受信信号に比べ入力レベルが
大きいので、受信信号増幅用デュアルグー1−PET回
路と局発信号増幅用デュアルゲートF E T回路のノ
ース抵抗を共通にすると、G a A−sF E Tの
ピンチオフ電圧が浅い場合には、受信信号増幅用テ・・
−γルグー1− J” FJT回路に流れる電流11、
\−7 は、局発信号増幅用デュアルゲートI”BT回路に流れ
る電流より小さくなり、NF、利得など所望の性能が得
られなくなることがある。そこで、受信信号増幅用デュ
アルゲートFET回路に流れる電流と局発信号増幅用デ
ュアルゲートFET回路に流れる電流をそれぞれの特性
が得られるように、調整することが必要になる。この手
段としては、受信信号増幅用デュアルゲートFET回路
と局発信号増幅用デュアルゲートFET回路を構成する
GaAsFETのゲート幅、ピンチオフ電圧を変えるこ
とが有用である。
However, since the input level of the local oscillator signal is usually higher than that of the received signal, if the north resistance of the dual gate FET circuit for amplifying the received signal and the dual gate FET circuit for amplifying the local oscillator signal is made common, Ga If the pinch-off voltage of A-sFET is shallow, the received signal amplification
−γ Lugu 1− J” Current 11 flowing in the FJT circuit,
\-7 is smaller than the current flowing to the dual gate I"BT circuit for amplifying the local oscillator signal, and the desired performance such as NF and gain may not be obtained. Therefore, the current flowing to the dual gate FET circuit for amplifying the received signal It is necessary to adjust the current flowing through the dual gate FET circuit for amplifying the received signal and the current flowing through the dual gate FET circuit for amplifying the local oscillator signal so that the characteristics of each can be obtained. It is useful to change the gate width and pinch-off voltage of the GaAsFET that constitutes the dual-gate FET circuit.

なお、GaAsFETjTのピンチオフ電圧が、深い場
合には、上記現象は、顕著にならず特別の調整手段は必
要ない。
Note that when the pinch-off voltage of the GaAsFETjT is deep, the above phenomenon does not become noticeable and no special adjustment means is required.

次に本発明の第3の実施例について説明する。Next, a third embodiment of the present invention will be described.

第3図は本発明の第3の実施例におけるフロントエンド
回路のブロック構成を示す図である。本例は第1図、第
2図に示した局発−混合器接続回路あるいは受信−混合
器接続回路として、インダクタならびにDCCブロック
用コンデンサら成る回路構成を用いたものである。第2
図と同じ番号を付したものは、第2図と同じ働きをする
ものである。23は局発信号増幅用プーアルグー)FE
T回路にドレイン電圧を供給するインダクタと共用にし
たインダクタならびにDCブロック用コンデンザから成
る局発−混合器接続回路、24は同一構成の受信−混合
器接続回路である。
FIG. 3 is a diagram showing a block configuration of a front end circuit in a third embodiment of the present invention. In this example, a circuit configuration consisting of an inductor and a DCC block capacitor is used as the local oscillator-mixer connection circuit or the reception-mixer connection circuit shown in FIGS. 1 and 2. Second
Items with the same numbers as in the figure have the same functions as in Figure 2. 23 is local oscillator signal amplification puergoo) FE
A local oscillator-mixer connection circuit consisting of an inductor shared with the inductor for supplying the drain voltage to the T circuit and a DC block capacitor, 24 is a reception-mixer connection circuit having the same configuration.

以上のような回路構成において、その基本動作は第1の
実施例と同じなので、説明を省略するが、局発−混合器
接続回路あるいは受信−混合器接続回路として、局発信
号増幅用あるいは受信信号増幅用デーアルゲ−1−F 
E T回路にドレイン電圧を供給するインダクタと共用
のインダクタならびにDCブロック用コンデンサから成
る回路構成を用いることにより、回路構成を簡略化する
と同時に混合器の良好動作条件である中間周波数に対す
る短絡条件を実現している。
In the above circuit configuration, the basic operation is the same as that of the first embodiment, so the explanation will be omitted. DEAL G-1-F for signal amplification
By using a circuit configuration consisting of an inductor that supplies the drain voltage to the E T circuit, an inductor shared with the DC block capacitor, and a DC block capacitor, the circuit configuration is simplified and at the same time a short-circuit condition for the intermediate frequency, which is a good operating condition for the mixer, is realized. are doing.

次に本発明の第4の実施例について説明する。Next, a fourth embodiment of the present invention will be described.

第4図は本発明の第4の実施例におけるフロントエンド
回路のブロック構成を示す図である。本実13 ヘーノ 流側は回路の小形化を図るために、モノリシック集積回
路化を図ったものである。第2図と同じ番号を付したも
のは第2図と同じ働きをするものである。25は局発信
号増幅用デュアルゲートFET回路、受信信号増幅用デ
ュアルゲートF’BT回路、混合器用デュアルゲートF
ET回路のソース容量を除く部分をモノリシック集積回
路化を図ったものである。
FIG. 4 is a diagram showing a block configuration of a front end circuit in a fourth embodiment of the present invention. Honjitsu 13 The Henoh style is a monolithic integrated circuit in order to reduce the size of the circuit. Components with the same numbers as in FIG. 2 have the same functions as in FIG. 25 is a dual gate FET circuit for local signal amplification, a dual gate F'BT circuit for received signal amplification, and a dual gate F for mixer.
This is a monolithic integrated circuit for the ET circuit except for the source capacitance.

以上のような回路構成において、その基本動作について
は第1の実施例と同じなので、説明を省略するが、FE
T、抵抗をモノリシック集積回路化することで、特性の
揃ったIi”ETが、再現性よく実現できるとともに回
路の小形化を図ることができる。また、フロントエンド
全体の特性に大きな影響を与える局発−混合器接続回路
、受信−混合器接続回路を含まないので、歩留まりのよ
い集積回路が実現できる。なお、第2の実施例の際述べ
た受信信号増幅用デュアルゲート F、 I、T、回路
と、局発信号増幅用デュアルゲートFET回路を流れる
電流の調整手段を設けてもよいことは言うまで14 ヘ
ーノ もない。
In the above circuit configuration, the basic operation is the same as that of the first embodiment, so the explanation will be omitted, but the FE
By monolithically integrating T and resistors, Ii"ET with uniform characteristics can be realized with good reproducibility and the circuit can be made smaller. In addition, the Since the emitter-mixer connection circuit and the receiver-mixer connection circuit are not included, an integrated circuit with a high yield can be realized.The dual gates F, I, T, It goes without saying that means for adjusting the current flowing through the circuit and the local oscillator signal amplifying dual gate FET circuit may be provided.

次に本発明の第6の実施例について説明する。Next, a sixth embodiment of the present invention will be described.

第6図は本発明の第5の実施例におけるフロントエンド
回路のブロック構成を示す図である。本実施例は、第4
図と同様に、回路の/J−形化を図るために、集積回路
化を図ったものである。第6図において第4図と異なる
点は、集積回路の範囲な局発−混合器接続回路ならびに
受信−混合器接続回路にまで広げた点である。第4図と
同じ番号を付したものは、第4図と同じ働きをするもの
である。
FIG. 6 is a diagram showing a block configuration of a front end circuit in a fifth embodiment of the present invention. In this example, the fourth
Similar to the figure, the circuit is integrated into a J-shape. The difference between FIG. 6 and FIG. 4 is that the scope of the integrated circuit has been expanded to include a local oscillator-mixer connection circuit and a reception-mixer connection circuit. Components with the same numbers as in FIG. 4 have the same functions as in FIG.

26は局発信号増幅用デュアルゲート F’ET回路、
受信信号増幅用デュアルゲートFET回路、混合器用デ
ュアルゲートFET回路のソース容量を除く部分ならび
に局発−混合器接続回路、受信−混合器接続回路のモノ
リシック集積回路化を図ったものである。
26 is a dual gate F'ET circuit for local signal amplification,
The dual gate FET circuit for amplifying the received signal, the dual gate FET circuit for the mixer except for the source capacitance, the local oscillator-mixer connection circuit, and the reception-mixer connection circuit are monolithically integrated.

以」二のような回路構成において、その基本動作につい
ては第1の実施例と同じなので、説明を省略するが、F
 E T、抵抗ならびに局発−混合器接続回路、受信−
混合器接続回路をモノリシック集15へ−7 積回路化することで、特性の揃ったFETが再現性よく
実現できるとともに一層の回路の小形化を図ることがで
きる。また、回路の一体化が進むので集積回路のピン数
を大幅に削減することができ、小形のパッケージを用い
ることができる。なお、第2の実施例、第6の実施例と
同様受信信号、局発信号増幅用デュアルゲートF’E’
ll”回路を流れる電流の調整手段を設けてもよいこと
は言うまでもない。また今までの例では増幅用、混合用
デュアルゲートFET回路のゲート電圧を○■とする例
を示したがバイアスを印加した状態で用いてもよいこと
は言うまでもない。
In the circuit configuration shown below, the basic operation is the same as in the first embodiment, so the explanation will be omitted.
ET, resistance and local oscillator-mixer connection circuit, reception-
By integrating the mixer connection circuit into a monolithic circuit, FETs with uniform characteristics can be realized with good reproducibility, and the circuit can be further miniaturized. Furthermore, since the integration of circuits is progressing, the number of pins of an integrated circuit can be significantly reduced, and a small package can be used. In addition, as in the second embodiment and the sixth embodiment, the dual gate F'E' for amplifying the received signal and the local oscillator signal
It goes without saying that a means for adjusting the current flowing through the "ll" circuit may be provided.Also, in the previous example, the gate voltage of the dual gate FET circuit for amplification and mixing was set to ○■, but it is also possible to apply a bias. Needless to say, it may be used in the same state.

発明の効果 以上のように、本発明は、入出力分離度が良好な素子で
あるGaAsデュアルゲートFETの第2ゲートを高周
波的に接地することで、入出力分離度を改善して、受信
、局発間の分離度を改善し、受信、局発フィルタの段数
削減を実現するとともに、構成素子を全てOa A、 
s F B Tとし、しかも、増幅回路の出力整合回路
を周波数混合器の中間周波数に対して短絡条件を満足す
るようにすることで、回路の簡略化を図り、集積回路化
に適した構成とすることにより、受信機の小形化を達成
するものである。また、受信フィルタと周波数混合器の
整合状態のバラツキによって変動する受信感度を、受信
フィルタと周波数混合器の間に分離度の良好な増幅回路
を挿入することで、変動を少なくし、特性の安定化を図
るようにしたもので、その発明の効果は大きい。
Effects of the Invention As described above, the present invention improves the input/output isolation by grounding the second gate of the GaAs dual gate FET, which is an element with a good input/output isolation, at high frequencies, thereby improving reception, We have improved the degree of separation between the local oscillators, reduced the number of stages in the receiving and local oscillator filters, and made all of the components Oa A,
s F B T, and by making the output matching circuit of the amplifier circuit satisfy the short-circuit condition for the intermediate frequency of the frequency mixer, the circuit is simplified and the configuration is suitable for integrated circuits. By doing so, the receiver can be made smaller. In addition, by inserting an amplifier circuit with good separation between the receiving filter and the frequency mixer, the receiving sensitivity, which fluctuates due to variations in the matching state of the receiving filter and frequency mixer, can be reduced and the characteristics stabilized. This invention was designed to make the system more accessible, and the effects of this invention are significant.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図〜第6図は本発明の第1〜第6の実施例における
フロントエンド回路のブロック結線図、第6図は従来の
受信機のフロントエンド回路のブロック結線を示す図で
ある。 10・・局発信号端子、11・・・受信信号端子、12
・中間周波信号端子、13・・・電源電圧端子、14・
・局発用整合回路、15・・・受信用整合回路、16・
・・局発信号増幅用デュアルゲートFET回路、17・
・受信信号増幅用デュアルゲートFET回路、18・・
混合器用デュアルゲートFET回路、19.23・・1
了l\−ノ 局発−混合器接続回路、20,24・・受信−混合器接
続回路、21・・・I P出力回路、22・・ソース抵
抗共通の局発信号増幅用デュアルゲートFET回路およ
び受信信号増幅用デュアルゲートFE’ll”回路、2
5、26  ・モノリシック集積回路化GaA、5FE
T回路。
1 to 6 are block wiring diagrams of front end circuits in first to sixth embodiments of the present invention, and FIG. 6 is a diagram showing block wiring diagrams of a front end circuit of a conventional receiver. 10... Local oscillation signal terminal, 11... Reception signal terminal, 12
・Intermediate frequency signal terminal, 13...Power supply voltage terminal, 14.
- Matching circuit for local oscillation, 15... Matching circuit for reception, 16.
・Dual gate FET circuit for local oscillator signal amplification, 17・
・Dual gate FET circuit for receiving signal amplification, 18...
Dual gate FET circuit for mixer, 19.23...1
20, 24...Receiver-mixer connection circuit, 21...IP output circuit, 22...Dual gate FET circuit for local oscillator signal amplification with common source resistance and a dual gate FE'll'' circuit for amplifying the received signal, 2
5, 26 ・Monolithically integrated circuit GaA, 5FE
T circuit.

Claims (8)

【特許請求の範囲】[Claims] (1)受信信号を第1の整合回路を経て第1ゲートに入
力し、第2ゲートとソースを高周波的に接地した第1の
GaAsデュアルゲートFET回路と、局部発振信号を
第2の整合回路を経て第1ゲートに入力し、第2ゲート
とソースを高周波的に接地した第2のGaAsデュアル
ゲートFET回路と、前記第1のGaAsデュアルゲー
トFET回路の出力を第1の接続回路を経て第1ゲート
に入力し、前記第2のGaAsデュアルゲートFET回
路の出力を第2の接続回路を経て第2ゲートに入力した
第3のGaAsデュアルゲートFET回路を具備したフ
ロントエンド回路。
(1) A first GaAs dual gate FET circuit in which the received signal is inputted to the first gate via the first matching circuit, the second gate and the source are grounded at high frequency, and the local oscillation signal is inputted to the second matching circuit. and a second GaAs dual gate FET circuit whose second gate and source are grounded at high frequency, and an output from the first GaAs dual gate FET circuit through a first connection circuit. 1 gate, and a third GaAs dual gate FET circuit having an output from the second GaAs dual gate FET circuit inputted to the second gate via a second connection circuit.
(2)第1のGaAsデュアルゲートFET回路のソー
スと第2のGaAsデュアルゲートFET回路のソース
抵抗を共通したことを特徴とする請求項1記載のフロン
トエンド回路。
(2) The front end circuit according to claim 1, wherein the source of the first GaAs dual gate FET circuit and the source resistance of the second GaAs dual gate FET circuit are common.
(3)第1のGaAsデュアルゲートFET回路と第2
のGaAsデュアルゲートFET回路に流れる電流を調
整する手段を具備したことを特徴とする請求項2記載の
フロントエンド回路。
(3) The first GaAs dual gate FET circuit and the second
3. The front end circuit according to claim 2, further comprising means for adjusting the current flowing through the GaAs dual gate FET circuit.
(4)調整手段として、第2のGaAsデュアルゲート
FETのゲート幅を第1のGaAsデュアルゲートFE
Tに比べ、小さくしたことを特徴とする請求項3記載の
フロントエンド回路。
(4) As an adjusting means, the gate width of the second GaAs dual gate FET is adjusted to the width of the first GaAs dual gate FET.
4. The front end circuit according to claim 3, wherein the front end circuit is smaller than T.
(5)調整手段として、第2のGaAsデュアルゲート
FETのピンチオフ電圧を第1のGaAsデュアルゲー
トFETに比べ、深くしたことを特徴とする請求項3記
載のフロントエンド回路。
(5) The front end circuit according to claim 3, characterized in that, as the adjustment means, the pinch-off voltage of the second GaAs dual gate FET is made deeper than that of the first GaAs dual gate FET.
(6)第1および第2の接続回路は、第1および第2の
GaAsデュアルゲートFETにドレイン電圧を供給す
るインダクタと共用したインダクタならびにDCブロッ
ク用のコンデンサからなることを特徴とする請求項1記
載のフロントエンド回路。
(6) The first and second connection circuits are comprised of an inductor that is shared with an inductor that supplies drain voltage to the first and second GaAs dual gate FETs, and a DC block capacitor. Front end circuit as described.
(7)第1、第2および第3のGaAsデュアルゲート
FET回路をGaAsモリシック集積回路化したことを
特徴とする請求項1又は3記載のフロントエンド回路。
(7) The front-end circuit according to claim 1 or 3, wherein the first, second and third GaAs dual gate FET circuits are formed into GaAs semiconductor integrated circuits.
(8)第1、第2および第3のGaAsデュアルゲート
FET回路ならびに第1、第2の接続回路をGaAsモ
リシック集積回路化したことを特徴とする請求項1記載
のフロントエンド回路。
(8) The front-end circuit according to claim 1, wherein the first, second and third GaAs dual gate FET circuits and the first and second connection circuits are formed into a GaAs semiconductor integrated circuit.
JP14169389A 1988-09-05 1989-06-02 Front-end circuit Expired - Fee Related JPH0748667B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP22170188 1988-09-05
JP63-221701 1988-09-05

Publications (2)

Publication Number Publication Date
JPH02168733A true JPH02168733A (en) 1990-06-28
JPH0748667B2 JPH0748667B2 (en) 1995-05-24

Family

ID=16770923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14169389A Expired - Fee Related JPH0748667B2 (en) 1988-09-05 1989-06-02 Front-end circuit

Country Status (1)

Country Link
JP (1) JPH0748667B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5448197A (en) * 1993-02-05 1995-09-05 Matsushita Electric Industrial Co., Ltd. Frequency conversion circuit and mixing circuit including the same
US5689207A (en) * 1995-04-12 1997-11-18 Matsushita Electric Industrial Co., Ltd. Front-end circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5448197A (en) * 1993-02-05 1995-09-05 Matsushita Electric Industrial Co., Ltd. Frequency conversion circuit and mixing circuit including the same
US5689207A (en) * 1995-04-12 1997-11-18 Matsushita Electric Industrial Co., Ltd. Front-end circuit

Also Published As

Publication number Publication date
JPH0748667B2 (en) 1995-05-24

Similar Documents

Publication Publication Date Title
US7463106B2 (en) Push-push voltage controlled oscillator for obtaining differential signals
US6094084A (en) Narrowband LC folded cascode structure
US6947720B2 (en) Low noise mixer circuit with improved gain
KR100305917B1 (en) Semiconductor Power Amplifier Integrated Circuit
TWI327416B (en) Cascode low noise amplifier with a source coupled active inductor
US6265944B1 (en) Fully integrated broadband RF voltage amplifier with enhanced voltage gain and method
JPH02168733A (en) Front end circuit
US7038548B2 (en) Amplifier circuit for AM broadcasting
US6100763A (en) Circuit for RF buffer and method of operation
JP2523937B2 (en) High frequency signal distribution circuit
JP2007508768A (en) Transconductance circuit
JPH02113710A (en) Mixer circuit
JPS5922416A (en) High frequency amplifier circuit
KR20010069649A (en) Single balanced up-conversion mixer
JP2002529949A (en) Combined low power CFCMOS mixer and VCO reusing current
JP3442619B2 (en) High frequency mixer and high frequency mixer integrated circuit
US6992530B2 (en) RF amplifier with improved impedance matching
JPH036040Y2 (en)
KR100204597B1 (en) Frequency mixer structure
JPH10261926A (en) Variable resistor, gain control amplifier circuit and mixer circuit using the same
JPH05327357A (en) Mixer circuit
JPH05160645A (en) Frequency converting circuit
JP2003283254A (en) Frequency conversion circuit
JPH11163637A (en) Negative self-biasing circuit for field-effect transistor mixer
JPH0720019B2 (en) Frequency conversion circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090524

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees