[go: up one dir, main page]

JPH02166498A - Character display device - Google Patents

Character display device

Info

Publication number
JPH02166498A
JPH02166498A JP63320492A JP32049288A JPH02166498A JP H02166498 A JPH02166498 A JP H02166498A JP 63320492 A JP63320492 A JP 63320492A JP 32049288 A JP32049288 A JP 32049288A JP H02166498 A JPH02166498 A JP H02166498A
Authority
JP
Japan
Prior art keywords
character
display
output
clock
interval
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63320492A
Other languages
Japanese (ja)
Inventor
Kenji Otsu
大津 健二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63320492A priority Critical patent/JPH02166498A/en
Publication of JPH02166498A publication Critical patent/JPH02166498A/en
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)

Abstract

PURPOSE:To easily vary the intervals of characters to be displayed at a high speed by providing a character pitch memory stored with the interval between a display character and a next adjacent character additionally to the character code and controlling the output width of a clock generator according to the character pitch of the output of the memory. CONSTITUTION:The output interval of the output character clock 1a of the clock generator 1 which determines the scanning time of one character is controlled by a wait signal 8a which is generated for each display character. The display interval of the character display of a display device 6, on the other hand, is controlled with the output character clock 1a of the clock generator 1. Therefore, the character display interval on the display device 6 can be varied by varying the level of the wait signal 8a and the output interval of the character clock 1a. Consequently, the character pitch of the display can easily be varied fast.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、ワープロ、パソコン、あるいは情報処理端末
機等に使用するキャラクタディスプレイ装置に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a character display device used in word processors, personal computers, information processing terminals, and the like.

(従来の技術) 従来の、例えばワープロに用いられているキャラクタデ
ィスプレイ装置は、下記、(a)および(b)の2つの
構成のものであった。
(Prior Art) Conventional character display devices used, for example, in word processors have the following two configurations (a) and (b).

(a)キャラクタコードを記憶するコードメモリと、そ
のキャラクタコードに対応する文字パターンを記憶した
キャラクタジェネレータとを備えて、表示画面上の固定
された領域ごとに割り付けている。上記コードメモリの
アドレスに対応させたキャラクタコードを読出し、それ
に対応したキャラクタジェネレータの文字パターンを読
出して表示する構成。
(a) A code memory that stores a character code and a character generator that stores a character pattern corresponding to the character code are provided and are allocated to each fixed area on the display screen. A configuration in which a character code corresponding to the address of the code memory is read out, and a character pattern of a character generator corresponding to the character code is read out and displayed.

(b)画面のすべての表示画素に対応したビデオメモリ
を備え、そのビデオメモリに直接必要な文字パターンを
書込んで表示する構成。
(b) A configuration in which a video memory corresponding to all display pixels of the screen is provided, and necessary character patterns are written directly into the video memory and displayed.

(発明が解決しようとするa題) しかしながら、上記の方法は何れも次のような問題点が
ある。
(Problem A to be Solved by the Invention) However, all of the above methods have the following problems.

すなわち、(a)の構成は1文字の間隔はあらかじめ固
定されており変更は不可能である。また(b)の構成は
、文字間隔の変更は可能ではあるが、−旦、1文字でも
間隔を変更すると、その変更した文字以降の文字パター
ンの位置がすべて変り。
That is, in the configuration (a), the spacing between characters is fixed in advance and cannot be changed. Further, in the configuration (b), although it is possible to change the character spacing, if the spacing is changed even by one character, the positions of all character patterns after the changed character change.

したがってビデオメモリの多くの部分の書換えが必要と
なり、その書換えに余分な長い時間が必要となる。
Therefore, it is necessary to rewrite many parts of the video memory, and the rewriting requires an extra long time.

本発明は上述に鑑み、キャラクタディスプレイにおける
上記従来の問題点を解決する。少ないメ 。
In view of the above, the present invention solves the above-mentioned conventional problems in character displays. Less me.

モリ書換えによって文字の桁ピッチの変更が可変なキャ
ラクタディスプレイ装置の提供を目的とする。
The purpose of the present invention is to provide a character display device in which the digit pitch of characters can be changed by memory rewriting.

(課題を解決するための手段) 本発明は上記の目的を9表示文字コードを記憶した文字
コードメモリを備えて、ラスタの走査によりキャラクタ
を表示するキャラクタディスプレイ装置において、文字
コードに付属させて1表示文字に隣接する次の文字との
間隔を記憶する文字ピッチメモリを設けて、その出力の
文字ピッチによって、クロックジェネレータの出力幅を
制御するようにして達成する。
(Means for Solving the Problems) The present invention aims to achieve the above-mentioned object in a character display device that is equipped with a character code memory storing nine display character codes and that displays characters by raster scanning. This is achieved by providing a character pitch memory that stores the interval between a displayed character and the next character adjacent to it, and controlling the output width of the clock generator based on the output character pitch.

(作 用) 上記の構成を有する本発明によれば、文字ピッチメモリ
の値を変更することによって、容易、高速に表示する文
字の桁間隔を変更することが可能となる。
(Function) According to the present invention having the above configuration, by changing the value of the character pitch memory, it becomes possible to easily and quickly change the digit spacing of displayed characters.

(実施例) 図面は本発明の一実施例の構成を示すブロック図である
。1はクロックジェネレータで、走査時間の中の1文字
分の走査時間単位をキャラクタクロックとする基本クロ
ック1aを表示アドレス制御回路2に供給する。
(Embodiment) The drawing is a block diagram showing the configuration of an embodiment of the present invention. Reference numeral 1 denotes a clock generator which supplies a basic clock 1a to the display address control circuit 2, which uses a scanning time unit of one character in the scanning time as a character clock.

表示アドレス制御回路2は、表示画面上の文字が第何文
字目の文字かを示す文字アドレス信号2aを文字コード
メモリ3に、文字が1行の中の何番目の走査であるかを
示すロウアドレス信号2bをキャラクタジェネレータ4
に出力する。
The display address control circuit 2 sends a character address signal 2a indicating the number of the character on the display screen to the character code memory 3, and a row indicating the number of scanning of the character in one line to the character code memory 3. The address signal 2b is sent to the character generator 4.
Output to.

文字コードメモリ3は、上記文字アドレス信号2aをア
ドレスとする文字コード信号3aを1文字パターンを記
憶するキャラクタジェネレータ4に入力し、それにより
上記文字コード信号3aとロウアドレス信号2bをアド
レスとする1表示画面の1走査線中の1文字分の文字パ
ターン信号4aが、並列信号として並列直列変換回路5
に出力され、それは直列のビデオ信号5aに変換する並
列直列変換回路5に加えられ直列信号になされ、CRT
や液晶等の表示装置6によって表示される。
The character code memory 3 inputs a character code signal 3a whose address is the character address signal 2a to a character generator 4 that stores a one-character pattern, thereby generating a character code signal 3a whose address is the character code signal 3a and the row address signal 2b. The character pattern signal 4a for one character in one scanning line of the display screen is sent as a parallel signal to the parallel-to-serial conversion circuit 5.
It is applied to the parallel-to-serial conversion circuit 5, which converts it into a serial video signal 5a, and converts it into a serial signal.
The information is displayed on a display device 6 such as a liquid crystal display or a liquid crystal display.

7はその表示画面の各文字について1次の文字との間隔
を記憶する文字ピッチメモリであり、文字ピッチ7aを
出力する。8は文字ピッチ7aが印加されて、その値が
文字幅となる最小の文字ピッチより大きい場合、その大
きくなる時間だけウェイト信号8aをクロックジェネレ
ータ1に入力するためのウェイト発生回路である。
A character pitch memory 7 stores the interval between each character on the display screen and the next character, and outputs a character pitch 7a. Reference numeral 8 designates a weight generation circuit for inputting a wait signal 8a to the clock generator 1 for a period of time when the character pitch 7a is applied and its value is larger than the minimum character pitch that is the character width.

このように構成する本発明は、クロックジェネレータ1
ないし表示装!6までは従来のキャラクタディスプレイ
装置と同様に、まず、クロックジェネレータ1からのク
ロック信号により動作が調歩されて表示アドレス制御回
路2が、文字アドレス信号2aを文字コードメモリ3に
入力し、そのアドレスによる文字コード信号3aがキャ
ラクタジェネレータ4に入力される。キャラクタジェネ
レータ4は入力された文字コード信号3aと、表示アド
レス制御回路2からのロウアドレス信号2bとにより文
字パターン4aを読出し、並列直列変換回路5に入力す
る0文字パターン4aは並列信号として形成されており
、ここで直列信号に変換されて表示装!6に入力され、
上記2文字コード信号3aに対応する文字が表示される
The present invention configured in this way has a clock generator 1
Or display device! 6 is the same as the conventional character display device. First, the operation is started by the clock signal from the clock generator 1, and the display address control circuit 2 inputs the character address signal 2a to the character code memory 3, and the display address signal 2a is input to the character code memory 3. Character code signal 3a is input to character generator 4. The character generator 4 reads a character pattern 4a based on the input character code signal 3a and the row address signal 2b from the display address control circuit 2, and the zero character pattern 4a input to the parallel-serial conversion circuit 5 is formed as a parallel signal. Here it is converted to a serial signal and displayed! 6 is entered,
Characters corresponding to the two-character code signal 3a are displayed.

本発明は、以下説明する文字ピッチメモリ7と、そのメ
モリ内容にしたがってウェイト信号8aを発生するウェ
イト発生回路8と、および、その出力のウェイト信号8
aに従ってクロック信号出力を変更するクロックジェネ
レータ1に特徴がある。
The present invention comprises a character pitch memory 7 to be described below, a weight generation circuit 8 that generates a weight signal 8a according to the contents of the memory, and a weight signal 8 outputted from the character pitch memory 7.
A feature of the clock generator 1 is that it changes the clock signal output according to a.

すなわち、1文字分の走査時間を決定するクロックジェ
ネレータ1の出力キャラクタクロック1aは、上記表示
文字ごとに発生されるウェイト信号8aによって出力間
隔が制御される。一方、前述した表示装置6の文字表示
は上記のクロックジェネレータ1の出力キャラクタクロ
ックlaによって表示間隔が制御されているから、した
がってウェイト信号8aの大きさを変更して、上記キャ
ラクタクロック1aの出力間隔を変化することにより1
表示袋!6上の文字表示間隔が変更可能となる、すなわ
ち文字ピッチメモリ7の出力の文字ピッチ7aの値を変
更することによってウェイト信号8aの大きさが変更さ
れ、表示文字間隔を変更することが可能となる。
That is, the output interval of the output character clock 1a of the clock generator 1, which determines the scanning time for one character, is controlled by the wait signal 8a generated for each display character. On the other hand, since the display interval of the character display on the display device 6 described above is controlled by the output character clock la of the clock generator 1, the magnitude of the wait signal 8a is changed and the output interval of the character clock 1a is controlled. 1 by changing
Display bag! By changing the value of the character pitch 7a output from the character pitch memory 7, the magnitude of the weight signal 8a is changed, and the displayed character interval can be changed. Become.

(発明の効果) 本発明は以上のように従来のコードメモリに加え、文字
ピッチメモリと、および、その文字ピッチメモリの値に
より、クロック信号の出力幅を変更させるようにしたの
で1文字ピッチメモリによりクロック信号幅を制御する
ことにより、容易に。
(Effects of the Invention) As described above, the present invention has a character pitch memory in addition to the conventional code memory, and the output width of the clock signal is changed according to the value of the character pitch memory. By controlling the clock signal width easily.

しかも高速で表示する文字間隔を変更できる効果がある
Moreover, it has the effect of being able to change the character spacing displayed at high speed.

【図面の簡単な説明】[Brief explanation of the drawing]

図面は本発明の一実施例を示すブロック図である。 エイト発生回路。 The drawing is a block diagram showing one embodiment of the present invention. Eight generation circuit.

Claims (1)

【特許請求の範囲】[Claims] 表示文字コードを記憶した文字コードメモリを備えて、
ラスタの走査によりキャラクタを表示するキャラクタデ
ィスプレイ装置において、文字コードに付属させて、表
示文字に隣接する次の文字との間隔を記憶する文字ピッ
チメモリを設けて、その出力の文字ピッチによって、ク
ロックジェネレータの出力幅を制御することを特徴とす
るキャラクタディスプレイ装置。
Equipped with a character code memory that stores display character codes,
In a character display device that displays characters by raster scanning, a character pitch memory is attached to the character code and stores the interval between the next character adjacent to the displayed character, and the output character pitch is used to generate a clock generator. A character display device characterized in that the output width of the character is controlled.
JP63320492A 1988-12-21 1988-12-21 Character display device Pending JPH02166498A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63320492A JPH02166498A (en) 1988-12-21 1988-12-21 Character display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63320492A JPH02166498A (en) 1988-12-21 1988-12-21 Character display device

Publications (1)

Publication Number Publication Date
JPH02166498A true JPH02166498A (en) 1990-06-27

Family

ID=18122053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63320492A Pending JPH02166498A (en) 1988-12-21 1988-12-21 Character display device

Country Status (1)

Country Link
JP (1) JPH02166498A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57101888A (en) * 1980-12-16 1982-06-24 Sony Corp Character display
JPS59180620A (en) * 1983-03-31 1984-10-13 Toshiba Corp Document formation device
JPS61282885A (en) * 1985-06-10 1986-12-13 株式会社リコー Pixel pattern generator

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57101888A (en) * 1980-12-16 1982-06-24 Sony Corp Character display
JPS59180620A (en) * 1983-03-31 1984-10-13 Toshiba Corp Document formation device
JPS61282885A (en) * 1985-06-10 1986-12-13 株式会社リコー Pixel pattern generator

Similar Documents

Publication Publication Date Title
JP2797435B2 (en) Display controller
KR950020279A (en) Graphics computer
KR860003547A (en) Control device of flat panel display
JPH02166498A (en) Character display device
KR940004362A (en) LCD Display Controller
JPH042958B2 (en)
JPH0291688A (en) Character display device
JPH0315196B2 (en)
KR890006572Y1 (en) Character production devices by counter
KR0151094B1 (en) Integrated circuit to control character blanking in the liquid crystal display device
JPS5993494A (en) Metronome with liquid-crystal beat display
JPS61290484A (en) Display unit
JPS6141189A (en) Controller for liquid crystal display unit
JP2562557Y2 (en) Display control device
JPS6232496A (en) Liquid crystal display controller
KR100204807B1 (en) Graphic control device with pieze function
JPS6295583A (en) Image data display controller
JPH02213891A (en) Display device
JPS59160187A (en) liquid crystal display device
JPH04140796A (en) Information processor
JPS61151695A (en) Symbol generator
JPH0213992A (en) Character generating device
JPH05108048A (en) Crt display device
JPS6330985A (en) Straight line drawing system
JPH0344696A (en) Display device