JPH02134769A - Digital audio tape recorder - Google Patents
Digital audio tape recorderInfo
- Publication number
- JPH02134769A JPH02134769A JP28965888A JP28965888A JPH02134769A JP H02134769 A JPH02134769 A JP H02134769A JP 28965888 A JP28965888 A JP 28965888A JP 28965888 A JP28965888 A JP 28965888A JP H02134769 A JPH02134769 A JP H02134769A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- signal
- terminal
- supplied
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野コ
この発明は、ディジタルオーディオテープレコーダに関
する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] This invention relates to a digital audio tape recorder.
[従来の技術]
コンパクトディスクプレーヤ(CDプレーヤ)、ディジ
タルオーディオテープレコーダ(DAT)、衛星放送チ
ューナ(BSチューナ)等のようにオーディオ信号をデ
ィジタル信号の形式で出力できるオーディオ機器がある
。DATはディジタルイン端子を有し、このようなディ
ジタルオーディオ機器からのディジタルオーディオ信号
を記録することができる。[Prior Art] There are audio devices that can output audio signals in the form of digital signals, such as compact disc players (CD players), digital audio tape recorders (DAT), and satellite broadcast tuners (BS tuners). The DAT has a digital in terminal and can record digital audio signals from such digital audio equipment.
ところで、CDプレーヤより出力されるディジタルオー
ディオ信号にはコピー禁止コードが入っており、従来、
このディジタルオーディオ信号をD A Tのディジタ
ルイン端子に供給して記録することはできなかった。そ
のため、通常はCDプレーヤのラインアウト端子に得ら
れるアナログオーディオ信号をDATのラインイン端子
に供給して記録するようにしている。By the way, the digital audio signal output from a CD player contains a copy prohibition code, and conventionally,
It was not possible to record this digital audio signal by supplying it to the digital in terminal of the DAT. Therefore, the analog audio signal obtained from the line-out terminal of the CD player is normally supplied to the line-in terminal of the DAT for recording.
第5図はその一例を示す系統図であって、10はCDプ
レーヤ、20はDATである。FIG. 5 is a system diagram showing one example, in which 10 is a CD player and 20 is a DAT.
CDプレーヤ10において再生されたオーディオ信号は
、D/A変換器11によってアナログ信号に変換される
と共に、ローパスフィルタ12によって、その帯域が制
限されてラインアウト端子13に導かれる。このライン
アウト端子13に出力されるアナログのオーデイ第1言
号は、DAT20のラインイン端子21に供給される。The audio signal reproduced by the CD player 10 is converted into an analog signal by the D/A converter 11, and its band is limited by the low-pass filter 12, and then guided to the line-out terminal 13. The analog audio first word outputted to the line-out terminal 13 is supplied to the line-in terminal 21 of the DAT 20.
ラインイン端子21に供給されるオーディオ信号は、ボ
リューム22によってその記録レベルが適当に調整され
たのち、ローパスフィルタ23によって帯域制限される
。この帯域制限されたオーディオ信号はA/D変換器2
4に供給され、所定のサンプリング周波数をもってA/
D変換処理がされる。A/D変換器24より出力される
ディジタルのオーディオ信号は、図示せずも、回転磁気
ヘッド装置に供給されることによりデくジタル記録が行
なわれる。The recording level of the audio signal supplied to the line-in terminal 21 is appropriately adjusted by a volume 22, and then band-limited by a low-pass filter 23. This band-limited audio signal is sent to the A/D converter 2.
A/4 is supplied to A/4 with a predetermined sampling frequency.
D conversion processing is performed. The digital audio signal output from the A/D converter 24 is digitally recorded by being supplied to a rotating magnetic head device (not shown).
ここで、DAT20に設けられたローパスフィルタ23
は、A/D変換する際に折り返し歪を生じないように、
その高周波数成分を除去するために設けられている。Here, the low-pass filter 23 provided in the DAT 20
To avoid aliasing distortion during A/D conversion,
It is provided to remove the high frequency components.
[発明が解決しようとする課題]
ところで、第5図に示すようにCDプレーヤ10から得
られるアナログのオーディオ信号をソース源としてディ
ジタル記録する場合には、どうしても図のように2個の
ローパスフィルタ12.23を設ける必要がある。[Problems to be Solved by the Invention] By the way, when digitally recording an analog audio signal obtained from a CD player 10 as a source as shown in FIG. It is necessary to provide .23.
その結果、DAT20において記録されるべきオーディ
オ信号の音質が劣化する欠点を有する。As a result, there is a drawback that the sound quality of the audio signal to be recorded on the DAT 20 deteriorates.
そこで、この発明では、ハイファイなディジタル記録が
できるようにしたディジタルオーディオチーブレコーダ
を提案するものである。Therefore, the present invention proposes a digital audio chip recorder that is capable of high-fidelity digital recording.
[課題を解決するための手段]
この発明は、ディジタルイン端子に供給されろディジタ
ル信号を信号処理回路で信号処理をして記録するように
した第1の記録系と、ディジタルイン端子に供給される
ディジタル信号をD/A変換器でアナログ信号に変換し
、このアナログ信号を帯域′#1限したのちA/D変換
器でディジタル信号に変換し、このディジタル信号を信
号処理回路で信号処理をして記録するようにした第2の
記録系と、ディジタルイン端子に供給されるディジタル
信号よりコピー禁止コードを検出するコード検出手段と
を備え、コード検出手段で、コピー許可が検出されると
きには第1の記録系に切換えられると共に、コピー禁止
が検出されるときには第2の記録系に切換えられるもの
である。[Means for Solving the Problems] The present invention provides a first recording system in which a digital signal supplied to a digital input terminal is subjected to signal processing by a signal processing circuit and recorded; A D/A converter converts the digital signal into an analog signal, and after limiting the analog signal to band '#1', the A/D converter converts it to a digital signal, and the signal processing circuit processes the digital signal. a second recording system configured to record a copy prohibition code, and code detection means for detecting a copy prohibition code from a digital signal supplied to a digital input terminal; The first recording system is switched to the first recording system, and when copy inhibition is detected, the second recording system is switched to the second recording system.
[作 用]
上述構成においては、ディジタルイン端子に供給される
ディジタル信号よりコピー禁止のコードが検出されると
きには、ディジタルイン端子に供給されるディジタル信
号はD/A変換器でアナログ信号に変換され、このアナ
ログ信号は帯域制限されたのちA/D変換器でディジタ
ル信号に変換され、このディジタル信号が信号処理回路
で信号処理されて記録される。そのため、D/A変換さ
れたのち単一のローパスフィルタを通過させるだけなの
で、帯域制限に伴う音質の劣化は少なくなる。[Function] In the above configuration, when a copy prohibition code is detected from the digital signal supplied to the digital in terminal, the digital signal supplied to the digital in terminal is converted into an analog signal by the D/A converter. After band-limiting, this analog signal is converted into a digital signal by an A/D converter, and this digital signal is processed by a signal processing circuit and recorded. Therefore, since the signal is simply passed through a single low-pass filter after being D/A converted, deterioration in sound quality due to band limitation is reduced.
[実 施 例]
以下、第1図を参照しながら、この発明の一実施例につ
いて説明する。この第1図は、ディジタルオーディオチ
ーブレコーダ(DAT)20の要部を示す系統図である
。[Embodiment] An embodiment of the present invention will be described below with reference to FIG. FIG. 1 is a system diagram showing the main parts of a digital audio recorder (DAT) 20. As shown in FIG.
同図において、21はラインイン端子であって、ここに
供給されるアナログ信号はボリューム22、帯域制限用
のローパスフィルタ23を介して、切換スイッチSWI
のa側の固定端子に供給される。この切換スイッチSW
Iの出力信号は、A/D変換器24に供給されてディジ
タル信号に変換されたのち、切換スイッチSW2をのa
ll!IIの固定端子に供給される。この切換スイッチ
SW2の出力信号は、信号処理回路25に供給されてエ
ラーコレクションなどの信号処理が施される。そして、
この信号処理回路25の出力信号は記録回路26を介し
て回転磁気ヘット装置27に供給されることにより、磁
気テープ28上に記録される。In the figure, reference numeral 21 is a line-in terminal, and the analog signal supplied here is passed through a volume 22 and a low-pass filter 23 for band limitation, and then passed through a selector switch SWI.
is supplied to the fixed terminal on the a side. This changeover switch SW
The output signal of I is supplied to the A/D converter 24 and converted into a digital signal, and then the changeover switch SW2 is switched to a.
ll! Supplied to the fixed terminal of II. The output signal of this changeover switch SW2 is supplied to a signal processing circuit 25 and subjected to signal processing such as error correction. and,
The output signal of the signal processing circuit 25 is supplied to a rotating magnetic head device 27 via a recording circuit 26, thereby being recorded on a magnetic tape 28.
また、信号処理回路25を介されたディジタル信号は、
切換スイッチSW4のa側の固定端子に供給されると共
に、パイフェーズマークの変調回路30に供給されて変
調されたのち、ディジタルアウト端子31に供給される
。Further, the digital signal passed through the signal processing circuit 25 is
The signal is supplied to the fixed terminal on the a side of the changeover switch SW4, and is also supplied to the modulation circuit 30 of the pi-phase mark to be modulated, and then supplied to the digital out terminal 31.
また、41はディジタルイン端子であって、ここに供給
されるディジタルオーディオインターフェースのフォー
マット(EIAJ規格)によるディジタル信号は、バイ
フェーズマークの復調回路42に供給されて復調される
。この場合、ディジタル信号はさらにクロック再生回路
43に供給され、このクロック再生回路43で生成され
る人力ディジタル信号に同門したサンプリングクロック
(この例では44゜1KH2)が復調回路42に供給さ
れることにより復調される。Further, 41 is a digital in terminal, and a digital signal in the format of a digital audio interface (EIAJ standard) supplied thereto is supplied to a demodulation circuit 42 of the biphase mark and demodulated. In this case, the digital signal is further supplied to the clock regeneration circuit 43, and a sampling clock (44° 1KH2 in this example) that is similar to the human-powered digital signal generated by the clock regeneration circuit 43 is supplied to the demodulation circuit 42. demodulated.
この復調回路42の出力信号は、切換スイッチS〜V2
のb側の固定端子に供給されると共に、切換スイッチS
W4のb IIIの固定端子に供給される。この切換ス
イッチSW4の出力信号は、D/A変換器52に供給さ
れて、アナログ信号に変換されたのち、ローパスフィル
タ53で帯域制限される。このローパスフィルタ53の
出力信号はラインアウト端子δ1に供給されると共に、
フェードイン、フェードアウト用のボリューム54を介
して切換スイッチSW1のb側の固定端子に供給される
。The output signal of this demodulation circuit 42 is transmitted through changeover switches S to V2.
is supplied to the fixed terminal on the b side of the selector switch S.
Supplied to the fixed terminal of b III of W4. The output signal of this changeover switch SW4 is supplied to a D/A converter 52, converted into an analog signal, and then band-limited by a low-pass filter 53. The output signal of this low-pass filter 53 is supplied to the line-out terminal δ1, and
The signal is supplied to the b-side fixed terminal of the changeover switch SW1 via a fade-in/fade-out volume 54.
また、クロック再生回路43で生成されるサンプリング
クロックは、切換スイッチSW3のa側の固定端子に供
給される。この切換スイッチSW3のa側およびb側の
固定端子は接続スイッチSW5を介して互いに接続され
、この切換スイッチSW3より出力されるサンプリング
クロックはD/A変換器52に供給される。Further, the sampling clock generated by the clock regeneration circuit 43 is supplied to the a-side fixed terminal of the changeover switch SW3. Fixed terminals on the a side and b side of this changeover switch SW3 are connected to each other via a connection switch SW5, and the sampling clock output from this changeover switch SW3 is supplied to the D/A converter 52.
また、35は信号発生手段であり、この信号発生手段3
5で生成されるサンプリングクロックは、切換スイッチ
S〜V6のb側の固定端子に供給される。Further, 35 is a signal generating means, and this signal generating means 3
The sampling clock generated at step 5 is supplied to the b-side fixed terminals of the changeover switches S to V6.
この切換スイッチSW6のa側の固定端子およびその可
動端子は接続スイッチSW7を介して接続され、そのa
側の固定端子は切換スイッチS〜V3のb側の固定端子
と接続される。そして、切換スイッチsw6より出力さ
れるサンプリングクロックは、A/D変換器24および
信号処理回路25に供給される。The fixed terminal on the a side of this changeover switch SW6 and its movable terminal are connected via a connection switch SW7, and the a
The fixed terminal on the side is connected to the fixed terminal on the b side of the changeover switches S to V3. The sampling clock output from the changeover switch sw6 is supplied to the A/D converter 24 and the signal processing circuit 25.
また、61はコード検出回路であり、このコード検出回
路61にはディジタルイン端子に供給されるディジタル
信号が供給される。このコード検出回路61ては、ディ
ジタル信号に入っているコピー禁止コードが検出される
。ディジタルオーディオインターフェースのフォーマッ
トでは、チャネルステータスのビット2にコピー禁止コ
ードが入っており、低レベル゛°0゛てコピー禁止であ
り、高レベル゛1″でコピー許可である。ディジタルイ
ン端子41にディジタル信号が供給されるとき、切換ス
イッチS〜V2、 SW4. S’vV6. 接続
スイッチSW5は、このコード検出回路61の検出信号
で制御される。Further, 61 is a code detection circuit, and the code detection circuit 61 is supplied with the digital signal supplied to the digital in terminal. This code detection circuit 61 detects a copy prohibition code included in the digital signal. In the digital audio interface format, bit 2 of the channel status contains a copy prohibition code; a low level of ``0'' prohibits copying, and a high level of ``1'' allows copying. When the signal is supplied, the changeover switches S to V2, SW4.S'vV6.Connection switch SW5 are controlled by the detection signal of the code detection circuit 61.
すなわち、ディジタルイン端子41にディジタル信号が
供給されるとき、切換スイッチS ’、V Iはb側に
接続され、切換スイッチSw3はa側に接続され、接続
スイッチSW7はオフとされる。そして、コピー禁止が
検出されるとき、切換スイッチSW2はa側に接続され
、切換スイッチSW4.3W6はb側に接続され、接続
スイッチSW5はオフとされ、一方、コピー許可が検出
されるとき、切換スイッチSW2はb側に接続され、切
換スイッチSW4.SW6はa側に接続され、接続スイ
ッチSW5はオンとされる。That is, when a digital signal is supplied to the digital in terminal 41, the changeover switches S' and VI are connected to the b side, the changeover switch Sw3 is connected to the a side, and the connection switch SW7 is turned off. When copy prohibition is detected, the changeover switch SW2 is connected to the a side, the changeover switches SW4, 3W6 are connected to the b side, and the connection switch SW5 is turned off.On the other hand, when copy permission is detected, The changeover switch SW2 is connected to the b side, and the changeover switch SW4. SW6 is connected to the a side, and the connection switch SW5 is turned on.
なお、ラインイン端子21にアナログ信号が供給される
とき、切換スイッチSW1.SW2.SW4はa側に接
続され、切換スイッチSW3.5W6はb側に接続され
、接続スイッチSW5はオフとされ、接続スイッチSW
7はオンとされる。Note that when an analog signal is supplied to the line-in terminal 21, the changeover switch SW1. SW2. SW4 is connected to the a side, changeover switch SW3.5W6 is connected to the b side, connection switch SW5 is turned off, and connection switch SW
7 is turned on.
以上の構成において、ディジタルイン端子41にディジ
タル信号が供給されると共に、コード検出回路61てコ
ピー禁止が検出される場合には、切換スイッチSWI
〜SW4. SW6. 接続スイッチSW5゜SW
7は、第2図に示すように制御される。In the above configuration, when a digital signal is supplied to the digital in terminal 41 and copy prohibition is detected by the code detection circuit 61, the selector switch SWI
~SW4. SW6. Connection switch SW5゜SW
7 is controlled as shown in FIG.
この場合、以下のような経路を経て信号が記録されたり
、出力されたりする。信号経路は説明の都合上符号のみ
を示す。In this case, the signal is recorded or output via the following path. For convenience of explanation, only the symbols of the signal paths are shown.
41→42→SW4→52→53→54→SWI→24
→SW2→25→26→27これによって、ディジタル
イン端子41に供給されるディジタル信号は、−旦D
/A7R換されたのち、再びA/D変換されてディジタ
ル記録される。41→42→SW4→52→53→54→SWI→24
→SW2→25→26→27 As a result, the digital signal supplied to the digital in terminal 41 is -d
/A7R conversion, A/D conversion again, and digital recording.
41→42→SW4→52→53→54→SWI→24
→SW2→25→30→31これによって、ディジタル
イン端子41に供給されるディジタル信号は、再びディ
ジタル化されてディジタルアウト端子31に出力される
。41→42→SW4→52→53→54→SWI→24
→SW2→25→30→31 As a result, the digital signal supplied to the digital in terminal 41 is digitized again and output to the digital out terminal 31.
41→42→SW4→52→53→51これによって、
ディジタルイン端子41に供給されるディジタル信号は
アナログ化されてラインアウト端子51に出力される。41→42→SW4→52→53→51 As a result,
The digital signal supplied to the digital in terminal 41 is converted into an analog signal and outputted to the line out terminal 51.
このような信号処理経路において、復調回路42には、
クロック再生回路43て生成されるサンプリングクロッ
クが供給される。同様にD/A変換器52にもクロック
再生回路43で生成されるサンプリングクロックが供給
される。In such a signal processing path, the demodulation circuit 42 includes:
A sampling clock generated by a clock recovery circuit 43 is supplied. Similarly, the D/A converter 52 is also supplied with the sampling clock generated by the clock recovery circuit 43.
これによって、ディジタルイン端子41に供給されるデ
ィジタル信号に同門した状態でそのディジタル信号がD
/A変換される。As a result, the digital signal is connected to the digital signal supplied to the digital input terminal 41.
/A converted.
また、A/D変換器24および信号処理回路25には、
信号発生手段35て生成される所定のサンプリングクロ
ックが供給される。これによって、DATフォーマット
に沿ったA/D変換処理および信号処理がなされる。In addition, the A/D converter 24 and the signal processing circuit 25 include
A predetermined sampling clock generated by the signal generating means 35 is supplied. As a result, A/D conversion processing and signal processing are performed in accordance with the DAT format.
このようにそれぞれ独立した信号発生手段35、クロッ
ク再生回路43を設けることにより、ディジタルイン端
子41に供給されたディジタル信号であっても、これを
それぞれの信号フォーマットに従ってD/A変換および
A/D変換処理することができる。By providing independent signal generation means 35 and clock regeneration circuit 43, even if the digital signal is supplied to digital input terminal 41, it can be converted into D/A converter and A/D converter according to the respective signal format. Conversion processing can be performed.
また、ディジタルイン端子41にディジタル信号が供給
されると共に、コード検出回路61てコピー許可が検出
される場合には、切換スイッチSW1〜S W4 、
S W6、接続スイッチS W5 、 S W7は
、第3図に示すように制御される。Further, when a digital signal is supplied to the digital in terminal 41 and copy permission is detected by the code detection circuit 61, the changeover switches SW1 to SW4,
SW6, connection switches SW5 and SW7 are controlled as shown in FIG.
この場合、以下のような経路を経て信号が記録されたり
、出力されたりする。信号経路は説明の都合上符号のみ
を示す。In this case, the signal is recorded or output via the following path. For convenience of explanation, only the symbols of the signal paths are shown.
41 →42→SW2 →25→26→27これによ
って、ディジタルイン端子41に供給されたディジタル
信号は復調回路42を経て直接信号処理回路25に供給
されて信号処理されたのち、記録回路26を経てディジ
タル記録される。41 → 42 → SW2 → 25 → 26 → 27 As a result, the digital signal supplied to the digital in terminal 41 is directly supplied to the signal processing circuit 25 via the demodulation circuit 42 for signal processing, and then passed through the recording circuit 26. Recorded digitally.
41→42→5W2−1−25→30→31これによっ
て、ディジタルイン端子41に供給される信号はディジ
タル信号のままディジタルアウト端子31に出力される
。41→42→5W2-1-25→30→31 As a result, the signal supplied to the digital in terminal 41 is outputted to the digital out terminal 31 as a digital signal.
41→42→SW2→25
→SW4→52→53呻51
これによって、ディジタルイン端子41に供給されるデ
ィジタル信号はアナログ化されてラインアウト端子51
に出力される。41 → 42 → SW2 → 25 → SW4 → 52 → 53 51 As a result, the digital signal supplied to the digital in terminal 41 is converted to analog and sent to the line out terminal 51.
is output to.
このような信号処理経路において、復調回路42および
信号処理回路25には、クロック再生回路43で生成さ
れるサンプリングクロックが供給される。In such a signal processing path, the demodulation circuit 42 and the signal processing circuit 25 are supplied with a sampling clock generated by the clock recovery circuit 43.
これによって、ディジタルイン端子41に供給されるデ
ィジタル信号に同期した状態で信号処理される。Thereby, signal processing is performed in synchronization with the digital signal supplied to the digital in terminal 41.
また、D/A変換器52にも、クロック再生回路で生成
されるサンプリングクロックが供給される。Further, the D/A converter 52 is also supplied with a sampling clock generated by the clock recovery circuit.
これによって、ディジタルイン端子41に供給されるデ
ィジタル信号に同期した状態でそのディジタル信号がD
/A変換される。As a result, the digital signal is synchronized with the digital signal supplied to the digital in terminal 41.
/A converted.
また、ラインイン端子21にアナログ信号が供給される
場合には、切換スイッチSW1〜SW4.SW6、接続
スイッチSW5.3W7は、第4図に示すように制御さ
れる。Further, when an analog signal is supplied to the line-in terminal 21, selector switches SW1 to SW4. SW6 and connection switches SW5.3W7 are controlled as shown in FIG.
この場合、以下のような経路を経て信号が記録されたり
、出力されたりする。信号経路は説明の都合上符号のみ
を示す。In this case, the signal is recorded or output via the following path. For convenience of explanation, only the symbols of the signal paths are shown.
21 →22→23→SWI →24→SW2 →
25→26→27
これによって、ラインイン端子21に供給されるアナロ
グ信号は、A/D変換器24でディジタル化されたのち
、所定の信号処理を経てディジタル記録される。21 →22→23→SWI →24→SW2 →
25→26→27 As a result, the analog signal supplied to the line-in terminal 21 is digitized by the A/D converter 24, and then digitally recorded through predetermined signal processing.
21 →22→23→S W 1 →24→SW2
→25→30→31
これによって、ラインイン端子21に供給されるアナロ
グ(言号は、ディジタル化されてディジタルアウト端子
31に出力される。21 →22→23→SW 1 →24→SW2
→25→30→31 As a result, the analog (word) supplied to the line-in terminal 21 is digitized and output to the digital-out terminal 31.
21→22→23→SWI→24→S〜V2→25→S
W4→52−+53→51
これによって、ラインイン端子21に供給されるアナロ
グ信号は、再びアナログ化されてラインアウト端子51
に出力される。21 → 22 → 23 → SWI → 24 → S ~ V2 → 25 → S
W4→52-+53→51 As a result, the analog signal supplied to the line-in terminal 21 is converted into an analog signal again and sent to the line-out terminal 51.
is output to.
このような信号処理経路において、A/D変換器24、
信号処理回路25、D/A変換器52には、信号発生手
段35で生成されるサンプリングクロックが供給される
。これによって、DATフォーマットに沿ったA/D変
換処理、信号処理、D/A変換処理がなされる。In such a signal processing path, an A/D converter 24,
The signal processing circuit 25 and the D/A converter 52 are supplied with a sampling clock generated by the signal generating means 35. As a result, A/D conversion processing, signal processing, and D/A conversion processing are performed in accordance with the DAT format.
このように、本例によれば、ディジタルイン端子に供給
されるディジタル信号よりコピー禁止のコードが検出さ
れるときには、ディジタルイン端子に供給されるディジ
タル信号はD/A変換a 52でアナログ信号に変換さ
れ、このアナログ信号はローパスフィルタ53て帯域制
限されたのちA/D変換器24でディジタル信号に変換
され、このディジタル信号が信号処理回路25て信号処
理されて記録されろ。Thus, according to this example, when a copy prohibition code is detected from the digital signal supplied to the digital in terminal, the digital signal supplied to the digital in terminal is converted into an analog signal by the D/A converter a 52. This analog signal is band-limited by a low-pass filter 53, then converted to a digital signal by an A/D converter 24, and this digital signal is processed by a signal processing circuit 25 and recorded.
そのため、D/A変換されたのち単一のローパスフィル
タ53を通過させるだけなので、帯域制限に伴う音質の
劣化を少なくすることができ、ハイファイなディジタル
記録をすることができる。Therefore, since the signal is simply passed through a single low-pass filter 53 after being D/A converted, deterioration in sound quality due to band limitation can be reduced, and high-fidelity digital recording can be performed.
また、本例によれば、フェートインおよびフェードアウ
ト用のボリュームを最大レベルに1!!整しておくこと
によって、適切なレベルでディジタル記録をすることが
できる。Also, according to this example, the volume for fade-in and fade-out is set to the maximum level of 1! ! By keeping things organized, you can record digitally at an appropriate level.
また、DAT内では、ソース源に応じて異なる複数のサ
ンプリングクロックを用いてデータ処理がなされるから
、ディジタル記録すべきそのソース源、例えばCDプレ
ーヤより再生されたディジタル信号をそのまま利用する
ことができる。Furthermore, since data processing is performed within the DAT using a plurality of sampling clocks that differ depending on the source source, the digital signal reproduced from the source source to be digitally recorded, for example, a CD player, can be used as is. .
[発明の効果]
以上説明したように、この発明によれば、ディジタルイ
ン端子に供給されるディジタル信号よりコピー禁止のコ
ードが検出されろときには、ディジタルイン端子に供給
されるディジタル信号はD/A変換器でアナログ信号に
変換され、このアナログ信号は帯域制限されたのちA/
D変換器でディジタル信号に変換され、このディジタル
信号が信号処理回路で信号処理されて記録される。した
がって、D/A変換されたのち単一のローパスフィルタ
を通過させるだけなので、帯域制限に伴う音質の劣化を
少なくすることができ、ハイファイなディジタル記録を
することができる。[Effects of the Invention] As explained above, according to the present invention, when a copy prohibition code is detected from the digital signal supplied to the digital input terminal, the digital signal supplied to the digital input terminal is The converter converts it into an analog signal, and this analog signal is band-limited and then sent to the A/
It is converted into a digital signal by a D converter, and this digital signal is processed by a signal processing circuit and recorded. Therefore, since the signal is simply passed through a single low-pass filter after being D/A converted, deterioration in sound quality due to band limitation can be reduced, and high-fidelity digital recording can be performed.
第1図はこの発明の一実施例を示す要部の系統図、第2
図〜第4図はその信号記録経路を示す図、第5図は従来
例の説明のための要部の系統図である。
10・・・CDプレーヤ
20 ・ ・ ・ DAT
21・・・ラインイン端子
24・・・A/D変換器
25・・・信号処理回路
26・・・記録回路
27・・・回転磁気ヘット装置
31・・・ディジタルアウト端子
35・・・信号発生手段
41・・・ディジタルイン端子
42・・・復調回路
51・・・ラインアウト端子
52・・・D/A変換器
53・・・ローパスフィルタ
54・・・フェードイン・フェート
アウト用のボリューム
SWI〜SW4.SW6 φ・・切換スイッチSW5.
SW?・・拳接続スイッチ
特許出願人 ア イ ワ株式会社
と(゛$゛パFig. 1 is a system diagram of the main parts showing one embodiment of this invention;
4 to 4 are diagrams showing the signal recording path, and FIG. 5 is a system diagram of main parts for explaining the conventional example. 10...CD player 20...DAT 21...Line-in terminal 24...A/D converter 25...Signal processing circuit 26...Recording circuit 27...Rotating magnetic head device 31... ...Digital out terminal 35...Signal generating means 41...Digital in terminal 42...Demodulation circuit 51...Line out terminal 52...D/A converter 53...Low pass filter 54...・Volume SWI~SW4 for fade in/fade out. SW6 φ...Selector switch SW5.
SW? ...Fist connection switch patent applicant Iwa Co., Ltd.
Claims (1)
を信号処理回路で信号処理をして記録するようにした第
1の記録系と、 上記ディジタルイン端子に供給されるディジタル信号を
D/A変換器でアナログ信号に変換し、このアナログ信
号を帯域制限したのちA/D変換器でディジタル信号に
変換し、このディジタル信号を信号処理回路で信号処理
をして記録するようにした第2の記録系と、 上記ディジタルイン端子に供給されるディジタル信号よ
りコピー禁止コードを検出するコード検出手段とを備え
、 上記コード検出手段で、コピー許可が検出されるときに
は上記第1の記録系に切換えられると共に、コピー禁止
が検出されるときには上記第2の記録系に切換えられる ことを特徴とするディジタルオーディオテープレコーダ
。(1) A first recording system in which the digital signal supplied to the digital in terminal is processed and recorded by a signal processing circuit, and the digital signal supplied to the digital in terminal is processed by a D/A converter. A second recording system in which the analog signal is converted into an analog signal by the A/D converter, the analog signal is band-limited, the analog signal is converted into a digital signal by an A/D converter, and the digital signal is processed by a signal processing circuit and recorded. and code detection means for detecting a copy prohibition code from the digital signal supplied to the digital in terminal, and when the code detection means detects copy permission, the recording system is switched to the first recording system, and A digital audio tape recorder characterized in that when copy prohibition is detected, switching is made to the second recording system.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63289658A JPH0775106B2 (en) | 1988-11-16 | 1988-11-16 | Digital audio tape recorder |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63289658A JPH0775106B2 (en) | 1988-11-16 | 1988-11-16 | Digital audio tape recorder |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02134769A true JPH02134769A (en) | 1990-05-23 |
| JPH0775106B2 JPH0775106B2 (en) | 1995-08-09 |
Family
ID=17746078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63289658A Expired - Fee Related JPH0775106B2 (en) | 1988-11-16 | 1988-11-16 | Digital audio tape recorder |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0775106B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03125375A (en) * | 1989-10-11 | 1991-05-28 | Matsushita Electric Ind Co Ltd | Digital recording and playback device |
| JPH04137265A (en) * | 1990-09-27 | 1992-05-12 | Mitsubishi Electric Corp | Digital signal recording and reproducing device |
| US5130864A (en) * | 1989-10-11 | 1992-07-14 | Matsushita Electric Industrial Co., Ltd. | Digital recording and reproducing apparatus or digital recording apparatus |
| JPH0520850A (en) * | 1991-07-16 | 1993-01-29 | Sharp Corp | Digital signal recording / reproducing device |
| US5295023A (en) * | 1991-02-28 | 1994-03-15 | Sony Corporation | Digital signal recording apparatus for analog/digital input |
| JPH07287933A (en) * | 1995-04-21 | 1995-10-31 | Mitsubishi Electric Corp | Signal recording device and signal reproducing device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6365169U (en) * | 1986-10-16 | 1988-04-28 |
-
1988
- 1988-11-16 JP JP63289658A patent/JPH0775106B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6365169U (en) * | 1986-10-16 | 1988-04-28 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03125375A (en) * | 1989-10-11 | 1991-05-28 | Matsushita Electric Ind Co Ltd | Digital recording and playback device |
| US5130864A (en) * | 1989-10-11 | 1992-07-14 | Matsushita Electric Industrial Co., Ltd. | Digital recording and reproducing apparatus or digital recording apparatus |
| JPH04137265A (en) * | 1990-09-27 | 1992-05-12 | Mitsubishi Electric Corp | Digital signal recording and reproducing device |
| US5295023A (en) * | 1991-02-28 | 1994-03-15 | Sony Corporation | Digital signal recording apparatus for analog/digital input |
| JPH0520850A (en) * | 1991-07-16 | 1993-01-29 | Sharp Corp | Digital signal recording / reproducing device |
| JPH07287933A (en) * | 1995-04-21 | 1995-10-31 | Mitsubishi Electric Corp | Signal recording device and signal reproducing device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0775106B2 (en) | 1995-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6714825B1 (en) | Multi-channel audio reproducing device | |
| JP2585710B2 (en) | PCM signal recording / reproducing apparatus and PCM signal recording / reproducing method | |
| US4383280A (en) | Recorder with timing channel | |
| JPH02134769A (en) | Digital audio tape recorder | |
| JPH0465473B2 (en) | ||
| US4736355A (en) | Digital audio data reproduction apparatus | |
| JPH0775105B2 (en) | Digital audio tape recorder | |
| JP3006119B2 (en) | Signal recording / reproducing device | |
| JP2633901B2 (en) | PCM signal recording device | |
| JPS6224474A (en) | Digital audio disc player | |
| JP3181477B2 (en) | Audio output circuit | |
| JPS5945602A (en) | Sound selector of vtr | |
| JPH0334165A (en) | Multi-track audio device | |
| JP2512027B2 (en) | PCM signal recording device | |
| JPS5821325B2 (en) | Drop Out | |
| JP2569779B2 (en) | PCM recording / reproducing device with built-in BS tuner | |
| JPS6327317Y2 (en) | ||
| JP2865769B2 (en) | PCM signal reproducing device and recording / reproducing device | |
| JP3495759B2 (en) | Playback device | |
| JPH04330668A (en) | Recording device | |
| JPH0337176Y2 (en) | ||
| KR0156847B1 (en) | Digital signal recording reproducing apparatus | |
| JPH0311010B2 (en) | ||
| JPS6289275A (en) | Pcm sound recording and reproducing device | |
| JPS6386156A (en) | Digital reproducing device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |