JPH02130017A - Membership function generation circuit - Google Patents
Membership function generation circuitInfo
- Publication number
- JPH02130017A JPH02130017A JP63282519A JP28251988A JPH02130017A JP H02130017 A JPH02130017 A JP H02130017A JP 63282519 A JP63282519 A JP 63282519A JP 28251988 A JP28251988 A JP 28251988A JP H02130017 A JPH02130017 A JP H02130017A
- Authority
- JP
- Japan
- Prior art keywords
- membership function
- label
- type
- output
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009826 distribution Methods 0.000 claims abstract description 29
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Feedback Control In General (AREA)
Abstract
Description
【発明の詳細な説明】
発明の要約
04〜coの5ビツトのパイナリイ拳フード信号を与え
ることにより、この信号の表わすコードに応じて、A、
S、Z、 πの4つのタイプのメンバーシップ関数形
状と、それぞれについてNL。DETAILED DESCRIPTION OF THE INVENTION Summary of the Invention By providing a 5-bit pinary fist hood signal of 04 to co, A,
Four types of membership function shapes, S, Z, and π, and NL for each.
NM、NS、ZR,PS、PM、PL、NGの8つのラ
ベルの合計32通りの電圧分布を複数の出力ライン上に
発生させるメンバーシップ関数発生回路。A membership function generation circuit that generates a total of 32 voltage distributions with eight labels: NM, NS, ZR, PS, PM, PL, and NG on multiple output lines.
発明の背景 この発明はメンバーシップ関数発生回路に関する。Background of the invention The present invention relates to a membership function generation circuit.
メンバーシップ関数発生回路は、所定のメンバーシップ
関数信号を出力するものであり、 Ifthenルール
(モーダス・ボネンス)にしたがうファジィ推論を行な
うファジィ・コントローラ。The membership function generation circuit outputs a predetermined membership function signal, and is a fuzzy controller that performs fuzzy inference according to Ifthen rules (Modus Bonens).
ファジィ・コンピュータ、ファジィ推論演算装置等と呼
ばれる装置において使用される。ファジィ推論では複数
のルールが設定され、一般には各ルールごとにそのルー
ルで使用されるメンバーシップ関数が異なる。したがっ
てメンバーシップ関数発生回路は任意のメンバーシップ
関数が設定可能に構成されなければならず、設定すべき
メンバーシップ関数もまた容易に指定できる形態で表現
されることが好ましい。とくにディジタル・コンピュー
タとメンバーシップ関数発生回路とのインターフェイス
を考えた場合に、設定すべきメンバーシップ関数をバイ
ナリィ・コードで指定できることが望まれる。It is used in devices called fuzzy computers, fuzzy inference calculation devices, etc. In fuzzy inference, multiple rules are set, and generally each rule uses a different membership function. Therefore, the membership function generation circuit must be configured such that any membership function can be set, and it is preferable that the membership function to be set is also expressed in a form that can be easily specified. Particularly when considering an interface between a digital computer and a membership function generation circuit, it is desirable to be able to specify the membership function to be set using a binary code.
発明の概要
この発明は2発生するメンバーシップ関数のタイプと、
各タイプにおけるラベルとをバイナリィ・コードで指定
できるメンバーシップ関数発生回路を提供することを目
的とする。SUMMARY OF THE INVENTION This invention provides two types of membership functions that occur:
An object of the present invention is to provide a membership function generation circuit that can specify a label for each type using a binary code.
この発明は、メンバーシップ関数を複数本の出力ライン
上に現われる電圧信号の分布として表現するメンバーシ
ップ関数発生回路に適用されるものである。したがって
、各出力ラインがメンバーシップ関数の変数に対応し、
変数はディスクリートな値となる。発生するメンバーシ
ップ関数も複数段階に量子化されるのでディスクリート
な値となる。The present invention is applied to a membership function generation circuit that expresses a membership function as a distribution of voltage signals appearing on a plurality of output lines. Therefore, each output line corresponds to a variable in the membership function,
Variables are discrete values. The generated membership function is also quantized in multiple stages, so it becomes a discrete value.
この発明によるメンバーシップ関数発生回路は、複数の
異なるレベルの基準電圧を出力する基準電圧発生回路、
この基準電圧発生回路の出力基準電圧がそれぞれ導かれ
る複数の基準電圧ラインと、複数の出力端子にそれぞれ
接続された複数の出力ラインとの各交差点にそれぞれ設
けられた複数のアナログ・スイッチを含むスイッチ・ア
レイ、ならびにメンバーシップ関数のタイプとメンバー
シップ関数のラベルとを表わす複数ビットのバイナリィ
・コード信号が与えられ、このコード信号によって指定
されるタイプでかつラベルのメンバーシップ関数を表わ
す電圧分布を上記出力端子に出力するように、上記アナ
ログ・スイッチをオン、オフ制御する電圧分布設定回路
を備えていることを特徴とする。A membership function generation circuit according to the present invention includes a reference voltage generation circuit that outputs reference voltages at a plurality of different levels;
A switch including a plurality of analog switches each provided at each intersection of a plurality of reference voltage lines through which the output reference voltages of this reference voltage generation circuit are respectively guided and a plurality of output lines respectively connected to a plurality of output terminals. - Given an array and a multi-bit binary code signal representing the type of membership function and the label of the membership function, the voltage distribution representing the membership function of the type and label specified by this code signal is defined as above. The present invention is characterized in that it includes a voltage distribution setting circuit that controls on/off the analog switch so as to output to the output terminal.
上記電圧分布設定回路は、上記コード信号を解読して、
メンバーシップ関数のタイプを表わす信号をタイプごと
に異なる出力ライン上に出力するとともにメンバーシッ
プ関数のラベルを表わす信号をラベルごとに異なる出力
ライン上に出力するデコーダと、このデコーダの出力ラ
インの信号を、それによって表わされるタイプでかつラ
ベルのメンバーシップ関数を表わす電圧分布を出力端子
に出力させるように各アナログ−スイッチを制御する信
号に変換する組合せ論理回路とから構成される。The voltage distribution setting circuit decodes the code signal and
A decoder that outputs signals representing membership function types on different output lines for each type and outputs signals representing membership function labels on different output lines for each label; , and a combinatorial logic circuit for converting each analog-switch into a signal for controlling it to output at its output terminal a voltage distribution of the type represented by it and representing the membership function of the label.
この発明によると2以上の構成によって、バイナリィ・
コード信号によってメンバーシップ関数の形状(電圧分
布形)のタイプ(型)と、ラベル(メンバーシップ関数
を指定する言語情報)とを指定することにより、複数の
出力端子に指定されたタイプでかつ指定されたラベルの
メンバーシップ関数が出力されることになる。したがっ
て1発生させるメンバーシップ関数の指定が容易となり
、かつパイナリイΦコンピュータとのインターフェイス
も簡単化される。According to this invention, by using two or more configurations, binary
By specifying the type (type) of the shape (voltage distribution shape) of the membership function and the label (linguistic information specifying the membership function) using the code signal, the type specified for multiple output terminals can be specified. The membership function of the given label will be output. Therefore, it becomes easy to specify the membership function to be generated, and the interface with the pinary Φ computer is also simplified.
実施例の説明
第1図はメンバーシップ関数発生回路の構成の概要と1
発生するメンバーシップ関数とを示すものである。DESCRIPTION OF THE EMBODIMENTS Figure 1 shows an overview of the configuration of the membership function generation circuit and 1.
This shows the membership functions that occur.
メンバーシップ関数発生回路は、電圧分布設定回路1と
、基準電圧発生回路2と、スイッチ・アレイ3とから構
成される。スイッチ・アレイ3がメンバーシップ関数発
生回路の出力端子OTに接続されている。この実施例で
は25個の出力端子OTが設けられているので、これら
の出力端子OTにθ〜24までの番号が割当てられてい
る。特定の出力端子に言及する場合にはOTO,OTI
。The membership function generation circuit includes a voltage distribution setting circuit 1, a reference voltage generation circuit 2, and a switch array 3. A switch array 3 is connected to the output terminal OT of the membership function generation circuit. Since 25 output terminals OT are provided in this embodiment, numbers from θ to 24 are assigned to these output terminals OT. OTO, OTI when referring to a specific output terminal
.
OT2.・・・というように出力端子に割当てられた番
号を使用する。OT2. . . . The numbers assigned to the output terminals are used.
メンバーシップ関数は出力端子OTに現われる電圧分布
によって表現される。各出力端子がディスクリートな変
数に対応することになる。この実施例ではメンバーシッ
プ関数値は、El (OV)。The membership function is expressed by the voltage distribution appearing at the output terminal OT. Each output terminal will correspond to a discrete variable. In this example, the membership function value is El (OV).
E2 (1,25V) 、 E3 (2,5V)
、 E4 (3,75V)およびE5 (5V
)の5レベルに量子化されている。E2 (1,25V), E3 (2,5V)
, E4 (3,75V) and E5 (5V
) is quantized into 5 levels.
メンバーシップ関数のタイプ(型)はメンバーシップ関
数の形状(電圧分布形)に応じて、A。The type of membership function is A depending on the shape (voltage distribution shape) of the membership function.
S、Z、 πの4タイプある。へ関数は三角形状のも
のである。S関数はある位置から変数の大きい方に向っ
て増大し、その後一定値を保つ形をしている。Z関数は
S関数と逆の形のものである。π関数は台形状の形をも
つ。There are four types: S, Z, and π. The function is triangular. The S function increases from a certain position toward the larger variable, and then maintains a constant value. The Z function is the inverse of the S function. The π function has a trapezoidal shape.
ラベルは、各タイプにおいてメンバーシップ関数を特定
する言語情報を意味し、ここではラベルは8つの記号N
L、NM、NS、ZR,PS。Label means the linguistic information that specifies the membership function in each type, here the label represents the eight symbols N
L, NM, NS, ZR, PS.
PMおよびPL、ならびにNGを用いて表わされる。N
は負を、Pは正を、Lは大きいを、Nは中位を、Sは小
さいをそれぞれ表わす。したがって、たとえばNLは負
の大きな値を表わし、PSは正の小さな値を表わす。Z
Rはほぼ零を意味する。NGはいかなる変数に対しても
零の値をもつ関数を意味する。It is expressed using PM and PL, and NG. N
represents negative, P represents positive, L represents large, N represents medium, and S represents small. Thus, for example, NL represents a large negative value and PS represents a small positive value. Z
R means approximately zero. NG means a function that has a value of zero for any variable.
第1図の下半部にはΔ、S、Z、 πの4つのタイプ
と各タイプにおけるNL−PLの7個のラベルとの合計
28通りのメンバーシップ関数(電圧分布)が表わされ
ている。ここで各タイプのメンバーシップ関数の形を明
瞭にするためにラベルNLのメンバーシップ関数のみが
実線で示されている。The lower half of Figure 1 shows a total of 28 types of membership functions (voltage distributions), including four types of Δ, S, Z, and π and seven labels of NL-PL for each type. There is. Here, in order to clarify the shape of each type of membership function, only the membership function of label NL is shown as a solid line.
基準電圧発生回路2は上述したE1〜E5の5レベルの
電圧を発生し、それぞれ基準電圧ラインvL1〜VL5
に出力する。この基準電圧ラインVLI〜VL5はスイ
ッチ・アレイ3内に連続的にのびている。The reference voltage generation circuit 2 generates voltages at the five levels E1 to E5 described above, and connects the reference voltage lines vL1 to VL5, respectively.
Output to. This reference voltage line VLI-VL5 extends continuously within the switch array 3.
スイッチ・アレイ3において出力端子OTO〜0T24
からそれぞれ連続的にのびた出力ラインELO〜EL2
4が設けられている。そして、基準電圧ラインVLL〜
VL5と出力ラインELO〜EL24との交差点(電気
的に接続されている訳ではない)にアナログ・スイッチ
ASがそれぞれ設けられている。これらのアナログ・ス
イッチASは電圧分布設定回路1から出力される制御信
号によりオン、オフ制御される。Output terminals OTO to 0T24 in switch array 3
Output lines ELO to EL2 extend continuously from
4 is provided. And the reference voltage line VLL~
Analog switches AS are provided at the intersections (not electrically connected) between VL5 and the output lines ELO to EL24, respectively. These analog switches AS are controlled on and off by control signals output from the voltage distribution setting circuit 1.
アナログ・スイッチASの構成例が第2図に示されてい
る。ここでは基準電圧ラインはVLで。An example of the configuration of analog switch AS is shown in FIG. Here, the reference voltage line is VL.
出力ラインはELで、電圧分布設定回路1から与えられ
る制御信号を導く制御ラインはCでそれぞれ示されてい
る。アナログ・スイッチASは基準電圧ラインVLと出
力ラインELとの間に接続され、互いに並列に接続され
たn M OS F E T6および9MO8FET7
と、制御ラインCの制御信号を反転するNOT回路8と
を含み。The output line is shown as EL, and the control line that guides the control signal given from the voltage distribution setting circuit 1 is shown as C. The analog switch AS is connected between the reference voltage line VL and the output line EL, and has nMOSFET6 and 9MO8FET7 connected in parallel with each other.
and a NOT circuit 8 for inverting the control signal on the control line C.
nMOsFET6のゲートには制御信号が直接に、9M
O8FET7のゲートにはNOT回路8で反転された制
御信号が与えられる。制御信号がHレベルのときこのア
ナログ・スッチASはオンとなる。The control signal is directly connected to the gate of nMOsFET6.
A control signal inverted by a NOT circuit 8 is applied to the gate of the O8FET 7. When the control signal is at H level, this analog switch AS is turned on.
電圧分布設定回路1には5ビツトのバイナリイ・コード
信号C4C3C2CIcoが与えられる。第3図に示さ
れているように、コードC4C5はメンバーシップ関数
のタイプ(型)を指定し、コードC2C1Coはラベル
を指定する。電圧分布設定回路1は、コード04〜co
が与えられたときに、コードC4C5によって指定され
るタイプであってコード02〜coによって指定される
ラベルのメンバーシップ関数を表わす電圧分布が出力端
子OTO〜0T24に現われるように、すべてのアナロ
グ・スイッチASを制御する制御信号を出力する。The voltage distribution setting circuit 1 is supplied with a 5-bit binary equal code signal C4C3C2CIco. As shown in FIG. 3, code C4C5 specifies the type of membership function and code C2C1Co specifies the label. The voltage distribution setting circuit 1 has codes 04 to co
all analog switches such that, when given, a voltage distribution of the type specified by code C4C5 and representing the membership function of the label specified by codes 02 to co appears at the output terminals OTO to 0T24. Outputs a control signal to control the AS.
したがって、このメンバーシップ関数回路からは4タイ
プ8ラベルの合計32通りのメンバーシップ関数を表わ
す電圧分布がコード04〜coに応じて発生する。厳密
にいえば、ラベルNGはどのタイプにおいても同じ形を
しているので、29通りの電圧分布が発生する。これは
、コードC4゜Cによってタイプを固定し、コード02
〜C0の3ビツトで8種類のラベルを設定できるように
しているためである。Therefore, voltage distributions representing a total of 32 types of membership functions of 4 types and 8 labels are generated from this membership function circuit according to codes 04 to co. Strictly speaking, all types of labels NG have the same shape, so 29 voltage distributions occur. This fixes the type by code C4°C and code 02
This is because eight types of labels can be set using the three bits of ~C0.
第4図は電圧分布設定回路の構成例の一部と出力される
メンバーシップ関数の一部を示すものである。ここでは
ラベルNLのメンバーシップ関数が出力されている。ラ
ベルがNLに固定されているので(C2C1Co−00
0)、第4図の回路は他のラベルの場合には動作しない
。すなわちこの回路はラベルがNLの場合についてのみ
適用される簡略化された具体例を示すものである。FIG. 4 shows a part of a configuration example of a voltage distribution setting circuit and a part of a membership function to be output. Here, the membership function of label NL is output. Since the label is fixed to NL (C2C1Co-00
0), the circuit of FIG. 4 will not work for other labels. That is, this circuit shows a simplified specific example that is applied only when the label is NL.
電圧分布設定回路lはデコーダ4と組合せ論理回路5と
から構成されている。デコーダ4にはコード04〜co
が与えられる。デコーダ4は入力するコードC4C5を
解読してその結果をメンバーシップ関数のタイプに応じ
て設けられた4本の出力ラインのいずれかをHレベルに
することによって出力する。同じようにデコーダ4には
ラベルに対応した8本の出力ラインがあり、入力するコ
ードC2CIcoに応じていずれかの出力ラインにHレ
ベルの信号を出力する。The voltage distribution setting circuit 1 is composed of a decoder 4 and a combinational logic circuit 5. Decoder 4 has code 04~co
is given. The decoder 4 decodes the input code C4C5 and outputs the result by setting one of four output lines provided according to the type of membership function to H level. Similarly, the decoder 4 has eight output lines corresponding to the labels, and outputs an H level signal to one of the output lines depending on the input code C2CIco.
組合せ論理回路5はAND回路とOR回路の組合せによ
り構成され、デコーダ4の出力ランが入力ラインとして
接続されている。そしてこの回路5はデコーダ4の出力
に応じたアナログ・スイッチASを制御する信号を出力
する。The combinational logic circuit 5 is constituted by a combination of an AND circuit and an OR circuit, and the output run of the decoder 4 is connected as an input line. This circuit 5 then outputs a signal for controlling the analog switch AS in accordance with the output of the decoder 4.
たとえばへ関数のラベルNLが指定された場合(C4C
3C2CIco−00000)についてアナログ・スイ
ッチASの状態を説明する。各アナログ・スイッチAS
を区別するために、第4図では、10〜17.20〜2
7.30〜36.41〜45.5(1〜57の番号が付
けられている。出力ラインELOではアナログ会スイッ
チA S 20がオンとなり、出力端子OTOに1.2
5Vの電圧が現われる。次の出力ラインELLではA
S 31がオンとなりOTIに2.5Vが現われる。同
じように出力ラインEL2ではAS42が、出力ライン
EL3ではA S 53が、出力ラインEL4ではAS
44が、出力ラインEL5ではA S 85が、出力ラ
インEL8ではA32Bが、出力ラインEL7ではA
S 17がそれぞれオンとなり、出力端子OT2 、O
T3 、OT4 、OT5 。For example, if the label NL of the function is specified (C4C
3C2CIco-00000), the state of the analog switch AS will be explained. Each analog switch AS
In order to distinguish between 10~17.20~2
7.30 to 36.41 to 45.5 (numbered 1 to 57. At the output line ELO, the analogue switch A S 20 is turned on, and the output terminal OTO has a value of 1.2
A voltage of 5V appears. In the next output line ELL, A
S31 turns on and 2.5V appears on OTI. Similarly, AS42 is on output line EL2, AS53 is on output line EL3, and AS is on output line EL4.
44, A S 85 on output line EL5, A32B on output line EL8, and A S on output line EL7.
S17 is turned on, and the output terminals OT2 and O
T3, OT4, OT5.
OT6.OT7にはそれぞれ電圧3.75V、 5.O
V、 3.75V、 2.5 V、 1.25V、
OVが現われる。OT6. 5. OT7 has a voltage of 3.75V, respectively. O
V, 3.75V, 2.5V, 1.25V,
OV appears.
ラベルNGの場合には、すなわちC2CIc。In the case of label NG, that is, C2CIc.
−111の場合にはアナログ・スイッチA S 10゜
A S 11. A S 12. A S 13.
A S 14. A S 15゜ASlB、AS
17がそれぞれオンとなりすべての出力端子OTはOv
の電圧となる。-111, the analog switch A S 10°A S 11. A S 12. A S 13.
A S 14. A S 15゜ASlB, AS
17 are respectively turned on and all output terminals OT are Ov.
The voltage will be .
第1図はメンバーシップ関数発生回路とその出力信号と
を関連させて示すものであり、第2図はアナログ・スイ
ッチの構成例を示す回路図、第3図はコードとメンバー
シップ関数のタイプおよびラベルとの関係を示すテーブ
ル、第4図は電圧分布設定回路の構成例と出力メンバー
シップ関数とを関連させて示す図である。
1・・・電圧分布設定回路。
2・・・基準電圧発生回路。
3・・・スイッチ・アレイ。
4・・・デコーダ。
5・・・組合せ論理回路。
VL、VLI −VL5−・・基準電圧ライン。
EL、ELO〜EL24・・・出力ライン。
OTO〜0T24・・・出力端子。
AS・・・アナログ・スイッチ。
以 上Figure 1 shows the membership function generation circuit and its output signals in relation to each other, Figure 2 is a circuit diagram showing an example of the configuration of an analog switch, and Figure 3 shows the types and types of codes and membership functions. FIG. 4 is a diagram showing the relationship between the voltage distribution setting circuit and the output membership function. 1... Voltage distribution setting circuit. 2...Reference voltage generation circuit. 3...Switch array. 4...Decoder. 5... Combinational logic circuit. VL, VLI -VL5-...Reference voltage line. EL, ELO~EL24...Output line. OTO~0T24...Output terminal. AS: Analog switch. that's all
Claims (2)
圧発生回路、 この基準電圧発生回路の出力基準電圧がそれぞれ導かれ
る複数の基準電圧ラインと、複数の出力端子にそれぞれ
接続された複数の出力ラインとの各交差点にそれぞれ設
けられた複数のアナログ・スイッチを含むスイッチ・ア
レイ、ならびにメンバーシップ関数のタイプとメンバー
シップ関数のラベルとを表わす複数ビットのバイナリィ
・コード信号が与えられ、このコード信号によって指定
されるタイプでかつラベルのメンバーシップ関数を表わ
す電圧分布を上記出力端子に出力するように、上記アナ
ログ・スイッチをオン、オフ制御する電圧分布設定回路
、 を備えたメンバーシップ関数発生回路。(1) A reference voltage generation circuit that outputs a plurality of reference voltages at different levels, a plurality of reference voltage lines to which the output reference voltages of this reference voltage generation circuit are respectively guided, and a plurality of outputs each connected to a plurality of output terminals. A switch array including a plurality of analog switches, one at each intersection with a line, and a multi-bit binary code signal representing a membership function type and a membership function label; A membership function generation circuit comprising: a voltage distribution setting circuit that controls on/off the analog switch so as to output a voltage distribution of a type specified by and representing a label membership function to the output terminal.
プを表わす信号をタイプごとに異なる出力ライン上に出
力するとともにメンバーシップ関数のラベルを表わす信
号をラベルごとに異なる出力ライン上に出力するデコー
ダと、 このデコーダの出力ラインの信号を、それによって表わ
されるタイプでかつラベルのメンバーシップ関数を表わ
す電圧分布を出力端子に出力させるように各アナログ、
スイッチを制御する信号に変換する組合せ論理回路と、 から構成されている請求項(1)に記載のメンバーシッ
プ関数発生回路。(2) The voltage distribution setting circuit decodes the code signal and outputs a signal representing the type of membership function on a different output line for each type, and a signal representing the label of the membership function for each label. a decoder for outputting on different output lines; each analog,
The membership function generation circuit according to claim 1, comprising: a combinational logic circuit that converts the signal into a signal for controlling a switch;
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63282519A JP2628903B2 (en) | 1988-11-10 | 1988-11-10 | Membership function generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63282519A JP2628903B2 (en) | 1988-11-10 | 1988-11-10 | Membership function generator |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02130017A true JPH02130017A (en) | 1990-05-18 |
JP2628903B2 JP2628903B2 (en) | 1997-07-09 |
Family
ID=17653508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63282519A Expired - Fee Related JP2628903B2 (en) | 1988-11-10 | 1988-11-10 | Membership function generator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2628903B2 (en) |
-
1988
- 1988-11-10 JP JP63282519A patent/JP2628903B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2628903B2 (en) | 1997-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5184131A (en) | A-d converter suitable for fuzzy controller | |
US5243687A (en) | Fuzzy computer system having a fuzzy inference processing circuit for controlling and adapting output signal to the set membership signal | |
JPH0682396B2 (en) | Membership function synthesizer and fuzzy system | |
JPH0746310B2 (en) | Semiconductor logic circuit | |
JPH02130017A (en) | Membership function generation circuit | |
KR100310884B1 (en) | A microprocessor equipped with an a/d converter | |
JP3636232B2 (en) | Integrated circuit capable of selecting function and method for selecting function | |
del Campo et al. | Consequences of the digitization on the performance of a fuzzy logic controller | |
EP0372511A2 (en) | Truth-valued-flow inference unit | |
JP3781573B2 (en) | Logic circuit | |
US7219316B2 (en) | Multi-valued or single strength signal detection in a hardware description language | |
EP0658006A1 (en) | A merged decoding circuit for analog-to-digital flash conversion | |
JP2668607B2 (en) | Membership function generator | |
JP2694872B2 (en) | Label voltage generator for membership function circuit | |
JP2848094B2 (en) | D / A converter | |
JP2504136B2 (en) | Fuzzy inference device and MIN arithmetic device for fuzzy inference | |
AU611005B2 (en) | Bidirectional shifting circuit for data processors | |
JPH0814828B2 (en) | Member-ship function generator | |
SU1539742A1 (en) | Discrete ac voltage regulator | |
SU1117835A1 (en) | Analog-to-digital converter | |
JPH10150365A (en) | Microcomputer with built-in a/d converter | |
SU1019464A1 (en) | Function generator | |
SU1018234A1 (en) | Analog/digital converter | |
Wong et al. | Analog VLSI signal fuzzifier | |
SU987574A1 (en) | Digital drive |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |