JPH02117210A - 半導体集積装置 - Google Patents
半導体集積装置Info
- Publication number
- JPH02117210A JPH02117210A JP63271295A JP27129588A JPH02117210A JP H02117210 A JPH02117210 A JP H02117210A JP 63271295 A JP63271295 A JP 63271295A JP 27129588 A JP27129588 A JP 27129588A JP H02117210 A JPH02117210 A JP H02117210A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- semiconductor integrated
- output driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000007257 malfunction Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野］
本発明は、半導体集積装置の出力回路に関し、特にデー
タ出力時の電源線に発生する電流雑音を減少させた出力
回路に関する。
タ出力時の電源線に発生する電流雑音を減少させた出力
回路に関する。
［従来の技術］
第５図は従来の半導体集積装置のＣＭＯ５の出力回路を
示す図である。１はＰチャネルＭＯ３ＦＥＴの出力ドラ
イバで、３はその駆動回路。２はＮチャネルＭＯ３ＦＥ
Ｔの出力ドライバで４はその駆動回路である。人力Ｄｉ
ｎ、Ｄｉｎが共にＬレベルのときはｌ、２はオフで出力
端子［）ｏｕｔはハイインピーダンス状態である。第６
図は第５図の出力回路の動作波形の図であり、Ｄｏｕｔ
が立下る場合を示す。ＤｉｎがＨレベルになるとＮチャ
ネルドライバのゲート電圧ＶｄｎはＯＶからＶｄｄに立
上り、Ｎチャネルドライバの電流はピークに到達し、出
力端子の電荷を放電する。そしてＤｏｕｔの電圧が低下
するにつれて電流も減少しでいく。Ｄｏｕｔが立上る場
合はＤｉｎがＨレベルになることにより、ｖｃｉｐがＯ
ＶになってＰヂャネルドライバを通して出力端子を充電
する。
示す図である。１はＰチャネルＭＯ３ＦＥＴの出力ドラ
イバで、３はその駆動回路。２はＮチャネルＭＯ３ＦＥ
Ｔの出力ドライバで４はその駆動回路である。人力Ｄｉ
ｎ、Ｄｉｎが共にＬレベルのときはｌ、２はオフで出力
端子［）ｏｕｔはハイインピーダンス状態である。第６
図は第５図の出力回路の動作波形の図であり、Ｄｏｕｔ
が立下る場合を示す。ＤｉｎがＨレベルになるとＮチャ
ネルドライバのゲート電圧ＶｄｎはＯＶからＶｄｄに立
上り、Ｎチャネルドライバの電流はピークに到達し、出
力端子の電荷を放電する。そしてＤｏｕｔの電圧が低下
するにつれて電流も減少しでいく。Ｄｏｕｔが立上る場
合はＤｉｎがＨレベルになることにより、ｖｃｉｐがＯ
ＶになってＰヂャネルドライバを通して出力端子を充電
する。
［発明が解決しようとする課題１
半導体技術の進歩と共に半導体集積装置は高速化、高集
積化が進んでいる。高速化においては出力回路の動作速
度を上げるため電流駆動力の太きい出力ドライバが使わ
れ、また高集積化が進むにつれて半導体集積装置は多く
の出力端子をもつようになってきている。この様に高速
化、高集積化が進むと出力回路が動作した時に多大な過
渡電流が流れ、集積装置内部の配線およびリードフレム
や外部配線に存在する寄生抵抗、あるいは寄生インダク
タンスにより電源線の電圧が変動して回路の誤動作をひ
き起こす。
積化が進んでいる。高速化においては出力回路の動作速
度を上げるため電流駆動力の太きい出力ドライバが使わ
れ、また高集積化が進むにつれて半導体集積装置は多く
の出力端子をもつようになってきている。この様に高速
化、高集積化が進むと出力回路が動作した時に多大な過
渡電流が流れ、集積装置内部の配線およびリードフレム
や外部配線に存在する寄生抵抗、あるいは寄生インダク
タンスにより電源線の電圧が変動して回路の誤動作をひ
き起こす。
従来の出力回路は出力ドライバが動作し始めた時にその
電流駆動力は最大になり、急激にＮ源線に大きな電流が
流れるため、大きな電流ノイズが短時間に集中して発生
し回路の誤動作を起こす原因となっていた。
電流駆動力は最大になり、急激にＮ源線に大きな電流が
流れるため、大きな電流ノイズが短時間に集中して発生
し回路の誤動作を起こす原因となっていた。
本発明はこのような問題点を解決するためになされたも
ので、出力ドライバの電流駆動力を下げることなく電流
ノイズを減少させて回路の誤動作を起こさない半導体集
積装置を提供することを目的とする。
ので、出力ドライバの電流駆動力を下げることなく電流
ノイズを減少させて回路の誤動作を起こさない半導体集
積装置を提供することを目的とする。
し課題を解決するための手段）
本発明の半導体集積装置は、出力ドライバに駆動電圧を
供給する出力ドライバ駆動回路において、出力ドライバ
に供給する電圧を制限する電圧制限回路と、該電圧制限
回路と並列接続され電圧制限の機能を停止するバイパス
回路と、出力ドライバが動作する時に前記バイパス回路
が遅れて動作するための遅延回路を備λたことを特徴と
する。
供給する出力ドライバ駆動回路において、出力ドライバ
に供給する電圧を制限する電圧制限回路と、該電圧制限
回路と並列接続され電圧制限の機能を停止するバイパス
回路と、出力ドライバが動作する時に前記バイパス回路
が遅れて動作するための遅延回路を備λたことを特徴と
する。
［実 施 例］
以下本発明の実施例を図面を用いて説明する。
第１図は本発明の第１の実施例に係る出力回路を示すも
のである。Ｎチャネルドライバ２の駆動回路４はゲート
をＶｄｄに接続したＮチャネルＦＥＴによる電圧制限回
路５と、ＰチャネルＦＥＴによるバイパス回路６が含ま
れており、６は前段の電圧■１が変化した後、遅れて動
作する様に遅延回路７を通してＶ、の反転信号■２が６
のゲトに与太られている。■、がＬレベルの時はＶｌは
Ｈレベルのため６はオフ状態で、Ｖ＋ｆＪＳｔ（レベル
の時はＶｌはＬレベルになり６はオン状態になる。
のである。Ｎチャネルドライバ２の駆動回路４はゲート
をＶｄｄに接続したＮチャネルＦＥＴによる電圧制限回
路５と、ＰチャネルＦＥＴによるバイパス回路６が含ま
れており、６は前段の電圧■１が変化した後、遅れて動
作する様に遅延回路７を通してＶ、の反転信号■２が６
のゲトに与太られている。■、がＬレベルの時はＶｌは
Ｈレベルのため６はオフ状態で、Ｖ＋ｆＪＳｔ（レベル
の時はＶｌはＬレベルになり６はオン状態になる。
次に第２図の波形をもとに第１図の回路の動作を説明す
る。ＤｉｎがＨレベルになると第１図のＶｌが立上り５
を通してＶｄｎの電圧は上昇するにこでＶｌはまだＨレ
ベルであるため６はオフでありＶｄｎがＶｄｄより５の
しきい（直電圧Ｖｔｈｎだけ低い電圧に到達すると５は
オフになる。従ってＶｄｎはＶｄｄ−Ｖｔｈｎになる。
る。ＤｉｎがＨレベルになると第１図のＶｌが立上り５
を通してＶｄｎの電圧は上昇するにこでＶｌはまだＨレ
ベルであるため６はオフでありＶｄｎがＶｄｄより５の
しきい（直電圧Ｖｔｈｎだけ低い電圧に到達すると５は
オフになる。従ってＶｄｎはＶｄｄ−Ｖｔｈｎになる。
■１の変化から７による遅延時間△ｔのの値にｖ２がＬ
レベルになると６はオンしＶｄｎは再び上昇し、Ｖｄｄ
に到達する。ＭＯＳ Ｆ ＥＴのトランスコンダクタン
スはゲート電圧に依存するため、２を流れる電圧はＶｄ
ｎがＶｄｄ−ＶｔｈｎのときはＩ、で制限されＶｄｄの
ときは１１よりさらに大きいＩ２に到達する。
レベルになると６はオンしＶｄｎは再び上昇し、Ｖｄｄ
に到達する。ＭＯＳ Ｆ ＥＴのトランスコンダクタン
スはゲート電圧に依存するため、２を流れる電圧はＶｄ
ｎがＶｄｄ−ＶｔｈｎのときはＩ、で制限されＶｄｄの
ときは１１よりさらに大きいＩ２に到達する。
第３図は本発明の第２の実施例に係る出力回路を示す。
この場合はＰチャネルドライバ１の駆動回路３にＰチャ
ネルＦＥＴによる電圧制限回路５とＮチャネルＦＥＴに
よるバイパス回路６、遅延回路７が含まれている。６が
オフのときＶｄｐのＬレベルは５のしきい値電圧Ｖｔｈ
ｐで制限され６がオンの時にＶｄｐはＯｖに達する。
ネルＦＥＴによる電圧制限回路５とＮチャネルＦＥＴに
よるバイパス回路６、遅延回路７が含まれている。６が
オフのときＶｄｐのＬレベルは５のしきい値電圧Ｖｔｈ
ｐで制限され６がオンの時にＶｄｐはＯｖに達する。
第４図は第３図の回路の動作波形であり、Ｄｉｎが立上
って出力Ｄｏｕｔが立下る時、Ｖｄｐは、当初Ｖｔｈｐ
まで下降し、△ｔの後にＯＶに到達する。■を流れる電
流は図に示す様に工、とＩ２の段β皆に分かれる。
って出力Ｄｏｕｔが立下る時、Ｖｄｐは、当初Ｖｔｈｐ
まで下降し、△ｔの後にＯＶに到達する。■を流れる電
流は図に示す様に工、とＩ２の段β皆に分かれる。
〔発明の効果１
以上、述べた様に本発明の出力回路は出力ドライバの電
流を動作初期において制限し、時間遅れをとって最大電
流を流すため、電流の時間変化率、および最大電流の流
れる時間幅が小さくなり電ｉ線の電圧変動を低減させて
回路の誤動作を防ぐ効果がある。
流を動作初期において制限し、時間遅れをとって最大電
流を流すため、電流の時間変化率、および最大電流の流
れる時間幅が小さくなり電ｉ線の電圧変動を低減させて
回路の誤動作を防ぐ効果がある。
第１図は本発明の第１の実施例を示す出力回路図、第２
図（ａ）〜（ｄ）はその出力立下りの動作波形を示す図
、第３図は本発明の第２の実施例を示す出力回路図、第
４図（ａ）〜（ｄ）はその出力立上りの動作波形を示す
図である。第５図は従来の出力回路を示す図であり、第
６図（ａ）（ｄ）はその出力立下りの動作波形を示す図
。 Ｐヂャネル出力ドライバ Ｎチャネル出力ドライバ その駆動回路 その駆動回路
図（ａ）〜（ｄ）はその出力立下りの動作波形を示す図
、第３図は本発明の第２の実施例を示す出力回路図、第
４図（ａ）〜（ｄ）はその出力立上りの動作波形を示す
図である。第５図は従来の出力回路を示す図であり、第
６図（ａ）（ｄ）はその出力立下りの動作波形を示す図
。 Ｐヂャネル出力ドライバ Ｎチャネル出力ドライバ その駆動回路 その駆動回路
Claims (1)
- 出力ドライバに駆動電圧を供給する出力ドライバ駆動回
路において、出力ドライバに供給する電圧を制限する電
圧制限回路と、該電圧制限回路と並列接続され電圧制限
の機能を停止するバイパス回路と、出力ドライバが動作
する時に前記バイパス回路が遅れて動作するための遅延
回路を備えたことを特徴とする半導体集積装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63271295A JP2730098B2 (ja) | 1988-10-27 | 1988-10-27 | 半導体集積装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63271295A JP2730098B2 (ja) | 1988-10-27 | 1988-10-27 | 半導体集積装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02117210A true JPH02117210A (ja) | 1990-05-01 |
| JP2730098B2 JP2730098B2 (ja) | 1998-03-25 |
Family
ID=17498057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63271295A Expired - Lifetime JP2730098B2 (ja) | 1988-10-27 | 1988-10-27 | 半導体集積装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2730098B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH066195A (ja) * | 1992-06-18 | 1994-01-14 | Mitsubishi Electric Corp | 出力ドライバ回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62145914A (ja) * | 1985-12-20 | 1987-06-30 | Sony Corp | 出力回路 |
| JPS63250911A (ja) * | 1987-04-08 | 1988-10-18 | Hitachi Ltd | 半導体集積回路装置 |
-
1988
- 1988-10-27 JP JP63271295A patent/JP2730098B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62145914A (ja) * | 1985-12-20 | 1987-06-30 | Sony Corp | 出力回路 |
| JPS63250911A (ja) * | 1987-04-08 | 1988-10-18 | Hitachi Ltd | 半導体集積回路装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH066195A (ja) * | 1992-06-18 | 1994-01-14 | Mitsubishi Electric Corp | 出力ドライバ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2730098B2 (ja) | 1998-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6624672B2 (en) | Output buffer with constant switching current | |
| KR950009087B1 (ko) | 반도체 집적회로의 출력회로 | |
| EP0973261B1 (en) | Active pullup circuitry for open-drain signals | |
| US7239185B2 (en) | Driver circuit connected to pulse shaping circuitry | |
| KR20010049227A (ko) | 레벨조정회로 및 이를 포함하는 데이터 출력회로 | |
| US6121789A (en) | Output buffer with control circuitry | |
| US5801550A (en) | Output circuit device preventing overshoot and undershoot | |
| JPH05243940A (ja) | 出力バッファ装置 | |
| JP3410547B2 (ja) | 半導体装置の出力回路 | |
| JP2623918B2 (ja) | 出力バッファ回路 | |
| JPH0221721A (ja) | 出力バッファ回路 | |
| US7705638B2 (en) | Switching control circuit with reduced dead time | |
| JP2724331B2 (ja) | Ｔｔｌ出力ドライバゲート構成 | |
| US7075335B2 (en) | Level shifter | |
| EP0619652A2 (en) | Data output circuit | |
| JP2666347B2 (ja) | 出力回路 | |
| JPH02117210A (ja) | 半導体集積装置 | |
| JP3299071B2 (ja) | 出力バッファ回路 | |
| JP2659414B2 (ja) | 半導体出力回路 | |
| KR950002725B1 (ko) | 3상태 출력버퍼 | |
| JP3263145B2 (ja) | 半導体集積回路における出力バッファ回路 | |
| JPH03162128A (ja) | 半導体集積装置 | |
| US20030231038A1 (en) | Pulse shaping circuit and method | |
| JPH03162129A (ja) | 半導体集積装置 | |
| JPH01119773A (ja) | インバータ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |